JP5052597B2 - 積層型パッケージ要素の端子形成方法、及び、積層型パッケージの形成方法 - Google Patents

積層型パッケージ要素の端子形成方法、及び、積層型パッケージの形成方法 Download PDF

Info

Publication number
JP5052597B2
JP5052597B2 JP2009505029A JP2009505029A JP5052597B2 JP 5052597 B2 JP5052597 B2 JP 5052597B2 JP 2009505029 A JP2009505029 A JP 2009505029A JP 2009505029 A JP2009505029 A JP 2009505029A JP 5052597 B2 JP5052597 B2 JP 5052597B2
Authority
JP
Japan
Prior art keywords
sub
stacked package
forming
conductive material
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009505029A
Other languages
English (en)
Other versions
JPWO2008114430A1 (ja
Inventor
真人 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micronics Japan Co Ltd
Original Assignee
Micronics Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micronics Japan Co Ltd filed Critical Micronics Japan Co Ltd
Publication of JPWO2008114430A1 publication Critical patent/JPWO2008114430A1/ja
Application granted granted Critical
Publication of JP5052597B2 publication Critical patent/JP5052597B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/20—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device gaseous at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、積層型パッケージ要素の端子形成方法、及び、積層型パッケージの形成方法に関し、例えば、複数個の半導体チップを積層状態で一体化した半導体チップモジュールの製造に適用し得るものである。
近年における半導体チップ（ＬＳＩ）の高密度化の要求に対応したり、一部の仕様の変更要求にも容易に対応したりするように、複数個の半導体チップを積層して一体化し、かつ、相互に電気的な接続を行った３次元の半導体チップモジュールが提案されている。
従来の３次元の半導体チップモジュールにおいて、半導体チップ間の電気的な接続は、スルーホールを利用して行われ（特許文献１参照）、又は、半導体チップの端面（側面）を利用して行われていた（特許文献２参照）。
特開２００１−１３５７８５号公報 特開２００７−１９４８４号公報
スルーホールを利用して半導体チップ間を電気的に接続する方法は、非常に小さい半導体チップにスルーホールを設けるので、半導体チップに割れなどの不良品が発生しやく、また、積層し接続した半導体チップモジュールについて、半導体チップ間の電気的な接続ミスが生じても、外部から見えないスルーホールを介した接続であるため、その箇所の発見をし難いと共に、発見しても、修理し難いという課題を有する。
半導体チップの端面（側面）を利用して半導体チップ間を電気的に接続する方法は、上述のような課題を生じない。
しかしながら、半導体チップの表面、側面及び裏面に渡る接続用の端子は、表面及び裏面については、半導体チップの本来のパターンを形成するときに合わせて形成され、一方、側面については別途形成され、形成のタイミング（や形成方法）が異なるため、表面や裏面における接続用の端子部分と、側面における接続用の端子部分との接続が不十分になったり（表面と側面とのエッジ部分の電気的接続に不良が生じやすい）、端子における電気的特性（例えば、抵抗値）が所望する範囲を逸脱したりする恐れがある。因みに、半導体チップの側面は、ウェハから切り出された状態ではギザギザが大きいため、平滑化処理が施された後、接続用の端子部分が、エッチングや箔の接着などによって形成される。
また、スルーホールを利用する場合でも側面を利用する場合でも、接続用の端子部分を介して、隣り合う半導体チップ間を電気的に接続するのが一般的であり、そのため、接続用の端子部分の配置位置の自由度が小さい。また、隣り合わない半導体チップ間では接続用の端子同士を接続できず、そのため、隣り合う半導体チップ間では接続関係にある回路種類を割り当てるようにしており、各半導体チップに割り当てる回路の種類の自由度も小さくなっていた。
本発明は、以上の点に鑑みなされたものであり、互いに積層される各積層型パッケージ要素における接続用端子を、所望する電気的特性を達成することを保証しつつ、信頼性高く形成することができる積層型パッケージ要素の端子形成方法を提供しようとしたものである。
また、本発明は、積層型パッケージ要素における接続用端子の位置の制約や、各積層型パッケージ要素に対する回路の割り当てに対する制約を、小さなものとすることができる積層型パッケージの形成方法を提供しようとしたものである。
第１の本発明は、表面に設けられている回路パターンと連結する接続用端子の一部が側面に設けられている、複数の積層型パッケージ要素を重ね合わせて結合した積層型パッケージの形成方法において、（１）上記各積層型パッケージ要素に対し、表面に設けられている回路パターンと連結する、少なくとも表面から側面へ至る接続用端子を形成する第１の工程と、（２）接続用端子が形成された複数の上記積層型パッケージ要素を重ね合わせて結合する第２の工程と、（３）結合された上記各積層型パッケージ要素における側面の接続用端子部分を、導電材をミスト状にして吹きかけると共に、吹きかける位置を移動させることを適用して形成される配線パターンによって相互に接続する第３の工程とを含み、（４）上記第１の工程は、（４−１）上記接続用端子を設ける領域を含む領域に絶縁材を付着させる第１のサブ工程と、（４−２）付着された上記絶縁材を硬化させる第２のサブ工程と、（４−３）上記接続用端子となる導電材を上記接続用端子を設ける領域に付着させる第３のサブ工程と、（４−４）付着された上記導電材を硬化させる第４のサブ工程とを含み、（５）上記第３のサブ工程は、ノズルからミスト状の導電材を絞り込んで噴射させることで上記接続用端子となる導電材を付着させると共に、上記ノズルを、所定角度で支持された上記積層型パッケージ要素の、少なくとも表面から側面へ相対的に移動させることで、少なくとも表面から側面へ至る上記接続用端子を１回の相対移動で形成することを特徴とする。
第２の本発明は、重ね合わされて結合されて積層型パッケージを構成するものとなる積層型パッケージ要素の、その表面に設けられている回路パターンと連結する少なくとも表面から側面へ至る接続用端子を形成する積層型パッケージ要素の端子形成方法であって、（１）上記接続用端子部分を、導電材をミスト状にして吹きかけると共に、吹きかける位置を移動させることを適用して形成する第５の工程を有し、（２）上記第５の工程は、（２−１）上記接続用端子となる導電材を上記接続用端子を設ける領域に付着させる第９のサブ工程と、（２−２）付着された上記導電材を硬化させる第１０のサブ工程とを含み、（２−３）上記第５の工程に先立ち、上記接続用端子を設ける領域を含む領域に絶縁材を付着させる第１１のサブ工程と、付着された上記絶縁材を硬化させる第１２のサブ工程とを実行させておき、（３）上記第１０のサブ工程は、ノズルからミスト状の導電材を絞り込んで噴射させることで上記接続用端子となる導電材を付着させると共に、上記ノズルを、所定角度で支持された上記積層型パッケージ要素の、少なくとも表面から側面へ相対的に移動させることで、少なくとも表面から側面へ至る上記接続用端子を１回の相対移動で形成することを特徴とする。
本発明によれば、互いに積層される各積層型パッケージ要素における接続用端子を、所望する電気的特性を達成することを保証しつつ、信頼性高く形成することができるようになる。
また、本発明によれば、積層型パッケージ要素における接続用端子の位置の制約や、各積層型パッケージ要素に対する回路の割り当てに対する制約を、小さなものとすることができるようになる。
実施形態に係る３次元半導体チップモジュールの製造プロセスを示す説明図である。 実施形態で利用する配線形成装置の一例を部分的に示す概略図である。 図２の浄化用大気プラズマ発生装置の構成を示す概略図である。 図２の酸素ラジカル分子噴射装置の構成を示す概略図である。 実施形態に係る３次元半導体チップモジュールを回路基板に取り付ける様子を示す説明図である。 実施形態における半導体チップの端子形成プロセスを示すフローチャートである。 実施形態の半導体チップの端子形成プロセスにおける半導体チップとノズルとの位置関係を示す説明図である。 実施形態に利用可能なミストジェット装置におけるノズル先端及び噴射面の距離と形成された配線の幅との関係を示すグラフである。 実施形態における半半導体チップモジュールの半導体チップ間の配線形成プロセスを示すフローチャートである。
１０…配線形成装置、５０…半導体ウェハ、５２…半導体チップ、５４…接続用端子、５６…３次元半導体チップモジュール、５８…層間配線。
（Ａ）主たる実施形態
以下、本発明による積層型パッケージ要素の端子形成方法、及び、積層型パッケージの形成方法の一実施形態を、図面を参照しながら説明する。
この実施形態に係る積層型パッケージは、３次元半導体チップモジュール（ＬＳＩモジュール）であり、この実施形態に係る積層型パッケージ要素は半導体チップ（ＬＳＩ）である。
（Ａ−１）端子・側面配線の形成に適用する配線形成装置
まず、後述する半導体チップの端子形成や、半導体チップモジュールの半導体チップ間（層間）の配線形成に用いる配線形成装置について説明する。
図２は、半導体チップの端子の形成や、半導体チップモジュールの半導体チップの端子間の配線の形成に用いる配線形成装置１０の一例を部分的に示す概略図である。
図２は、配線形成装置１０の説明の簡単化を考慮し、配線形成装置１０が配線形成対象物（図２の説明では、以下、絶縁基板と呼ぶ）１２上に配線１４を形成する使用状態を示している。但し、後述するような半導体チップに引き出し用の端子を形成する際の使用状態や、後述するような半導体チップ間で接続用の端子同士を接続させる配線を形成する際の使用状態は、図２とは多少異なっている。すなわち、図２は、あくまでも、配線形成装置１０を説明するための図面である。
配線形成装置１０は、浄化用大気プラズマ発生装置１６と、ペースト材料付着装置１８と、酸素ラジカル分子噴射装置２０とを含む。
浄化用大気プラズマ発生装置１６は、図３に示すように、上端がガス２０の導入口２２ａとなり、下端がプラズマ噴射口２２ｂとなる、例えば、ガラスのような誘電体からなる誘電体管２２と、該誘電体管２２の長手方向へ相互に間隔ｄ１をおいて配置され、それぞれが誘電体管２２を取り巻いて配置される一対の電極２４、２４と、これら電極間に交番電圧あるいはパルス状電圧を印加するための電源装置２６とを備える。
誘電体管２２のガス導入口２２ａには、開閉バルブ２８を経て、一酸化炭素ガスあるいは水素ガスのような還元ガスＧ１および窒素あるいはアルゴン等のキャリアガスＣａが案内可能である。誘電体管２２は、図２に示すように、そのプラズマ噴射口２２ｂが配線１４を形成すべき絶縁基板１２の表面へ向けられている。
開閉バルブ２８が開放されると、キャリアガス源３２からのキャリアガスＣａと共に還元ガス源３０からの還元ガスＧ１が、誘電体管２２内をそのプラズマ噴射口２２ｂに向けて案内される。還元ガスＧ１が案内される誘電体管２２の流路には、電源装置２６からの電圧が印加される一対の電極２４、２４によって、両電極間ｄ１に対応する領域に誘電体バリア放電による放電空間領域が形成されている。そのため、誘電体管２２のガス導入口２２ａからプラズマ噴射口２２ｂへ向けて案内される還元ガスＧ１は、この放電空間領域を経る過程でプラズマ状態におかれる。その結果、この還元ガスＧ１をプラズマ源とするプラズマガスが絶縁基板１２上に噴射される。
この誘電体管２２からのプラズマガスの噴射により、このプラズマガスの照射を受けた部分に残存する酸化物が、このプラズマガスとの化学反応により効果的に除去される。このとき、還元ガスＧ１をプラズマガス源とする大気プラズマでは、照射部の温度が６０℃〜８０℃に保持されるので、絶縁基板１２上の照射部およびその周辺に加熱による損傷を与えることはない。
浄化用大気プラズマ発生装置１６の誘電体管２２、すなわち、大気プラズマ噴射ノズル２２は、図示しないが、既知の自動制御機構を用いて、所望のパターンに沿って自動的に移動させることができる。なお、大気プラズマ噴射ノズル２２に代え、絶縁基板１２側を、既知の自動制御機構を用いて、所望のパターンに沿って自動的に移動させることもできる。すなわち、大気プラズマ噴射ノズル２２及び絶縁基板１２間の相対的な移動方法は、既知の種々の方法のいずれを適用しても良い。
還元ガスＧ１をガス源とする大気プラズマガスの噴射により、浄化された絶縁基板１２上の領域には、ペースト材料付着装置１８のノズル３４の噴出口からペースト材料が供給される。このペースト材料付着装置１８のノズル３４を、浄化用大気プラズマ発生装置１６のノズル２２に追従させることにより、絶縁基板１２上の浄化された領域上に、順次、ペースト材料を線状（直線状又は曲線状）に供給し、付着させることができる。
配線１４を形成させる原材料であるペースト材料は、ナノ金属粒子と、有機物からなるバインダとを含んでいる。
ペースト材料中のナノ金属粒子は、数ナノないし数１００ナノの粒子径を有する、例えば、金あるいは銀のような良好な導電性を示す金属微粒子である。このような金属微粒子は、表面エネルギーが極めて高いので、金属粒子が相互に直接的に接触すると、この接触によって金属焼結を生じる。
ペースト材料中のバインダは、絶縁基板１２上へのペースト材料の付着カを高めることに加えて、不要かつ不意の金属焼結を防止すべく、ナノ金属粒子間の直接接触を防止することにより、金属粒子を焼結から保護する作用をなしている。このようなバインダは、有機バインダとして、従来よく知られており、酸素、炭素、水素および窒素のような有機物質により形成されている。また、バインダによる保護作用を高める上で、各ナノ金属粒子の表面をバインダの保護膜で覆うことが望ましい。
このようなペースト材料に、ハリマ化成株式会社から販売されている「ナノベースト」を用いることが望ましい。
絶縁基板１２上へペースト材料を付着させる方法としては、例えば、インクジェット方式と同様な方式を用いたノズルにより、ペースト材料をミスト状態（霧状態）にして吹き付ける方法（以下、ミストジェットと呼ぶ）を適用することができる。また、Ｍ３Ｄ（商標）装置やその他の装置を用い、適宜ペースト材料を絶縁基板上に付着するようにしても良い。また、このペースト材料の所望箇所への付着に、所望箇所を選択的に露出させる選択マスクを用いることができる。さらに、その他の印刷方法を適用しても良い。なお、Ｍ３Ｄ（商標）装置は、米国、オプトメック社のマスクレスメソスケール材料堆積（Ｍａｓｋｌｅｓｓ Ｍｅｓｏｓｃａｌｅ Ｍａｔｅｒｉａｌ Ｄｅｐｏｓｉｔｉｏｎ）装置（米国特許第７,０４５,０１５号）である。
ミストジェット処理の場合、ノズル３４からの噴射を、螺旋状に出ていくような絞り込んだ噴射とすることで線状な配線を形成させることができる。
配線形成装置１０は、後述するように、半導体チップの端子の形成や、半導体チップモジュールの半導体チップの端子間の配線の形成に用いられる。前者の形成では、ペースト材料付着装置１８のノズル３４と、被形成対象物の付着面との距離が変化するので、ペースト材料をミスト状態（霧状態）にして付着させる方法を適用すれば良い。後者の形成では、いずれの付着方法であっても良い。
ペースト材料により絶縁基板１２上に線状に形成された配線パターン部分１４は、酸素ラジカル分子噴射装置２０により酸素ラジカル分子の照射を受ける。
この酸素ラジカル分子噴射装置２０は、例えば、図４に示すような構成を有し、基本的には、図３に示す大気プラズマ発生装置１６と同様な構成の大気プラズマ発生装置が用いられている。両装置１６及び２０の根本的な相違点は、浄化用大気プラズマ発生装置１６がプラズマガス源として還元ガス源３０を用いたのに対し、酸素ラジカル分子噴射装置２０として用いる大気プラズマ発生装置は、プラズマガス源として、酸素あるいは空気のような酸化ガス源を用いている点にある。
すなわち、酸素ラジカル分子噴射装置として用いられる大気プラズマ発生装置２０は、図４に示すように、例えばガラスのような誘電体からなる誘電体管３６と、この誘電体管３６の長手方向へ相互に間隔ｄ２をおいて配置され、それぞれが誘電体管３６を取り巻いて配置される一対の電極３８、３８と、これら電極間に交番電圧あるいはパルス状電圧を印加するための電源装置４０とを備える。また、誘電体管３６の上端であるガス導入口３６ａには、開閉バルブ４２を経て、酸素ガスあるいは空気のような酸化ガスＧ２および窒素あるいはアルゴン等のキャリアガスＣａが案内される。誘電体管３６は、図２に示すように、そのプラズマ噴射口３６ｂが形成された配線部分に向けられている。
開閉バルブ４２が開放されると、キャリアガス源４６からのキャリアガスＣａと共に酸化ガス源４４からの酸化ガスＧ２が、誘電体管３６内を、そのプラズマ噴射口３６ｂに向けて案内される。酸化ガスＧ２が案内される誘電体管３６の流路には、電源装置４０からの電圧が印加される一対の電極３８、３８間ｄ２に対応する領域に誘電体バリア放電による放電空間領域が形成されている。そのため、上述した大気プラズマ発生装置１６におけると同様に、誘電体管３６のガス導入口３６ａからプラズマ噴射口３６ｂへ向けて案内される酸化ガスＧ２は、この放電空聞領域を経る過程でプラズマ状態におかれる。
このような酸化ガスＧ２をプラズマ源とするプラズマが、絶縁基板１２上に噴射されると、このプラズマ中に含まれる酸素ラジカルが、付着された直後の配線部分のペースト材料中の有機バインダと化学反応を生じる。その結果、有機バインダは、主として酸素ラジカルとの化学反応により除去される。上述したペースト材料で形成された配線部分から有機バインダが除去されると、配線部分中のナノ金属粒子が相互に接触する。この相互接触が生じると、上述したように、ナノ金属粒子の表面エネルギーにより、ナノ金属粒子は焼結を生じ、配線１４が形成される。
ここで、酸素ラジカル分子噴射装置２０の誘電体管、言い換えると、ノズル３６をペースト材料付着装置１８のノズル３４から所定の間隔をおいて、このノズル３４に追従させることが望ましい。
また、酸化ガスＧ２をプラズマガス源とする大気プラズマ発生装置２０のノズル３６から噴射されるプラズマガス中の酸素ラジカル分子の含有率を高め、絶縁基板１２の不要な温度上昇を抑制する上で、誘電体管３６のプラズマ噴射口３６ｂから噴射されるプラズマガス流の温度をできる限り低下させることが望ましい。プラズマ噴射口３６ｂから噴射されるプラズマ流の温度を、例えば、２００℃とすることにより、酸素ラジカル分子の含有率を高め、これにより、周辺部の加熱を招くことなく、配線部分の有機バインダを効果的に除去することができ、例えば、３０秒程度の短時間のプラズマガスの吹き付けによってナノ金属粒子を焼結することができる。
各大気プラズマ発生装置１６、２０の運転条件は、例えば、電源装置２６、４０から一対の電極２４及び２４、３８及び３８に印加される電圧の立ち上がり時間、又は、立ち下がり時間の少なくとも一方が１００μ秒以下であり、電源装置２６、４０からの電圧Ｖの波形の繰り返し周波数は０．５〜１０００ｋＨｚであり、一対の電極２４及び２４、３８及び３８間に適用される電界強度は、０．５〜２００ｋＶ／ｃｍの範囲で適宜選択することができる。また、各ノズル２２、３６のプラズマ噴射口２２ｂ、３６ｂと絶縁基板１２との間隔を例えば１〜２０ｍｍの範囲で調整することが望ましい。
各プラズマ発生装置１６、２０として、真空プラズマ発生装置を用いることができる。しかしながら、上述したような大気プラズマ発生装置を用いることにより、加工を受ける絶縁基板１２を真空チャンバ内に配置することなく大気中で処理でき、作業および装置の簡素化を図る上で、大気プラズマ発生装置を用いることが望ましい。
また、ナノ金属粒子と、有機物からなるバインダとを含むペースト材料で形成された配線部分に酸素ラジカル分子を吹き付けることに代えて、活性酸素（オゾン）あるいはこれを含むガスを吹き付けることにより、ペースト材料中の有機物バインダを除去し、これによりペースト材料中のナノ金属粒子を相互に接触させて焼結させるようにしても良い。
なお、絶縁基板１２の状態によっては、浄化処理を省略するようにしても良い。この場合には、配線形成装置１０として、浄化用大気プラズマ発生装置１６を備えないものを適用することができる。
また、上述した配線形成装置１０のペースト材料付着装置１８と同様な構成を用い、ペースト材料として絶縁物質を含むものを適用することにより、例えば、ミストジェットによって、絶縁層や絶縁パターンを形成することもできる。ここで、絶縁層や絶縁パターンの硬化は、例えば、紫外線照射によって行う。この場合には、大気プラズマ発生装置２０の位置には紫外線照射装置が設けられることになる。
（Ａ−２）３次元半導体チップモジュールの製造プロセスの概略
次に、この実施形態における３次元半導体チップモジュールの製造プロセスを、図１を参照しながら説明する。以下の説明で、半導体チップの端子形成プロセスや、半導体チップモジュールの半導体チップ間（層間）の配線形成プロセスの、３次元半導体チップモジュールの製造プロセスにおける位置（順番）を明らかにする。
例えば、複数の半導体チップの回路パターンが表面に形成された半導体ウェハ５０は、ダイシングにより、おのおのの半導体チップ５２に切り分けられる。なお、１枚のウェハ５０に対しては、積層において同一層となる半導体チップの回路パターンだけを形成することが望ましい（言い換えると、積層の層位置が異なる半導体チップの回路パターンは同一の半導体ウェハには形成されない）。
各半導体チップ５２のそれぞれに対して、表面５２ａ及び側面５２ｂに連続的に延びている接続用端子５４（５４ａ、５４ｂ）が形成される。なお、表面５２ａの接続用端子５４ａにおける、非側面側の端部は、形成されている回路パターンの端部（パッド；図示せず）に電気的に接続される。
ここで、接続用端子５４が形成される半導体チップ５２の表面５２ａ及び側面５２ｂとのなす角は、直角でも良いが鈍角であることが、接続用端子５４のエッジ部での不良を小さくできて好ましい。同様に、エッジ部に対し多少なりとも面取りをしておくことも好ましい。このような場合には、切り分けられた各半導体チップ５２に対し、接続用端子５４を形成する前に、側面を傾斜化させる処理や、面取りを予め行っておく。側面を傾斜化させる処理としては、端面研磨を挙げることができる。図１では、接続用端子５４を形成する面だけを傾斜させたものを示しているが、接続用端子５４を形成しない面も傾斜させるようにしても良い。
なお、傾斜化させる処理を通じて、側面を平滑化させ、上述したような浄化処理を不要とするようにしても良い。
図１では、４側面のうち、接続用端子５４が設けられる側面が１面の場合を示しているが、任意の数の側面に接続用端子５４を設けて良いことは勿論である。
各層用の半導体チップ５２−１〜５２−３は重ね合わされ、かつ、接着などによって一体化される。このようにして形成された３次元半導体チップモジュール５６の側面（積層された全体として平面になることを意図している）は、各層の半導体チップ５２−１〜５２−３の接続用端子５４−１〜５４−３だけが形成された状態になっており、層が異なるこれら接続用端子５４−１〜５４−３を、所定の配線パターンで電気的に接続するように、層間配線５８が形成される。
半導体チップ５２の表面５２ａ及び側面５２ｂとのなす角を鈍角とした場合には、各層の側面が全体として平面となるように、各層の側面に傾斜化を施すようにすれば良い。
また、各層の半導体チップ５２の製造ばらつきにより、各層の側面が全体として平面を形成できず、段差が生じたとしても、その段差の悪影響を緩和できるように、以下のようにすることが好ましい。すなわち、各層を接着するための接着剤を単に接着するのに必要な量より多く塗布して接着し、接着剤のはみ出し部分を形成させ、接着剤のはみ出し部分によって段差を緩和するようにすれば良い。
以上のようにして形成された３次元半導体チップモジュール５６は、図５に示すように、最下層の接続用端子と、当該３次元半導体チップモジュール５６を搭載する回路基板６０の端子や配線パターンとが、半田ボール６２を介して結合されて、回路基板６０に搭載される。
（Ａ−３）半導体チップの端子形成プロセス
次に、半導体チップに接続用端子を形成するプロセスの詳細を、図６のフローチャートを用いて説明する。
接続用端子の形成プロセスは、絶縁材付着工程Ｓ１、絶縁材硬化工程Ｓ２、導電材付着工程Ｓ３、導電材硬化工程Ｓ４をこの順序で含んでいる。なお、異なる工程が並行処理されるものであっても良い。
絶縁材付着工程Ｓ１は、絶縁材を、接続用端子が設けられる所定領域の一部領域に付着させる工程である。絶縁材硬化工程Ｓ２では、半導体チップ５２に付着された絶縁材を硬化させる工程である。導電材付着工程Ｓ３は、接続用端子となる導電材を付着させる工程である。導電材硬化工程Ｓ４は、半導体チップ５２に付着された導電材を硬化させる工程である。
いずれの工程でも、半導体チップは、例えば、専用の傾斜載置台や取付治具などを利用し、図７に示すように、半導体チップ５２の表面５２ａが基準面ＲＥＦに対し、所定の角度になるように、しかも、接続用端子５４が設けられる側面が基準面ＲＥＦから遠くなるように設置する。所定の角度は、例えば、半導体チップ５２の表面５２ａ及び側面５２ｂとのなす角をθとした場合、θ／２である。θが９０度であれば、取付角度は４５度である。なお、図７に示すノズル７０は、工程によって別個のものであり、異なる材料を噴射するものである。
絶縁材付着工程Ｓ１では、例えば、図７に示すノズル７０から、ミスト状の絶縁材を噴射させる。ここで、噴射中のノズル７０と、半導体チップ５２とを相対的に移動させる。絶縁材を噴射中のノズル７０の半導体チップ５２に対する相対的な移動は、半導体チップ５２の側面５２ｂからエッジを介して表面５２ａの所定位置までに達する直線状の移動（又はこの逆方向の移動）であり、１回の一連のミストジェット処理により、接続用端子５４が設けられる領域をほぼカバーするような領域（回路パターンとの接続領域を除く）に絶縁材が付着される。なお、半導体チップ５２の回路パターンの作成時の処理により、接続用端子５４が設けられる半導体チップ５２の表面に既に安定な絶縁層が設けられている場合には、絶縁材の付着を半導体チップ５２の側面５２ｂに対してだけ行うようにしても良い。
なお、絶縁材付着工程Ｓ１に先立ち、上述したような浄化処理を行うようにしても良い。また、絶縁材付着工程Ｓ１は、ミストジェット処理以外の付着方法を適用するようにしても良い。例えば、絶縁材ペーストを塗り付ける方法を適用することができる。
絶縁材硬化工程Ｓ２の硬化方法は限定されるものではない。絶縁材硬化工程Ｓ２では、例えば、図示しない紫外線照射ヘッドを、絶縁材を噴射中のノズル７０に追従させることで、半導体チップ５２に付着された絶縁材を硬化させる。また例えば、絶縁材が付着された半導体チップ５２を、内部に紫外線を照射しているトンネルを通過させることで絶縁材を硬化させるようにしても良い。
導電材付着工程Ｓ３は、ミストジェット処理を適用している上述した配線形成装置１０のペースト材料付着装置１８によって、半導体チップ５２に、接続用端子５４となる導電材を付着させる。すなわち、図７に示すノズル７０から、ミスト状の導電材を噴射させると共に、噴射中のノズル７０と半導体チップ５２とを相対的に移動させ、１回の一連のミストジェット処理により、接続用端子５４となる導電材を線状に付着させる。
上述したように、ミストジェット処理の場合、ノズル７０からの噴射を、螺旋状に出ていくような絞り込んだ噴射とすることで線状な配線を形成させることができる。図８は、液晶パネルなどの断線箇所の修復用に市販されているミストジェット装置を、導電材付着工程Ｓ３に適用した場合の実験における、ノズル先端及び噴射面の距離と、形成された配線の幅との関係を示すグラフである。このグラフから、ノズル７０と、半導体チップ５２との距離を制御することにより、ミストジェット処理によっても、所望する配線幅を実現できることが分かる。接続用端子５４の側面における一端の幅を広くし、パッドとして機能するようにしても良い。
導電材硬化工程Ｓ４は、上述した配線形成装置１０の酸素ラジカル分子噴射装置２０によって、半導体チップ５２に付着させる導電材を硬化させ接続用端子５４として完成させるものである。
ここで、導電材付着用のノズルに対し、絶縁材付着用のノズルや絶縁材硬化用の照射ヘッドなどを前置させ、絶縁材付着用のノズル、絶縁材硬化用の照射ヘッド、導電材付着用のノズル、導電材硬化用のノズルを、組として、半導体チップ５２に対して相対的に移動させることにより、接続用端子の形成プロセスにおける各工程を並行的に実行することができる。
（Ａ−４）半導体チップモジュールの半導体チップ間の配線形成プロセス
次に、半導体チップモジュールの半導体チップ間（層間）の配線を形成するプロセスの詳細を、図９のフローチャートを用いて説明する。
半導体チップ間の配線形成プロセスも、絶縁材付着工程Ｓ１１、絶縁材硬化工程Ｓ１２、導電材付着工程Ｓ１３、導電材硬化工程Ｓ１４をこの順序で含んでいる。ここで、形成する配線間に交差が存在する場合には、交差によって表面側となる配線を形成させるための、絶縁材付着工程Ｓ１５、絶縁材硬化工程Ｓ１６、導電材付着工程Ｓ１７、導電材硬化工程Ｓ１８がさらに必要となる。なお、異なる工程が並行処理されるものであっても良い。
絶縁材付着工程Ｓ１１、Ｓ１５、絶縁材硬化工程Ｓ１２、Ｓ１６、導電材付着工程Ｓ１３、Ｓ１７、導電材硬化工程Ｓ１４、Ｓ１８はそれぞれ、半導体チップの端子形成プロセスにおける同様な工程Ｓ１、Ｓ２、Ｓ３、Ｓ４と同様な処理である。
なお、配線の形成対象が、３次元半導体チップモジュール５８の接続用端子５４を有する側面全体であるので、この側面全体を、各種ノズルに対向させることを要する。
また、半導体チップ間の配線形成プロセスで形成される配線パターンは、図５に例示したように任意で良く、このような任意の配線パターンの形成は、例えば、各種ノズルの位置をＮＣ（数値制御）装置で制御することで実行する。
絶縁パターンの形成方法は、上述の方法に限定されるものではない。例えば、絶縁材付着工程Ｓ１１及び絶縁材硬化工程Ｓ１２や、絶縁材付着工程Ｓ１５及び絶縁材硬化工程Ｓ１６に代え、以下のような絶縁パターンの形成方法を適用しても良い。予め必要部分にレーザで孔（長孔を含む）を開けた絶縁性膜（ポリイミド、ガラス等）を側面に貼り付けて絶縁をとる。この場合、絶縁性膜の上に配線を行うことになる。
（Ａ−５）実施形態の効果
上記実施形態によれば、半導体チップの表面及び側面の接続用端子をミストジェット処理を適用した１回の形成動作で連続的に形成するようにしたので、表面の端子部分と側面の端子部分とが確実に接続される。その結果、端子における電気的特性（例えば、抵抗値）として所望する範囲内のものが得られる。
ここで、半導体チップの表面及び側面のなす角を鈍角としたり、表面及び側面を分けるエッジに対し面取りを行ったりすることにより、上記効果を一段と発揮させることができる。
また、上記実施形態によれば、ミストジェット処理を利用することにより、半導体チップモジュールの、各半導体チップの接続用端子が設けられている側面に、任意の配線パターンを形成させることができる。
これにより、例えば、隣り合わない半導体チップの接続用端子を直接接続するようなことも可能となる。その結果、各半導体チップへの回路の割り振りの自由度を大きくすることができ、また、各半導体チップの接続用端子の位置に対する自由度も大きくすることができる。すなわち、設計自由度を大きくすることができる。
また、各半導体チップの接続用端子が設けられている側面に、任意の配線パターンを形成させることができるので、上述のように、半導体チップの表面及び側面にのみ、接続用端子を設けても、各層間の電気的な接続を達成することができる。
（Ｂ）他の実施形態
上記実施形態においては、半導体チップの表面及び側面に渡るように接続用端子を形成するものを示したが、半導体チップの表面、側面及び裏面に渡るように接続用端子を形成するようにしても良い。例えば、半導体チップを回動させながら回動中心を移動させることにより、１回の形成動作で、表面、側面及び裏面に渡るように接続用端子を形成することができる。
また、上記実施形態においては、表面上の回路パターンと電気的に接続する接続用端子を形成するものを示したが、表面上の回路パターンと電気的に接続しない接続用端子を形成するようにしても良い。すなわち、放熱作用を発揮させる接続用端子を形成するようにしても良い。
さらに、上記実施形態においては、半導体チップ間（層間）の配線を形成するプロセスが適用される各半導体チップの接続用端子が、上記実施形態で説明したプロセスで形成されたものを示したが、従来と同様な方法で形成されたものであっても良い。
さらにまた、上記実施形態においては、配線パターンが形成される３次元半導体チップモジュールの側面の数が１面のものを示したが、配線パターンが形成される３次元半導体チップモジュールの側面の数が２面以上であっても良い。このような変形例の場合において、異なる側面（全ての側面であっても良い）の配線パターンを同時に形成するようにしても良い。例えば、それぞれの側面に、その側面用のノズルを利用して、同時形成を行うようにする（この場合、例えば、３次元半導体チップモジュールの支持は上面及び下面を利用して行うようにすれば良い）。
本発明による積層型パッケージ要素の端子形成方法、及び、積層型パッケージの形成方法は、例えば、３次元半導体チップモジュール（ＬＳＩモジュール）やその構成要素である半導体チップ（ＬＳＩ）を対象とすることができる。また、本発明による積層型パッケージ要素の端子形成方法、及び、積層型パッケージの形成方法は、積層プリント配線基板などの他の積層型パッケージに対しても適用することができる。

Claims (10)

  1. 表面に設けられている回路パターンと連結する接続用端子の一部が側面に設けられている、複数の積層型パッケージ要素を重ね合わせて結合した積層型パッケージの形成方法において、
    上記各積層型パッケージ要素に対し、表面に設けられている回路パターンと連結する、少なくとも表面から側面へ至る接続用端子を形成する第１の工程と、
    接続用端子が形成された複数の上記積層型パッケージ要素を重ね合わせて結合する第２の工程と、
    結合された上記各積層型パッケージ要素における側面の接続用端子部分を、導電材をミスト状にして吹きかけると共に、吹きかける位置を移動させることを適用して形成される配線パターンによって相互に接続する第３の工程とを含み、
    上記第１の工程は、
    上記接続用端子を設ける領域を含む領域に絶縁材を付着させる第１のサブ工程と、
    付着された上記絶縁材を硬化させる第２のサブ工程と、
    上記接続用端子となる導電材を上記接続用端子を設ける領域に付着させる第３のサブ工程と、
    付着された上記導電材を硬化させる第４のサブ工程とを含み、
    上記第３のサブ工程は、ノズルからミスト状の導電材を絞り込んで噴射させることで上記接続用端子となる導電材を付着させると共に、上記ノズルを、所定角度で支持された上記積層型パッケージ要素の、少なくとも表面から側面へ相対的に移動させることで、少なくとも表面から側面へ至る上記接続用端子を１回の相対移動で形成する
    ことを特徴とする積層型パッケージの形成方法。
  2. 上記第２のサブ工程では紫外線を使用して付着された上記絶縁材を硬化させることを特徴とする請求項１に記載の積層型パッケージの形成方法。
  3. 上記第４のサブ工程では大気プラズマを使用して付着された上記導電材を硬化させることを特徴とする請求項１に記載の積層型パッケージの形成方法。
  4. 上記配線パターンが、パターン同士で交差する部分を有するとき、交差部分の下側の配線パターン部分、及び、交差部分の上側の配線パターン部分をそれぞれ、異なるタイミングで実行される上記第３の工程で形成することを特徴とする請求項１に記載の積層型パッケージの形成方法。
  5. 上記第３の工程は、
    上記配線パターンを設ける領域を含む領域に絶縁材を付着させる第５のサブ工程と、
    付着された上記絶縁材を硬化させる第６のサブ工程と、
    上記配線パターンとなる導電材を付着させる第７のサブ工程と、
    付着された上記導電材を硬化させる第８のサブ工程と
    を含むことを特徴とする請求項１に記載の積層型パッケージの形成方法。
  6. 上記第６のサブ工程では紫外線を使用して付着された上記絶縁材を硬化させることを特徴とする請求項５に記載の積層型パッケージの形成方法。
  7. 上記第８のサブ工程では大気プラズマを使用して付着された上記導電材を硬化させることを特徴とする請求項５に記載の積層型パッケージの形成方法。
  8. 重ね合わされて結合されて積層型パッケージを構成するものとなる積層型パッケージ要素の、その表面に設けられている回路パターンと連結する少なくとも表面から側面へ至る接続用端子を形成する積層型パッケージ要素の端子形成方法であって、
    上記接続用端子部分を、導電材をミスト状にして吹きかけると共に、吹きかける位置を移動させることを適用して形成する第５の工程を有し、
    上記第５の工程は、上記接続用端子となる導電材を上記接続用端子を設ける領域に付着させる第９のサブ工程と、付着された上記導電材を硬化させる第１０のサブ工程とを含み、
    上記第５の工程に先立ち、上記接続用端子を設ける領域を含む領域に絶縁材を付着させる第１１のサブ工程と、付着された上記絶縁材を硬化させる第１２のサブ工程とを実行させておき、
    上記第１０のサブ工程は、ノズルからミスト状の導電材を絞り込んで噴射させることで上記接続用端子となる導電材を付着させると共に、上記ノズルを、所定角度で支持された上記積層型パッケージ要素の、少なくとも表面から側面へ相対的に移動させることで、少なくとも表面から側面へ至る上記接続用端子を１回の相対移動で形成する
    ことを特徴とする積層型パッケージ要素の端子形成方法。
  9. 上記第１２のサブ工程では紫外線を使用して付着された上記絶縁材を硬化させることを特徴とする請求項８に記載の積層型パッケージ要素の端子形成方法。
  10. 上記第１０のサブ工程では大気プラズマを使用して付着された上記導電材を硬化させることを特徴とする請求項８に記載の積層型パッケージ要素の端子形成方法。
JP2009505029A 2007-03-20 2007-03-20 積層型パッケージ要素の端子形成方法、及び、積層型パッケージの形成方法 Expired - Fee Related JP5052597B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/055717 WO2008114430A1 (ja) 2007-03-20 2007-03-20 積層型パッケージ要素、積層型パッケージ要素の端子形成方法、積層型パッケージ、及び、積層型パッケージの形成方法

Publications (2)

Publication Number Publication Date
JPWO2008114430A1 JPWO2008114430A1 (ja) 2010-07-01
JP5052597B2 true JP5052597B2 (ja) 2012-10-17

Family

ID=39765551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009505029A Expired - Fee Related JP5052597B2 (ja) 2007-03-20 2007-03-20 積層型パッケージ要素の端子形成方法、及び、積層型パッケージの形成方法

Country Status (4)

Country Link
US (2) US8125067B2 (ja)
JP (1) JP5052597B2 (ja)
KR (1) KR101125144B1 (ja)
WO (1) WO2008114430A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5326449B2 (ja) * 2008-09-10 2013-10-30 コニカミノルタ株式会社 配線形成方法
US9165907B2 (en) 2010-02-22 2015-10-20 Interposers Gmbh Method and a system for producing a semi-conductor module
TWI535653B (zh) * 2014-04-30 2016-06-01 國立臺灣大學 利用電漿處理石墨烯之裝置與方法、及其應用
KR102381754B1 (ko) 2020-09-29 2022-04-01 주식회사 에아가이아 실내 실탄사격장 벤틸레이션 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085458A (ja) * 1999-09-13 2001-03-30 Sony Corp 半導体装置および電子回路装置
JP2004303884A (ja) * 2003-03-31 2004-10-28 Seiko Epson Corp 三次元実装モジュールの製造方法とその方法で得られる三次元実装モジュール
JP2006092975A (ja) * 2004-09-24 2006-04-06 Dainippon Printing Co Ltd 有機エレクトロルミネッセント素子用カラーフィルタ基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135785A (ja) 1999-11-08 2001-05-18 Seiko Epson Corp 半導体チップ、マルチチップパッケージ、半導体装置、および電子機器、並びにこれらの製造方法
US7629017B2 (en) * 2001-10-05 2009-12-08 Cabot Corporation Methods for the deposition of conductive electronic features
WO2003032084A2 (en) 2001-10-05 2003-04-17 Superior Micropowders Llc Low viscosity precursor compositions and methods for the deposition of conductive electronic features
JP4145301B2 (ja) * 2003-01-15 2008-09-03 富士通株式会社 半導体装置及び三次元実装半導体装置
KR100668857B1 (ko) * 2005-07-07 2007-01-16 주식회사 하이닉스반도체 적층형 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085458A (ja) * 1999-09-13 2001-03-30 Sony Corp 半導体装置および電子回路装置
JP2004303884A (ja) * 2003-03-31 2004-10-28 Seiko Epson Corp 三次元実装モジュールの製造方法とその方法で得られる三次元実装モジュール
JP2006092975A (ja) * 2004-09-24 2006-04-06 Dainippon Printing Co Ltd 有機エレクトロルミネッセント素子用カラーフィルタ基板

Also Published As

Publication number Publication date
US20100038766A1 (en) 2010-02-18
US8486759B2 (en) 2013-07-16
US20120021562A1 (en) 2012-01-26
WO2008114430A1 (ja) 2008-09-25
KR20090087449A (ko) 2009-08-17
KR101125144B1 (ko) 2012-03-23
US8125067B2 (en) 2012-02-28
JPWO2008114430A1 (ja) 2010-07-01

Similar Documents

Publication Publication Date Title
TWI313922B (en) Device package structure, device packaging method, droplet ejection head, connector, and semiconductor device
US8608276B2 (en) Liquid discharge head and ink jet recording apparatus including liquid discharge head
JP5052597B2 (ja) 積層型パッケージ要素の端子形成方法、及び、積層型パッケージの形成方法
KR20100067135A (ko) 본딩 장치 및 본딩 방법
CN101552216A (zh) 电子装置及其制造方法
JP2020512679A (ja) 触媒積層体又は接着剤を用いた集積回路ウエハの統合
JP5069744B2 (ja) 積層型パッケージ、及び、積層型パッケージの形成方法
US6574087B1 (en) Electronic device and manufacture thereof
WO2019159913A1 (ja) 高周波モジュール
JPWO2008142763A1 (ja) 積層型パッケージ、及び、積層型パッケージの形成方法
US6576500B2 (en) Method of plasma-processing a board, chip attachment to the board and resin encapsulation of the chip
US8203202B2 (en) Stacked package and method for forming stacked package
JPWO2008152730A1 (ja) 積層型パッケージ及びその形成方法
JP4581605B2 (ja) インクジェットヘッド及びインクジェットヘッドの製造方法
JP2010069799A (ja) インクジェットヘッド、インクジェットヘッドの製造方法
JP2004209796A (ja) インクジェットヘッド
JP4517360B2 (ja) 液滴吐出ヘッドの製造方法
JP2003224349A (ja) 基板製造方法
JP2727988B2 (ja) インクジェットプリントヘッドの製造方法
JP2011023608A (ja) 配線基板
KR20170089144A (ko) 터치 패널 전극과 절연막 제조용 더블 헤드 잉크젯 프린터
JP2017168508A (ja) 除去方法および製造方法
JP2002110735A (ja) フリップチップ実装方法及びプラズマ処理装置
JP2023055392A (ja) 基板、積層構造、及び積層構造の製造方法
JP2014099536A (ja) リードフレームの製造方法、半導体装置の製造方法、リードフレーム基材、および半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120724

R150 Certificate of patent or registration of utility model

Ref document number: 5052597

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees