JP5050810B2 - Cad装置およびcadプログラム - Google Patents
Cad装置およびcadプログラム Download PDFInfo
- Publication number
- JP5050810B2 JP5050810B2 JP2007307151A JP2007307151A JP5050810B2 JP 5050810 B2 JP5050810 B2 JP 5050810B2 JP 2007307151 A JP2007307151 A JP 2007307151A JP 2007307151 A JP2007307151 A JP 2007307151A JP 5050810 B2 JP5050810 B2 JP 5050810B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit diagram
- fitting
- electrical connection
- pin
- symbol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/10—Geometric CAD
- G06F30/12—Geometric CAD characterised by design entry means specially adapted for CAD, e.g. graphical user interfaces [GUI] specially adapted for CAD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/10—Geometric CAD
- G06F30/18—Network design, e.g. design based on topological or interconnect aspects of utility systems, piping, heating ventilation air conditioning [HVAC] or cabling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Computer Networks & Wireless Communication (AREA)
- Architecture (AREA)
- Human Computer Interaction (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
第1のコネクタと、前記第1のコネクタと接続される第2のコネクタのピンの対応と信号の割り当てが定義された嵌合データを取得する嵌合データ取得手段と、
前記第1のコネクタのシンボルを含む部品情報を取得する部品情報取得手段と、
前記第1のコネクタを回路図に配置するための配置条件を取得する配置条件取得手段と、
前記配置条件取得手段によって取得された配置条件にしたがって、前記部品情報取得手段によって取得された前記第1のコネクタのシンボルを回路図に配置し、各ピンに割り当てられている信号を示すネット名を該シンボルに付加する回路図生成/更新手段と
を備えたことを特徴とするCAD装置。
第1のコネクタと、前記第1のコネクタと接続される第2のコネクタのピンの対応と信号の割り当てが定義された嵌合データを取得する嵌合データ取得手順と、
前記第1のコネクタのシンボルを含む部品情報を取得する部品情報取得手順と、
前記第1のコネクタを回路図に配置するための配置条件を取得する配置条件取得手順と、
前記配置条件取得手順によって取得された配置条件にしたがって、前記部品情報取得手順によって取得された前記第1のコネクタのシンボルを回路図に配置し、各ピンに割り当てられている信号を示すネット名を該シンボルに付加する回路図生成/更新手順と
をコンピュータに実行させることを特徴とするCADプログラム。
12a、12b、13a、13b IC
20 ネットワーク
31〜33、41 コネクタ
51 シンボル
52 信号結合子
61 処理選択メニュー
62 ポップアップウィンドウ
100 図面データ管理サーバ
200 部品情報管理サーバ
301〜303 嵌合チェック支援装置
310 表示部
320 入力部
330 ネットワークインターフェース部
340 制御部
341 図面データ取得部
342 コネクタ情報表示部
343 ピン情報ソート部
344 嵌合定義部
345 嵌合チェック部
346 図面データ更新部
347 嵌合データ入出力部
350 記憶部
351 図面データ記憶部
351a 図面情報
351b コネクタ情報
351c ピン情報
352 嵌合データ記憶部
352a コネクタ対応情報
352b ピン対応情報
401〜403 CAD装置
410 表示部
420 入力部
430 ネットワークインターフェース部
440 制御部
441 図面編集部
442 嵌合データ取得部
443 部品情報取得部
444 配置条件取得部
445 回路図生成/更新部
446 嵌合先属性表示部
447 嵌合先回路表示部
450 記憶部
451 図面データ記憶部
452 嵌合データ記憶部
1000 コンピュータ
1010 CPU
1020 入力装置
1030 表示装置
1040 媒体読取り装置
1050 ネットワークインターフェース装置
1060 RAM
1061 嵌合チェック支援プロセス
1070 ハードディスク装置
1071 嵌合チェック支援プログラム
1072 嵌合チェック支援用データ
1080 バス
Claims (6)
- 回路図を編集するCAD装置であって、
第1の電気的接続部位と、前記第1の電気的接続部位と接続される第2の電気的接続部位の電気的端子の対応と各電気的端子に割り当てられている信号を示すネット名が定義された嵌合データを取得する嵌合データ取得手段と、
前記第1の電気的接続部位のシンボルを含む部品情報を取得する部品情報取得手段と、
前記第1の電気的接続部位を回路図に配置するための配置条件を取得する配置条件取得手段と、
前記配置条件取得手段によって取得された配置条件にしたがって、前記部品情報取得手段によって取得された前記第1の電気的接続部位のシンボルを回路図に配置し、各電気的端子に割り当てられている信号を示すネット名を該シンボルに付加する回路図生成/更新手段と
を備えたことを特徴とするCAD装置。 - 前記回路図生成/更新手段は、前記第1の電気的接続部位のシンボルが回路図に既に配置されている場合に、該シンボルに付加されているネット名を更新することを特徴とする請求項1に記載のCAD装置。
- 前記回路図生成/更新手段は、前記部品情報取得手段によって取得されたシンボルが複数のシンボルとして構成されたものである場合に、それらのシンボルを他のシンボルと異なる列あるいは行に配置することを特徴とする請求項1または2に記載のCAD装置。
- 回路図を編集するCADプログラムであって、
第1の電気的接続部位と、前記第1の電気的接続部位と接続される第2の電気的接続部位の電気的端子の対応と各電気的端子に割り当てられている信号を示すネット名が定義された嵌合データを記憶部から取得する嵌合データ取得手順と、
前記第1の電気的接続部位のシンボルを含む部品情報を記憶部から取得する部品情報取得手順と、
前記第1の電気的接続部位を回路図に配置するための配置条件を記憶部から取得する配置条件取得手順と、
前記配置条件取得手順によって取得された配置条件にしたがって、前記部品情報取得手順によって取得された前記第1の電気的接続部位のシンボルを回路図に配置し、各電気的端子に割り当てられている信号を示すネット名を該シンボルに付加する回路図生成/更新手順と
をコンピュータに実行させることを特徴とするCADプログラム。 - 前記回路図生成/更新手順は、前記第1の電気的接続部位のシンボルが回路図に既に配置されている場合に、該シンボルに付加されているネット名を更新することを特徴とする請求項4に記載のCADプログラム。
- 前記回路図生成/更新手順は、前記部品情報取得手順によって取得されたシンボルが複数のシンボルとして構成されたものである場合に、それらのシンボルを他のシンボルと異なる列あるいは行に配置することを特徴とする請求項4または5に記載のCADプログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007307151A JP5050810B2 (ja) | 2006-12-07 | 2007-11-28 | Cad装置およびcadプログラム |
US12/000,098 US20080301600A1 (en) | 2006-12-07 | 2007-12-07 | CAD apparatus and check support apparatus |
US12/805,297 US8510698B2 (en) | 2006-12-07 | 2010-07-22 | CAD apparatus and check support apparatus |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006330501 | 2006-12-07 | ||
JP2006330501 | 2006-12-07 | ||
JP2007307151A JP5050810B2 (ja) | 2006-12-07 | 2007-11-28 | Cad装置およびcadプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008165753A JP2008165753A (ja) | 2008-07-17 |
JP5050810B2 true JP5050810B2 (ja) | 2012-10-17 |
Family
ID=38834996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007307151A Expired - Fee Related JP5050810B2 (ja) | 2006-12-07 | 2007-11-28 | Cad装置およびcadプログラム |
Country Status (5)
Country | Link |
---|---|
US (1) | US8201136B2 (ja) |
EP (1) | EP1930824A1 (ja) |
JP (1) | JP5050810B2 (ja) |
KR (1) | KR100941365B1 (ja) |
CN (1) | CN101196958A (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8381164B2 (en) * | 2006-03-28 | 2013-02-19 | The Boeing Company | Method and system of intelligent interactive graphics electrical plug map to analyze text and distances between electrical contacts and physical layout file builder |
JP4872635B2 (ja) * | 2006-12-06 | 2012-02-08 | 日本電気株式会社 | 電子回路用プリント基板の設計方法とシステム |
EP1930824A1 (en) | 2006-12-07 | 2008-06-11 | Fujitsu Limited | CAD apparatus, method and computer product for designing printed circuit board |
US20080301600A1 (en) * | 2006-12-07 | 2008-12-04 | Fujitsu Limited | CAD apparatus and check support apparatus |
JP5175623B2 (ja) * | 2008-05-30 | 2013-04-03 | 株式会社図研 | システム回路図設計装置、システム回路図設計方法、プログラムおよびコンピュータ読み取り可能な記録媒体 |
US8201126B1 (en) * | 2009-11-12 | 2012-06-12 | Altera Corporation | Method and apparatus for performing hardware assisted placement |
JP5776413B2 (ja) * | 2011-07-28 | 2015-09-09 | 富士通株式会社 | 回路設計支援装置、回路設計支援方法および回路設計支援プログラム |
US8719758B1 (en) * | 2011-09-23 | 2014-05-06 | Custom Virtual Environments, Inc. | Methods and apparatus for automated wiring diagram generation |
CN102346799B (zh) * | 2011-10-25 | 2013-05-15 | 欣兴同泰科技(昆山)有限公司 | 柔性印刷电路板的设计方法 |
US9411925B2 (en) | 2014-04-14 | 2016-08-09 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Simultaneously viewing multi paired schematic and layout windows on printed circuit board (PCB) design software and tools |
JP2015032089A (ja) * | 2013-08-01 | 2015-02-16 | 株式会社リコー | 製品全体エレキ仕様の編集・検証システム |
TWI503683B (zh) | 2013-09-25 | 2015-10-11 | Delta Electronics Inc | 用於繪/製圖之連線方法 |
TWI596356B (zh) * | 2016-05-20 | 2017-08-21 | 致伸科技股份有限公司 | 電路板測試系統 |
US10664636B2 (en) * | 2017-12-20 | 2020-05-26 | International Business Machines Corporation | Pin number definition based analytics |
CN109543327B (zh) * | 2018-11-30 | 2022-03-25 | 郑州云海信息技术有限公司 | 一种pcb设计中零件摆放方法及装置 |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4939668A (en) | 1987-08-24 | 1990-07-03 | International Business Machines Corp. | System for designing intercommunications networks |
JPH0797378B2 (ja) * | 1989-02-21 | 1995-10-18 | 日本電気株式会社 | 回路図発生方式 |
JPH0612469A (ja) | 1992-06-25 | 1994-01-21 | Oki Electric Ind Co Ltd | ファンアウトチェック装置 |
JP2856640B2 (ja) * | 1993-07-08 | 1999-02-10 | 株式会社日立製作所 | 論理回路図エディタシステム |
JPH0869486A (ja) | 1994-08-30 | 1996-03-12 | Fuji Xerox Co Ltd | コネクタ情報確認装置 |
JPH09259174A (ja) | 1996-03-26 | 1997-10-03 | Fuji Xerox Co Ltd | 回路図dbと基板dbとの照合装置 |
US5987458A (en) * | 1996-09-26 | 1999-11-16 | Lockheed Martin Corporation | Automated cable schematic generation |
US6708144B1 (en) * | 1997-01-27 | 2004-03-16 | Unisys Corporation | Spreadsheet driven I/O buffer synthesis process |
JP2982796B2 (ja) | 1997-07-07 | 1999-11-29 | 日本圧着端子製造株式会社 | ハーネス情報処理装置 |
JP3031311B2 (ja) | 1997-08-26 | 2000-04-10 | 日本電気株式会社 | プリント基板cadシステム |
JPH11102379A (ja) | 1997-09-29 | 1999-04-13 | Nec Corp | 信号名の付与方法 |
JPH11282895A (ja) | 1998-03-31 | 1999-10-15 | Aiphone Co Ltd | 電気系cadネットデータ検証方法および電気系cadネットデータ検証プログラムを記録した媒体 |
JP2000123060A (ja) | 1998-10-16 | 2000-04-28 | Hitachi Ltd | 回路情報と線路情報との表示方法 |
JP2001188821A (ja) | 2000-01-05 | 2001-07-10 | Mitsubishi Electric Corp | 回路解析装置及び回路解析方法体並びに回路解析プログラムを記録したコンピュータ読取り可能な記録媒体 |
JP2001325315A (ja) | 2000-05-16 | 2001-11-22 | Fujitsu Ltd | マルチpcb間接続設計支援装置 |
CA2315548C (en) * | 2000-08-09 | 2009-05-19 | Semiconductor Insights Inc. | Advanced schematic editor |
JP2002230061A (ja) * | 2001-01-30 | 2002-08-16 | Matsushita Electric Ind Co Ltd | 半導体回路接続データベース及びこれを用いた半導体回路設計方法 |
US7039892B2 (en) * | 2001-07-24 | 2006-05-02 | Hewlett-Packard Development Company, L.P. | Systems and methods for ensuring correct connectivity between circuit designs |
JP2003233636A (ja) | 2002-02-06 | 2003-08-22 | Fujitsu Ltd | 回路検証装置 |
US7168041B1 (en) * | 2002-06-10 | 2007-01-23 | Cadence Design Systems, Inc. | Method and apparatus for table and HDL based design entry |
JP2004213605A (ja) * | 2002-11-15 | 2004-07-29 | Fujitsu Ltd | 論理等価検証装置 |
US6868531B1 (en) * | 2002-12-27 | 2005-03-15 | Unisys Corporation | Generation of ordered interconnect output from an HDL representation of a circuit |
JP2004234295A (ja) | 2003-01-30 | 2004-08-19 | Mitsubishi Electric Corp | 論理回路の系統図作成方法及び論理回路の系統図作成装置 |
CN1521830A (zh) | 2003-02-12 | 2004-08-18 | 上海芯华微电子有限公司 | 集成电路设计、验证与测试一体化的技术方法 |
JP3991224B2 (ja) | 2003-03-19 | 2007-10-17 | 日本電気株式会社 | カード設計検証方法及びカード設計検証システム |
US7103434B2 (en) * | 2003-10-14 | 2006-09-05 | Chernyak Alex H | PLM-supportive CAD-CAM tool for interoperative electrical and mechanical design for hardware electrical systems |
JP2005149445A (ja) | 2003-11-20 | 2005-06-09 | Hitachi Communication Technologies Ltd | 電子装置の端子群割付設計方法 |
US7275230B2 (en) * | 2004-06-11 | 2007-09-25 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Methods to gather and display pin congestion statistics using graphical user interface |
US7546571B2 (en) * | 2004-09-08 | 2009-06-09 | Mentor Graphics Corporation | Distributed electronic design automation environment |
JP2006079447A (ja) * | 2004-09-10 | 2006-03-23 | Fujitsu Ltd | 集積回路設計支援装置、集積回路設計支援方法及び集積回路設計支援プログラム |
JP4448466B2 (ja) * | 2005-03-17 | 2010-04-07 | 富士通株式会社 | 論理回路設計方法、論理回路設計プログラム及び論理回路設計装置 |
JP2006350451A (ja) | 2005-06-13 | 2006-12-28 | Sharp Corp | 回路設計支援装置、および回路設計支援方法 |
US7398500B1 (en) * | 2005-09-30 | 2008-07-08 | Taray Technologies | Netlist synthesis and automatic generation of PC board schematics |
JP4607032B2 (ja) | 2006-02-27 | 2011-01-05 | 富士通株式会社 | 回路図作成装置及び回路図作成プログラム |
EP1956504A1 (en) | 2006-12-07 | 2008-08-13 | Fujitsu Limited | Check support apparatus and computer product |
EP1930824A1 (en) | 2006-12-07 | 2008-06-11 | Fujitsu Limited | CAD apparatus, method and computer product for designing printed circuit board |
-
2007
- 2007-09-27 EP EP07117419A patent/EP1930824A1/en not_active Ceased
- 2007-09-27 US US11/905,108 patent/US8201136B2/en not_active Expired - Fee Related
- 2007-10-17 KR KR1020070104508A patent/KR100941365B1/ko not_active IP Right Cessation
- 2007-10-18 CN CNA2007101823665A patent/CN101196958A/zh active Pending
- 2007-11-28 JP JP2007307151A patent/JP5050810B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20080052360A (ko) | 2008-06-11 |
EP1930824A1 (en) | 2008-06-11 |
CN101196958A (zh) | 2008-06-11 |
KR100941365B1 (ko) | 2010-02-10 |
US20080141205A1 (en) | 2008-06-12 |
JP2008165753A (ja) | 2008-07-17 |
US8201136B2 (en) | 2012-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5050810B2 (ja) | Cad装置およびcadプログラム | |
JP5050811B2 (ja) | 嵌合チェック支援装置および嵌合チェック支援プログラム | |
JP4962285B2 (ja) | Cad装置およびcadプログラム | |
US8510698B2 (en) | CAD apparatus and check support apparatus | |
JP5050809B2 (ja) | 嵌合チェック支援装置および嵌合チェック支援プログラム | |
US20060259891A1 (en) | System and method of generating an auto-wiring script | |
US20060218516A1 (en) | Design rule report utility | |
CN112235949A (zh) | 一种印刷电路板设计中差分过孔的挖洞方法、装置及设备 | |
US6789243B2 (en) | Interactive floor planner apparatus for circuit blocks | |
JP4544118B2 (ja) | 回路検証システムと方法、及びプログラム | |
CN113705143B (zh) | 一种自动化仿真***和自动化仿真方法 | |
JP3991224B2 (ja) | カード設計検証方法及びカード設計検証システム | |
CN110852035B (zh) | 可自主学***台 | |
US7496873B2 (en) | Method and system for determining required quantity of testing points on a circuit layout diagram | |
JP4763491B2 (ja) | 半田付け方向の設計支援装置および半田付け方向の設計支援方法 | |
CN114357924A (zh) | 一种元器件封装的创建方法及装置 | |
Brorson | Circuit design on your Linux box using gEDA | |
JP2002132847A (ja) | 配線図作成システム | |
JP2751215B2 (ja) | グループ別配線装置 | |
JP2002092067A (ja) | 実部品のピン配置を保持したピン番号データ作成装置及び方法並びに記録媒体 | |
CN116306459A (zh) | 量子芯片版图的引脚布置方法、***、介质及设备 | |
JP2002251424A (ja) | レイアウト設計方法、装置、プログラム及び記録媒体 | |
KR19980039109A (ko) | 클린칭 검사기능을 갖는 자삽경로 작성장치와 그 검사방법 | |
KR20020056392A (ko) | 다중 인쇄회로기판 설계 방법 | |
KR19980069345A (ko) | 다중배열 인쇄회로기판의 장착좌표 입력장치 및 그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120626 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120709 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |