JPH0612469A - ファンアウトチェック装置 - Google Patents
ファンアウトチェック装置Info
- Publication number
- JPH0612469A JPH0612469A JP4191520A JP19152092A JPH0612469A JP H0612469 A JPH0612469 A JP H0612469A JP 4191520 A JP4191520 A JP 4191520A JP 19152092 A JP19152092 A JP 19152092A JP H0612469 A JPH0612469 A JP H0612469A
- Authority
- JP
- Japan
- Prior art keywords
- fan
- board
- out check
- inter
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ファンアウトチェックを行う為に要する時間
を短縮する方法を用いたファンアウトチェック装置を提
供すること。 【構成】 基板内でファンアウトチェックされた回路の
基板間ファンアウト情報を記憶する基板間ファンアウト
情報部118と、基板間ファンアウト情報を利用して基
板間のファンアウトチェックを行う手段を設け、該基板
間ファンアウト情報部118を設けたことにより、回路
図が基板内でファンアウトチェックされた時点で基板間
ファンアウト情報を記憶することが可能となり、基板間
ファンアウトチェックの時点では前記基板間ファンアウ
ト情報を読み出すだけで利用できるので基板間ファンア
ウトチェックに必要な時間が短縮される。
を短縮する方法を用いたファンアウトチェック装置を提
供すること。 【構成】 基板内でファンアウトチェックされた回路の
基板間ファンアウト情報を記憶する基板間ファンアウト
情報部118と、基板間ファンアウト情報を利用して基
板間のファンアウトチェックを行う手段を設け、該基板
間ファンアウト情報部118を設けたことにより、回路
図が基板内でファンアウトチェックされた時点で基板間
ファンアウト情報を記憶することが可能となり、基板間
ファンアウトチェックの時点では前記基板間ファンアウ
ト情報を読み出すだけで利用できるので基板間ファンア
ウトチェックに必要な時間が短縮される。
Description
【0001】
【産業上の利用分野】本発明は、CADシステムに関す
るものであり、なかでもファンアウトチェック装置に関
するものである。
るものであり、なかでもファンアウトチェック装置に関
するものである。
【0002】
【従来技術】図6にファンアウト検証の対象となる回路
図の例を示す。該回路図は論理的な記号であるAND6
01、602、603、NAND604、基板間接続シ
ンボル605等の回路シンボルと、回路シンボルの接続
関係を表す接続ライン610、611、612から構成
されている。一般に、回路図の設計は基板単位で行われ
る場合が多く、1台の装置の回路図は数ペ−ジから数十
ペ−ジからなる。
図の例を示す。該回路図は論理的な記号であるAND6
01、602、603、NAND604、基板間接続シ
ンボル605等の回路シンボルと、回路シンボルの接続
関係を表す接続ライン610、611、612から構成
されている。一般に、回路図の設計は基板単位で行われ
る場合が多く、1台の装置の回路図は数ペ−ジから数十
ペ−ジからなる。
【0003】又通常設計されている装置は複数基板で構
成されているため、この複数基板のつながりを表すもの
として、回路シンボル中の基板間接続シンボル605を
使用する。基板間の接続は基板間接続シンボル605に
付与されるシンボル名称abcと基板間接続シンボル6
05の各ピンに付与されるピン名sig1、sig2
(図示せず)の一致により接続されていることが表され
る。
成されているため、この複数基板のつながりを表すもの
として、回路シンボル中の基板間接続シンボル605を
使用する。基板間の接続は基板間接続シンボル605に
付与されるシンボル名称abcと基板間接続シンボル6
05の各ピンに付与されるピン名sig1、sig2
(図示せず)の一致により接続されていることが表され
る。
【0004】図7に基板間接続の例を示す。基板Aの回
路図の基板間接続シンボル710にはシンボル名称ab
cが付けられ、基板Bの回路図の基板間接続シンボル7
20にはシンボル名称abcが付けられている。基板間
接続シンボル710には接続ライン711、712、7
13が接続されて、基板Bの基板間接続シンボル720
には接続ライン721、722、723が接続されてい
る。
路図の基板間接続シンボル710にはシンボル名称ab
cが付けられ、基板Bの回路図の基板間接続シンボル7
20にはシンボル名称abcが付けられている。基板間
接続シンボル710には接続ライン711、712、7
13が接続されて、基板Bの基板間接続シンボル720
には接続ライン721、722、723が接続されてい
る。
【0005】基板間接続シンボル710、720はとも
に、名称として”abc”が付与されている。又、基板
間接続シンボルの各ピン、即ち接続ライン711と72
1の接続しているピンにはピン名として”sig1”、
接続ライン712と722の接続しているピンには”s
ig2”、接続ライン713と723の接続しているピ
ンには”sig3”のピン名が付与されている。これ
で、基板間接続シンボル名称”abc”とピン名”si
g1”の一致により接続ライン711と721は基板間
で接続していることが分かる。又同様に接続ライン71
2と722、接続ライン713と723が接続している
ことが分かる。
に、名称として”abc”が付与されている。又、基板
間接続シンボルの各ピン、即ち接続ライン711と72
1の接続しているピンにはピン名として”sig1”、
接続ライン712と722の接続しているピンには”s
ig2”、接続ライン713と723の接続しているピ
ンには”sig3”のピン名が付与されている。これ
で、基板間接続シンボル名称”abc”とピン名”si
g1”の一致により接続ライン711と721は基板間
で接続していることが分かる。又同様に接続ライン71
2と722、接続ライン713と723が接続している
ことが分かる。
【0006】次にファンアウトチェックについて図8の
回路図を用いて説明する。ファンアウトチェックとはシ
ンボルの出力ピンに接続された次段の入力ピンの回路素
子が動作するのに必要な電流、電圧が供給されているか
を検証することである。この回路図はAND811、8
12、813とNAND814のシンボルと、出力ピン
821、入力ピン822、823、824で構成され
る。
回路図を用いて説明する。ファンアウトチェックとはシ
ンボルの出力ピンに接続された次段の入力ピンの回路素
子が動作するのに必要な電流、電圧が供給されているか
を検証することである。この回路図はAND811、8
12、813とNAND814のシンボルと、出力ピン
821、入力ピン822、823、824で構成され
る。
【0007】この時出力ピンから供給される電流と電圧
が全ての次段の入力ピンの回路素子を動作させるのに十
分であるかを検証するために、回路シンボル811から
814までのファンアウトチェックを行うための電流・
電圧特性を回路シンボル素子のデ−タシ−トから取り出
し、出力ピン821から出力される電流・電圧特性が入
力ピン822、823、824の各素子(812、81
3、814)を動作させるのに十分であるか検証を行
う。
が全ての次段の入力ピンの回路素子を動作させるのに十
分であるかを検証するために、回路シンボル811から
814までのファンアウトチェックを行うための電流・
電圧特性を回路シンボル素子のデ−タシ−トから取り出
し、出力ピン821から出力される電流・電圧特性が入
力ピン822、823、824の各素子(812、81
3、814)を動作させるのに十分であるか検証を行
う。
【0008】検証の評価式は、論理”0”と論理”1”
の場合にそれぞれに電流値は「出力ピンの電流値の合計
≧入力ピンの必要電流値の合計」が成り立つか検証を行
い、更に論理”0”の場合、電圧値は「出力ピンの電圧
の最大値≦入力ピンが論理”0”になる電圧値の最大
値」と、論理”1”の場合、電圧値は「出力ピンの電圧
の最小値≧入力ピンが論理”1”になる電圧値の最小
値」がそれぞれ成り立つか否かの検証を行う。
の場合にそれぞれに電流値は「出力ピンの電流値の合計
≧入力ピンの必要電流値の合計」が成り立つか検証を行
い、更に論理”0”の場合、電圧値は「出力ピンの電圧
の最大値≦入力ピンが論理”0”になる電圧値の最大
値」と、論理”1”の場合、電圧値は「出力ピンの電圧
の最小値≧入力ピンが論理”1”になる電圧値の最小
値」がそれぞれ成り立つか否かの検証を行う。
【0009】図9に従来のファンアウトチェック装置の
構成を示すブロック図を示す。同図に示すように、従来
のファンアウトチェック装置は回路シンボルにファンア
ウトチェックを行うのに必要なピンの属性や電気的特性
値が予め記述してあるライブラリ記憶部114と、回路
シンボルを用いた回路情報を入力する入力装置110
と、回路シンボルを用いて入力された回路情報記憶部1
11と、回路情報記憶部111から回路接続情報を抽出
する接続情報抽出部112と、接続情報抽出部112よ
り抽出した接続情報とライブラリ記憶部114のライブ
ラリデ−タにより回路の電気的状態を計算しファンアウ
ト条件を検証するファンアウトチェック計算部113
と、ファンアウトチェック計算部113より算出された
デ−タを格納する結果格納部115と、結果格納部のデ
−タ115をもとに、ファンアウトチェック結果情報を
出力装置117に出力する結果出力部116から構成さ
れる。
構成を示すブロック図を示す。同図に示すように、従来
のファンアウトチェック装置は回路シンボルにファンア
ウトチェックを行うのに必要なピンの属性や電気的特性
値が予め記述してあるライブラリ記憶部114と、回路
シンボルを用いた回路情報を入力する入力装置110
と、回路シンボルを用いて入力された回路情報記憶部1
11と、回路情報記憶部111から回路接続情報を抽出
する接続情報抽出部112と、接続情報抽出部112よ
り抽出した接続情報とライブラリ記憶部114のライブ
ラリデ−タにより回路の電気的状態を計算しファンアウ
ト条件を検証するファンアウトチェック計算部113
と、ファンアウトチェック計算部113より算出された
デ−タを格納する結果格納部115と、結果格納部のデ
−タ115をもとに、ファンアウトチェック結果情報を
出力装置117に出力する結果出力部116から構成さ
れる。
【0010】ファンアウトチェックの対象となる装置は
通常複数基板で構成されている。装置の設計は分割して
行い、その分割の単位は基板である。各基板ごとの回路
図は、その設計時点で回路図内(基板内)で閉じている
接続に対しファンアウトチェックを行う。また、回路間
(基板間)の接続に対しては装置を構成する全基板の回
路図の設計が終わった後、基板間ファンアウトチェック
として装置のファンアウトチェックを行っている。
通常複数基板で構成されている。装置の設計は分割して
行い、その分割の単位は基板である。各基板ごとの回路
図は、その設計時点で回路図内(基板内)で閉じている
接続に対しファンアウトチェックを行う。また、回路間
(基板間)の接続に対しては装置を構成する全基板の回
路図の設計が終わった後、基板間ファンアウトチェック
として装置のファンアウトチェックを行っている。
【0011】図10に従来のファンアウトチェックのフ
ロ−チャ−トを示す。図10(A)は基板内のファンア
ウトチェックのフロ−チャ−トであり、図10(B)は
装置のファンアウトチェックのフロ−チャ−トである。
まず基板ごとの回路図の設計が終わった後、基板内のフ
ァンアウトチェックを行う{図10(A)}。入力装置
110から対象とする回路の回路名称を入力し(ステッ
プST101)、回路図を指定する。指定された回路図
のデ−タを回路情報記憶部111より読み出し(ステッ
プST102)、接続情報抽出部112で基板内の接続
情報を抽出する(ステップST103)。この時、基板
間接続シンボルにつながる接続ラインに関する情報は接
続情報として抽出しない。ファンアウトチェック計算部
113は抽出した接続情報に対してファンアウトチェッ
クを行い(ステップST104)、結果格納部115に
格納する。結果出力部116はファンアウトチェックの
結果を出力装置117に出力する(ステップST10
5)。
ロ−チャ−トを示す。図10(A)は基板内のファンア
ウトチェックのフロ−チャ−トであり、図10(B)は
装置のファンアウトチェックのフロ−チャ−トである。
まず基板ごとの回路図の設計が終わった後、基板内のフ
ァンアウトチェックを行う{図10(A)}。入力装置
110から対象とする回路の回路名称を入力し(ステッ
プST101)、回路図を指定する。指定された回路図
のデ−タを回路情報記憶部111より読み出し(ステッ
プST102)、接続情報抽出部112で基板内の接続
情報を抽出する(ステップST103)。この時、基板
間接続シンボルにつながる接続ラインに関する情報は接
続情報として抽出しない。ファンアウトチェック計算部
113は抽出した接続情報に対してファンアウトチェッ
クを行い(ステップST104)、結果格納部115に
格納する。結果出力部116はファンアウトチェックの
結果を出力装置117に出力する(ステップST10
5)。
【0012】次に、装置内の各基板の回路設計が全て終
了した後、装置のファンアウトチェックを行う{図10
(B)}。入力装置110より対象とする回路に関連す
る回路名称を全て入力し(ステップST111)回路図
を指定する。指定された複数の回路図のデ−タを全て回
路情報記憶部111より読み込み(ステップST11
2)、基板間接続シンボルの対応情報を検索する(ステ
ップST113)。これにより指定された複数の回路図
が1つの回路図として扱えるようになる。接続情報抽出
部112は基板間接続シンボル対応を含めて接続情報を
抽出する(ステップST114)。ここで抽出される情
報は基板間の接続も基板内の接続と同様である。ファン
アウトチェック計算部113は抽出した接続情報に対し
てファンアウトチェックを行い(ステップST11
5)、結果格納部115に格納する。結果出力部116
はファンアウトチェックの結果を出力装置117に出力
する(ステップST116)。このように基板間接続シ
ンボルにつながる接続の結果を抽出することで、基板間
のファンアウトチェックをすることができる。
了した後、装置のファンアウトチェックを行う{図10
(B)}。入力装置110より対象とする回路に関連す
る回路名称を全て入力し(ステップST111)回路図
を指定する。指定された複数の回路図のデ−タを全て回
路情報記憶部111より読み込み(ステップST11
2)、基板間接続シンボルの対応情報を検索する(ステ
ップST113)。これにより指定された複数の回路図
が1つの回路図として扱えるようになる。接続情報抽出
部112は基板間接続シンボル対応を含めて接続情報を
抽出する(ステップST114)。ここで抽出される情
報は基板間の接続も基板内の接続と同様である。ファン
アウトチェック計算部113は抽出した接続情報に対し
てファンアウトチェックを行い(ステップST11
5)、結果格納部115に格納する。結果出力部116
はファンアウトチェックの結果を出力装置117に出力
する(ステップST116)。このように基板間接続シ
ンボルにつながる接続の結果を抽出することで、基板間
のファンアウトチェックをすることができる。
【0013】図11は従来の基板間のファンアウトチェ
ックの手順を示す図である。この装置は基板A、基板B
2つの基板で構成されている。基板Aの回路図(以下、
基板A)の基板間接続シンボル1110の接続ライン1
111と、基板Bの回路図(以下、基板B)の基板間接
続シンボル1120の接続ライン1121は、基板Aの
基板間接続シンボル名”abc”のピン名”sig1”
と基板Bの基板間接続シンボル名”abc”のピン名”
sig1”の一致により基板間で接続されていることが
わかる。基板Aと基板Bは各回路設計中に各基板内のフ
ァンアウトチェックを行う(1112、1122)。そ
して、基板Aと基板B両方の回路図の設計が終了した
後、2つの回路図を用いて装置のファンアウトチェック
を行う。まず、基板Aと基板Bの回路図デ−タを読み込
み基板間接続シンボルに対して対応をとる。これで基板
Aの回路図と回路図Bの回路図は基板間接続シンボル”
abc”のピン”singl”を通して1つの回路図と
して扱える。
ックの手順を示す図である。この装置は基板A、基板B
2つの基板で構成されている。基板Aの回路図(以下、
基板A)の基板間接続シンボル1110の接続ライン1
111と、基板Bの回路図(以下、基板B)の基板間接
続シンボル1120の接続ライン1121は、基板Aの
基板間接続シンボル名”abc”のピン名”sig1”
と基板Bの基板間接続シンボル名”abc”のピン名”
sig1”の一致により基板間で接続されていることが
わかる。基板Aと基板Bは各回路設計中に各基板内のフ
ァンアウトチェックを行う(1112、1122)。そ
して、基板Aと基板B両方の回路図の設計が終了した
後、2つの回路図を用いて装置のファンアウトチェック
を行う。まず、基板Aと基板Bの回路図デ−タを読み込
み基板間接続シンボルに対して対応をとる。これで基板
Aの回路図と回路図Bの回路図は基板間接続シンボル”
abc”のピン”singl”を通して1つの回路図と
して扱える。
【0014】次に、全回路のデ−タを読み込み接続情報
を抽出する(1130)。ここで抽出する接続情報には
基板間接続情報も含まれる。ここでは、基板間接続シン
ボル1110と1120を通して出力が回路シンボル1
114のピンp3、入力として回路シンボル1124の
ピンp2と回路シンボル1125のピンp1の系列が抽
出される。抽出した接続情報を使ってファンアウトチェ
ック(1131)を行う。この結果から基板間接続シン
ボルに関する情報を抽出することで基板Aと基板Bの基
板間のファンアウトチェックの結果を得ることができ
る。
を抽出する(1130)。ここで抽出する接続情報には
基板間接続情報も含まれる。ここでは、基板間接続シン
ボル1110と1120を通して出力が回路シンボル1
114のピンp3、入力として回路シンボル1124の
ピンp2と回路シンボル1125のピンp1の系列が抽
出される。抽出した接続情報を使ってファンアウトチェ
ック(1131)を行う。この結果から基板間接続シン
ボルに関する情報を抽出することで基板Aと基板Bの基
板間のファンアウトチェックの結果を得ることができ
る。
【0015】
【発明が解決しようとする課題】しかしながら、以上述
べたファンアウトチェック方法では、基板間のファンア
ウトチェックを行うためには、1台の装置の全基板分の
回路図デ−タ(数十ペ−ジから数百ペ−ジのデ−タ)を
1つの回路図とみなして上記処理をしなくてはならな
い。更にある基板が変更になると、変更になった基盤の
回路図のファンアウトチェックを行い、かつ基板間のフ
ァンアウトチェックを行うために1台の装置の全基板の
回路図デ−タ(数十ペ−ジから数百ペ−ジのデ−タ)を
1つの回路図とみなして上記の処理しなくてはならな
い。
べたファンアウトチェック方法では、基板間のファンア
ウトチェックを行うためには、1台の装置の全基板分の
回路図デ−タ(数十ペ−ジから数百ペ−ジのデ−タ)を
1つの回路図とみなして上記処理をしなくてはならな
い。更にある基板が変更になると、変更になった基盤の
回路図のファンアウトチェックを行い、かつ基板間のフ
ァンアウトチェックを行うために1台の装置の全基板の
回路図デ−タ(数十ペ−ジから数百ペ−ジのデ−タ)を
1つの回路図とみなして上記の処理しなくてはならな
い。
【0016】従って基板間のファンアウトチェックを行
う場合に多数の基板の全回路図デ−タを読み込み接続情
報を抽出しなければならず、ファンアウトチェックを行
うのに時間がかかってしまうと云う問題点があった。
う場合に多数の基板の全回路図デ−タを読み込み接続情
報を抽出しなければならず、ファンアウトチェックを行
うのに時間がかかってしまうと云う問題点があった。
【0017】本発明は上述の点に鑑みてなされたもの
で、上記問題点を除去し、以上述べたファンアウトチェ
ックを行う為に要する時間を短縮する方法を用いたファ
ンアウトチェック装置を提供することを目的とする。
で、上記問題点を除去し、以上述べたファンアウトチェ
ックを行う為に要する時間を短縮する方法を用いたファ
ンアウトチェック装置を提供することを目的とする。
【0018】
【課題を解決するための手段】上記課題を解決するため
本発明は、図1に示すようにファンアウトチェック装置
において、基板内でファンアウトチェックされた回路の
基板間ファンアウト情報を記憶する基板間ファンアウト
情報部118と、基板間ファンアウト情報を利用して基
板間のファンアウトチェックを行う手段を設けたこと特
徴とする。
本発明は、図1に示すようにファンアウトチェック装置
において、基板内でファンアウトチェックされた回路の
基板間ファンアウト情報を記憶する基板間ファンアウト
情報部118と、基板間ファンアウト情報を利用して基
板間のファンアウトチェックを行う手段を設けたこと特
徴とする。
【0019】
【作用】本発明では、上記基板間ファンアウト情報部1
18を設けたことにより、回路図が基板内でファンアウ
トチェックされた時点で基板間ファンアウト情報を記憶
することが可能となり、基板間ファンアウトチェックの
時点では前記基板間ファンアウト情報を読み出すだけで
利用できるので、基板間ファンアウトチェックに必要な
時間が短縮される。
18を設けたことにより、回路図が基板内でファンアウ
トチェックされた時点で基板間ファンアウト情報を記憶
することが可能となり、基板間ファンアウトチェックの
時点では前記基板間ファンアウト情報を読み出すだけで
利用できるので、基板間ファンアウトチェックに必要な
時間が短縮される。
【0020】
【実施例】以下本発明の一実施例を図面に基づいて詳細
に説明する。図1に本発明のファンアウトチェッック装
置の構成を示すブロック図を示す。同図に示すように本
装置は、従来の入力装置110、回路情報記憶部11
1、接続情報抽出部112、ファンアウトチェック計算
部113、ライブラリ記憶部114、結果格納部11
5、結果出力部116、出力装置117に基板間ファン
アウト情報記憶部118を設けたものである。
に説明する。図1に本発明のファンアウトチェッック装
置の構成を示すブロック図を示す。同図に示すように本
装置は、従来の入力装置110、回路情報記憶部11
1、接続情報抽出部112、ファンアウトチェック計算
部113、ライブラリ記憶部114、結果格納部11
5、結果出力部116、出力装置117に基板間ファン
アウト情報記憶部118を設けたものである。
【0021】基板間ファンアウト情報記憶部118は、
単体の回路図のファンアウトチェックを行う時ファンア
ウトチェック計算部113が結果格納部115に結果を
格納する際に、基板外につながる接続のファンアウトと
して基板シンボルにつながる接続ラインの情報と、その
ファンアウトに関する情報を格納するものである。
単体の回路図のファンアウトチェックを行う時ファンア
ウトチェック計算部113が結果格納部115に結果を
格納する際に、基板外につながる接続のファンアウトと
して基板シンボルにつながる接続ラインの情報と、その
ファンアウトに関する情報を格納するものである。
【0022】図2に基盤間ファンアウト情報の例を示
す。図2(A)はその構造例を示し、図2(B)及び図
2(C)はその具体例を示す。基板間ファンアウト情報
記憶部118の構造は図2(A)に示すように基板間接
続の対応情報202と、その接続ラインに接続している
シンボルのシンボル名と、ピン名と、その入出力属性、
電気特性値(論理”0”と論理”1”の場合の電流値、
電圧値)が各シンボルに対応して入っている(203、
204)。接続しているシンボルの情報203、204
は複数ある場合があり、これで基板間シンボルの1つの
ピンの基板間ファンアウト情報201になる。この情報
201が基板間接続シンボルのピン数分あり、1基板分
ファンアウト情報を構成している。なお、対応情報20
2の情報は回路接続情報抽出部112から求め、接続シ
ンボル203、204の情報はライブラリ記憶部114
から得る。図2(B)及び図2(C)は図4(後述)に
示す基板間ファンアウトの例を示す。
す。図2(A)はその構造例を示し、図2(B)及び図
2(C)はその具体例を示す。基板間ファンアウト情報
記憶部118の構造は図2(A)に示すように基板間接
続の対応情報202と、その接続ラインに接続している
シンボルのシンボル名と、ピン名と、その入出力属性、
電気特性値(論理”0”と論理”1”の場合の電流値、
電圧値)が各シンボルに対応して入っている(203、
204)。接続しているシンボルの情報203、204
は複数ある場合があり、これで基板間シンボルの1つの
ピンの基板間ファンアウト情報201になる。この情報
201が基板間接続シンボルのピン数分あり、1基板分
ファンアウト情報を構成している。なお、対応情報20
2の情報は回路接続情報抽出部112から求め、接続シ
ンボル203、204の情報はライブラリ記憶部114
から得る。図2(B)及び図2(C)は図4(後述)に
示す基板間ファンアウトの例を示す。
【0023】図3は本発明のファンアウトチェックのフ
ロ−チャ−トである。図3のフロ−チャ−トに従って本
発明におけるファンアウトチェック方法を説明する。図
3(A)は基板内のファンアウトチェックのフロ−チャ
−トであり、図3(B)は装置単位の基板間ファンアウ
トチェックのフロ−チャ−トである。まず、基板ごとの
回路図の設計が終わった後、基板内のファンアウトチェ
ックを行う{図3(A)}。入力装置110から回路の
回路名称を入力指定し(ステップST301)、指定さ
れた回路図のデ−タを回路情報記憶部111より読み込
み(ステップST302)、接続情報抽出部112で基
板内の接続情報を抽出する(ステップST303)。
ロ−チャ−トである。図3のフロ−チャ−トに従って本
発明におけるファンアウトチェック方法を説明する。図
3(A)は基板内のファンアウトチェックのフロ−チャ
−トであり、図3(B)は装置単位の基板間ファンアウ
トチェックのフロ−チャ−トである。まず、基板ごとの
回路図の設計が終わった後、基板内のファンアウトチェ
ックを行う{図3(A)}。入力装置110から回路の
回路名称を入力指定し(ステップST301)、指定さ
れた回路図のデ−タを回路情報記憶部111より読み込
み(ステップST302)、接続情報抽出部112で基
板内の接続情報を抽出する(ステップST303)。
【0024】ファンアウトチェック計算部113は抽出
した接続情報に対してファンアウトチェックを行い(ス
テップST304)、結果格納部115に出力する。結
果出力部116はファンアウトチェックの結果を出力装
置117に出力する(ステップST305)。その後、
ファンアウトチェック計算部113は基板間接続シンボ
ルにつながる接続ラインに関する接続情報とライブラリ
のファンアウト情報を抽出し(ステップST306)、
基板間ファンアウト情報記憶部118に出力する(ステ
ップST307)。
した接続情報に対してファンアウトチェックを行い(ス
テップST304)、結果格納部115に出力する。結
果出力部116はファンアウトチェックの結果を出力装
置117に出力する(ステップST305)。その後、
ファンアウトチェック計算部113は基板間接続シンボ
ルにつながる接続ラインに関する接続情報とライブラリ
のファンアウト情報を抽出し(ステップST306)、
基板間ファンアウト情報記憶部118に出力する(ステ
ップST307)。
【0025】次に、装置内の各基板の回路設計が全て終
了した後、図3(B)のフロ−チャ−トに従って基板間
のファンアウトチェックを行う。入力装置110から関
連する回路の回路名称を入力し(ステップST31
1)、ファンアウトチェック計算部113は、その指定
された複数の回路図の基板間ファンアウト情報を基板間
ファンアウト情報格納部118より読み込み(ステップ
ST312)、この情報をもとに基板間ファンアウトチ
ェックを行い(ステップST313)、結果格納部11
5に出力する。結果出力部116はファンアウトチェッ
クの結果を出力装置117に出力する(ステップST3
14)。即ち、各回路図の基板間ファンアウト情報を読
み出すだけで基板間のファンアウトチェックをすること
が出来る。
了した後、図3(B)のフロ−チャ−トに従って基板間
のファンアウトチェックを行う。入力装置110から関
連する回路の回路名称を入力し(ステップST31
1)、ファンアウトチェック計算部113は、その指定
された複数の回路図の基板間ファンアウト情報を基板間
ファンアウト情報格納部118より読み込み(ステップ
ST312)、この情報をもとに基板間ファンアウトチ
ェックを行い(ステップST313)、結果格納部11
5に出力する。結果出力部116はファンアウトチェッ
クの結果を出力装置117に出力する(ステップST3
14)。即ち、各回路図の基板間ファンアウト情報を読
み出すだけで基板間のファンアウトチェックをすること
が出来る。
【0026】図4は本発明の基板間ファンアウトチェッ
クの手順を示す図である。この装置は基板A、基板Bの
2つの基板で構成されている。基板Aは回路図(以下、
基板A)の基板間接続シンボル410の接続ライン41
1と、基板Bの回路図(以下、基板B)の基板間接続シ
ンボル420の接続ライン421は、基板Aの基板接続
シンボル名”abc”のピン名”sig1”と、基板B
の基板間接続シンボル名”abc”のピン名”sig
1”の一致により基板間で接続されていることがわか
る。
クの手順を示す図である。この装置は基板A、基板Bの
2つの基板で構成されている。基板Aは回路図(以下、
基板A)の基板間接続シンボル410の接続ライン41
1と、基板Bの回路図(以下、基板B)の基板間接続シ
ンボル420の接続ライン421は、基板Aの基板接続
シンボル名”abc”のピン名”sig1”と、基板B
の基板間接続シンボル名”abc”のピン名”sig
1”の一致により基板間で接続されていることがわか
る。
【0027】基板Aと基板Bはそれぞれ回路図の設計中
に基板内ファンアウトチェック(412、422)が行
われる。基板Aの回路図内のファンアウトチェック41
2は基板Aの回路図デ−タを回路情報記憶部111より
読み込み、接続情報を抽出する。抽出した接続情報のう
ち、基板間接続シンボルに接続していない接続ラインに
関しては基板内ファンアウトチェックを行う。
に基板内ファンアウトチェック(412、422)が行
われる。基板Aの回路図内のファンアウトチェック41
2は基板Aの回路図デ−タを回路情報記憶部111より
読み込み、接続情報を抽出する。抽出した接続情報のう
ち、基板間接続シンボルに接続していない接続ラインに
関しては基板内ファンアウトチェックを行う。
【0028】基板間接続シンボルに接続している接続ラ
インについては、基板間ファンアウト情報として抽出す
る。抽出される情報は図2(A)に示す(前述)。対応
情報は回路図名称と基板間接続シンボル名称、ピン名称
で、ここでは”基板A:abc:sig1”であり、こ
の情報と回路シンボル名称AND414と、回路シンボ
ルのピン名”p1”は回路図情報より抽出される。
インについては、基板間ファンアウト情報として抽出す
る。抽出される情報は図2(A)に示す(前述)。対応
情報は回路図名称と基板間接続シンボル名称、ピン名称
で、ここでは”基板A:abc:sig1”であり、こ
の情報と回路シンボル名称AND414と、回路シンボ
ルのピン名”p1”は回路図情報より抽出される。
【0029】また、回路シンボル名称AND414と回
路シンボルのピン名”p1”をキ−にして入出力属性”
OUTPUT”と電気特性値(論理”0”の時電流値は
8.0mA、論理”1”の時電流値は0.4mA、及び
論理”0”の時電圧値は0.5V、論理”1”の時電圧
値は2.7V)をライブラリ記憶部114より抽出す
る。図2(B)に接続ライン411の基板間ファンアウ
ト情報413を示す。基板Bの回路図についても同様に
ファンアウトチェック422を行い、接続ライン421
の基板間ファンアウト情報423として図2(C)に示
すデ−タが得られる。
路シンボルのピン名”p1”をキ−にして入出力属性”
OUTPUT”と電気特性値(論理”0”の時電流値は
8.0mA、論理”1”の時電流値は0.4mA、及び
論理”0”の時電圧値は0.5V、論理”1”の時電圧
値は2.7V)をライブラリ記憶部114より抽出す
る。図2(B)に接続ライン411の基板間ファンアウ
ト情報413を示す。基板Bの回路図についても同様に
ファンアウトチェック422を行い、接続ライン421
の基板間ファンアウト情報423として図2(C)に示
すデ−タが得られる。
【0030】接続ライン421にはシンボルNAND4
24とシンボルAND425の2つシンボルが接続され
ているのでシンボルに関する情報が2個あり、基板Aと
基板Bの回路図の設計が終了した後、両者の基板間ファ
ンアウトチェック431を行う。基板Aの基板間ファン
アウト情報413と基板Bの基板間ファンアウト情報4
23は各々の基板内ファンアウトチェックを行ったとき
に作られているため、基板間ファンアウト情報記憶部1
18より読み出すだけで基板間ファンアウトチェック4
31を行うことができる。
24とシンボルAND425の2つシンボルが接続され
ているのでシンボルに関する情報が2個あり、基板Aと
基板Bの回路図の設計が終了した後、両者の基板間ファ
ンアウトチェック431を行う。基板Aの基板間ファン
アウト情報413と基板Bの基板間ファンアウト情報4
23は各々の基板内ファンアウトチェックを行ったとき
に作られているため、基板間ファンアウト情報記憶部1
18より読み出すだけで基板間ファンアウトチェック4
31を行うことができる。
【0031】接続ライン411と接続ライン421で
は、出力ピンは回路シンボル名称414のピンp3だけ
であり、入力ピンは回路シンボル名称424のピンp2
と回路シンボル名称AND425のピンp1である。フ
ァンアウトチェックは図2(B)と図2(C)の電気特
性値を用い、論理”0”と論理”1”の場合、それぞれ
に電流値「出力ピンの電流値の合計≧入力ピンの必要電
流値の合計」が成り立つか検証し、更に論理”0”で
「出力ピンの電圧値≦入力ピンが論理”0”になる電圧
値の最大値」と、論理”1”で「出力ピンの電圧値≧入
力ピンが論理”1”になる電圧値の最小値」が成り立つ
かを検証する。
は、出力ピンは回路シンボル名称414のピンp3だけ
であり、入力ピンは回路シンボル名称424のピンp2
と回路シンボル名称AND425のピンp1である。フ
ァンアウトチェックは図2(B)と図2(C)の電気特
性値を用い、論理”0”と論理”1”の場合、それぞれ
に電流値「出力ピンの電流値の合計≧入力ピンの必要電
流値の合計」が成り立つか検証し、更に論理”0”で
「出力ピンの電圧値≦入力ピンが論理”0”になる電圧
値の最大値」と、論理”1”で「出力ピンの電圧値≧入
力ピンが論理”1”になる電圧値の最小値」が成り立つ
かを検証する。
【0032】このどちらかが成立しないときファンアウ
トチェックのエラ−になる。この例では、電流値のファ
ンアウトチェックは、論理”0”の時8.0mA≧0.
4mA+0.4mAであり、論理”1”の時0.4mA
≧0.02+0.02mAであるのでファンアウトチェ
ックの条件を満足している。また、電圧値でのファンア
ウトチェックは、論理”0”の時0.5V≦0.8Vで
あり、論理”1”の時2.7V≧2.0Vであるのでフ
ァンアウトチェックの条件を満足している。すなわち、
図4の手順430の部分だけで基板間ファンアウトチェ
ックを行う事が出来る。
トチェックのエラ−になる。この例では、電流値のファ
ンアウトチェックは、論理”0”の時8.0mA≧0.
4mA+0.4mAであり、論理”1”の時0.4mA
≧0.02+0.02mAであるのでファンアウトチェ
ックの条件を満足している。また、電圧値でのファンア
ウトチェックは、論理”0”の時0.5V≦0.8Vで
あり、論理”1”の時2.7V≧2.0Vであるのでフ
ァンアウトチェックの条件を満足している。すなわち、
図4の手順430の部分だけで基板間ファンアウトチェ
ックを行う事が出来る。
【0033】図5に一部の基板を変更した場合のファン
アウトチェックフロ−チャ−トを示す。同図に示すよう
に、入力装置110から対象となる回路名称を入力する
(ステップST501)。ステップST502のル−プ
制御で、指定された回路図に最新の基板間ファンアウト
情報があるか否かの調査(ステップST503)と、情
報が無ければ基板内ファンアウトチェックし情報を求め
る(ステップST504)ことを繰返し行う。全回路図
の最新情報が揃った後、図3(B)のフロ−チャ−トと
同様に基板間ファンアウトチェックを行う(ステップS
T505)。以上の手順で基板間ファンアウトチェック
を行う際に自動的に基板内ファンアウトチェックを行う
ことができる。なお上記中の最新の基板間ファンアウト
情報は、作成された日付の比較により行う。
アウトチェックフロ−チャ−トを示す。同図に示すよう
に、入力装置110から対象となる回路名称を入力する
(ステップST501)。ステップST502のル−プ
制御で、指定された回路図に最新の基板間ファンアウト
情報があるか否かの調査(ステップST503)と、情
報が無ければ基板内ファンアウトチェックし情報を求め
る(ステップST504)ことを繰返し行う。全回路図
の最新情報が揃った後、図3(B)のフロ−チャ−トと
同様に基板間ファンアウトチェックを行う(ステップS
T505)。以上の手順で基板間ファンアウトチェック
を行う際に自動的に基板内ファンアウトチェックを行う
ことができる。なお上記中の最新の基板間ファンアウト
情報は、作成された日付の比較により行う。
【0034】さらに上記以外の適用例として、1基板を
複数のブロックに分けて設計を行っているとき、ブロッ
ク間のファンアウトチェックにも適用可能である。この
場合は、基板間では基板間接続シンボルとそれについて
いる名称で基板間接続の対応を取っていたものを、ブロ
ック間ではブロック間接続ピンとその名称で対応を取る
ようにすればよい。
複数のブロックに分けて設計を行っているとき、ブロッ
ク間のファンアウトチェックにも適用可能である。この
場合は、基板間では基板間接続シンボルとそれについて
いる名称で基板間接続の対応を取っていたものを、ブロ
ック間ではブロック間接続ピンとその名称で対応を取る
ようにすればよい。
【0035】
【発明の効果】以上、詳細に説明したように本発明によ
れば、下記のような効果が期待される。ファンアウトチ
ェック装置によるファンアウトチェックを行うときに、
基板間ファンアウト情報記憶部を設けることにより、基
板間のファンアウトチェックを行うときの処理時間の削
減が期待できる。さらに基板間ファンアウト情報記憶部
を設けたことにより、ある基板の回路図が変更されたと
きでも、基板間ファンアウトチェックを行う際、変更さ
れた回路図のファンアウトチェックを行うだけで、基板
間のファンアウトチェックを行うことが出来るので処理
時間の削減が期待できる。
れば、下記のような効果が期待される。ファンアウトチ
ェック装置によるファンアウトチェックを行うときに、
基板間ファンアウト情報記憶部を設けることにより、基
板間のファンアウトチェックを行うときの処理時間の削
減が期待できる。さらに基板間ファンアウト情報記憶部
を設けたことにより、ある基板の回路図が変更されたと
きでも、基板間ファンアウトチェックを行う際、変更さ
れた回路図のファンアウトチェックを行うだけで、基板
間のファンアウトチェックを行うことが出来るので処理
時間の削減が期待できる。
【図1】本発明のファンアウトチェック装置の構成を示
すブロック図である。
すブロック図である。
【図2】基板間ファンアウト情報の例を示す図である。
【図3】本発明のファンアウトチェックのフロ−チャ−
トである。
トである。
【図4】本発明の基板間ファンアウトチェックの手順を
示す図である。
示す図である。
【図5】一部の基板を変更した場合のファンアウトチェ
ックフロ−チャ−トである。
ックフロ−チャ−トである。
【図6】ファンアウト検証の対象となる回路図の例を示
す図である。
す図である。
【図7】基板間接続の例を示す図である。
【図8】ファンアウトチェック説明用の回路図の例を示
す図である。
す図である。
【図9】従来のファンアウトチェック装置の構成を示す
ブロック図である。
ブロック図である。
【図10】従来のファンアウトチェックのフロ−チャ−
トである。
トである。
【図11】従来の基板間ファンアウトチェックの手順を
示す図である。
示す図である。
【符号の説明】 111 回路情報記憶部 112 接続情報抽出部 113 ファンアウトチェック計算部 114 ライブラリ記憶部 115 結果格納部 116 結果出力部 117 出力装置 118 基板間ファンアウト情報格納部
Claims (2)
- 【請求項1】 複数の基板またはブロックからなる電子
回路の設計時点で、電子回路図上で各素子の出力電気特
性が次段に接続された複数の素子の入力特性と合致して
いるか否かをチェックするファンアウトチェック装置に
おいて、 前記基板間またはブロック間のファンアウトチェックを
行う際、基板またはブロック内でファンアウトチェック
された基板間またはブロック間の接続情報及びファンア
ウト情報を保存する手段と、前記基板間またはブロック
間の接続情報及びファンアウト情報を用いることによ
り、基板またはブロック間のファンアウトチェックを行
う手段を設けたことを特徴とするファンアウトチェック
装置。 - 【請求項2】 前記請求項1のファンアウトチェック装
置において、 前記複数基板間またはブロックで一部の基板またはブロ
ックの回路が修正された場合、最新の基板またはブロッ
ク間のファンアウトチェック情報が在るか否かを判断す
る手段と、基板またはブロック間ファンアウトチェック
を行う際に自動的に基板内ファンアウトチェックを行う
手段を設けたことを特徴とするファンアウトチェック装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4191520A JPH0612469A (ja) | 1992-06-25 | 1992-06-25 | ファンアウトチェック装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4191520A JPH0612469A (ja) | 1992-06-25 | 1992-06-25 | ファンアウトチェック装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0612469A true JPH0612469A (ja) | 1994-01-21 |
Family
ID=16276029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4191520A Pending JPH0612469A (ja) | 1992-06-25 | 1992-06-25 | ファンアウトチェック装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0612469A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009146003A (ja) * | 2007-12-11 | 2009-07-02 | Ricoh Co Ltd | プリント基板間電気的接続チェックシステム |
US8201136B2 (en) | 2006-12-07 | 2012-06-12 | Fujitsu Limited | CAD apparatus, method, and computer product for designing printed circuit board |
US8510698B2 (en) | 2006-12-07 | 2013-08-13 | Fujitsu Limited | CAD apparatus and check support apparatus |
-
1992
- 1992-06-25 JP JP4191520A patent/JPH0612469A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8201136B2 (en) | 2006-12-07 | 2012-06-12 | Fujitsu Limited | CAD apparatus, method, and computer product for designing printed circuit board |
US8510698B2 (en) | 2006-12-07 | 2013-08-13 | Fujitsu Limited | CAD apparatus and check support apparatus |
JP2009146003A (ja) * | 2007-12-11 | 2009-07-02 | Ricoh Co Ltd | プリント基板間電気的接続チェックシステム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4314162B2 (ja) | ノイズチェック方法および装置並びにノイズチェックプログラムおよび同プログラムを記録したコンピュータ読取可能な記録媒体 | |
US6993470B2 (en) | Method of evaluating test cases in a simulation environment by harvesting | |
JPS613400A (ja) | チツプ上の高密度メモリを試験する方法と装置 | |
JPH11328251A (ja) | モデル検査のための動作環境を自動的に生成する方法 | |
US5909374A (en) | System and method for verifying logic circuit based on signal line set affecting internal signal | |
US7003743B2 (en) | Method and system of data processor design by sensitizing logical difference | |
US5999717A (en) | Method for performing model checking in integrated circuit design | |
CN114091393A (zh) | 一种执行工程变更指令的方法、装置、设备和存储介质 | |
JPH0612469A (ja) | ファンアウトチェック装置 | |
JP4142176B2 (ja) | インタフェース仕様定義を記録した記憶媒体、及び接続検証方法、及び信号パタン生成方法 | |
US6321173B1 (en) | System and method for efficient verification of functional equivalence between design models | |
JP2004094362A (ja) | 故障検証装置 | |
JP3991224B2 (ja) | カード設計検証方法及びカード設計検証システム | |
JP2917969B2 (ja) | 論理等価性検証方法および論理等価性検証装置 | |
JP3941336B2 (ja) | 論理回路検証装置 | |
JP2002073714A (ja) | タイミング解析装置、ネットリスト変更方法および記録媒体 | |
CN112749526A (zh) | 电源轨设计方法、装置及其非瞬时计算机可读介质 | |
CN116522831B (zh) | 门级网表的更正方法、装置、设备及存储介质 | |
JP2000195960A (ja) | 半導体集積回路の遅延計算装置及びその方法並びにタイミング検証装置及びその方法 | |
US7047173B1 (en) | Analog signal verification using digital signatures | |
JP2002259488A (ja) | クロックスキュー検証方法 | |
US6360319B1 (en) | Method and apparatus for storing and retrieving system revision information | |
JP3072985B2 (ja) | 論理シミュレーション方法 | |
JP3171236B2 (ja) | 入力端子競合パターン検出システム | |
JP3652220B2 (ja) | 論理回路検証装置及び論理回路検証方法及び論理回路検証プログラムを格納した記録媒体 |