JP5049392B2 - 整流器装置および整流器装置を備えたジェネレータ - Google Patents

Description

先行技術
本発明は、整流器装置を備えたジェネレータ、特に車両用の三相交流発電機に関する。

電圧または電流を車両の負荷へ供給するために、通常、交流発電機が用いられている。当該の交流発電機は三相以上の相を有する。ここで使用される交流発電機ないしジェネレータは、必要な直流電圧または直流電流を形成するために、複数の整流素子を含む整流器を備えている。交流発電機の整流器では、整流素子は、通常、６個のケイ素ｐｎダイオードである。この場合、ふつう、複数のダイオードは、挿入ダイオードケーシング内の整流器用の開口部へ挿入される。こうした挿入ダイオードは例えば独国公開第１９５４９２０２号明細書から公知である。

従来のダイオードを含む整流器は、ｐｎダイオードの不適切な順方向電圧に起因する導通損失を有する。したがって、ジェネレータの効率はあまり良くない。この手段では、つねに２つのダイオードが直列に接続されることになるので、１００Ａジェネレータの平均導通損失は約２００Ｗである。当該の導通損失に起因するダイオードないし整流器の加熱は、コストのかかる冷却手段、例えば適切な冷却体やこれに属するファンを設けないと低減できない。

ダイオードに代えてパワーＦＥＴを用いることにより、電圧降下をいちじるしく低減してジェネレータの効率を高めることができる。しかし、パワーＦＥＴを整流器として動作させるためには、これを能動的に駆動しなければならない。こうした能動的な整流は、付加的な駆動電子回路を必要とするので、従来の整流器での単純なダイオードによる整流よりも格段にコストがかさむ。ここで、従来のジェネレータとは異なり、パワーＦＥＴを使用する場合の熱機械的構造を全く新しく考察する必要がある。

本発明の整流器装置を備えたジェネレータは、従来のジェネレータに比べて、整流素子での電圧降下がｐｎケイ素ダイオードを備えた従来のダイオード整流器での電圧降下よりも格段に小さいという利点を有する。本発明のジェネレータは、基本的には、ＦＥＴのみを用いて達成されるよりも低い電圧降下を達成可能である。このことは、動作原理的に少なくとも約０．８Ｖの順方向電圧ないし拡散電圧を用いなければならないダイオード整流器に対する大きな利点である。

２つの半導体チップから形成される整流器装置をジェネレータの構成要素とすることにより、有利には、ケーシング、特に挿入ダイオードケーシングへのパッケージングが可能となり、ジェネレータ全体またはジェネレータの整流器の構造を変更する必要なしに、従来のジェネレータを僅かな損失で動作するように変更することができる。本発明のジェネレータの整流器装置によれば、有利には、損失が小さくなってジェネレータの効率が高まり、従来のジェネレータないし整流器の機械的構造を変更することなく、最大温度を低減することができる。

整流器装置を備えたジェネレータの第１の実施例を示す図である。 整流素子の接続の様子を示す図である。 任意のユニットにおいて用いられる図２の整流素子の電気的特性を示す図である。 は整流器装置を備えたジェネレータの第２の実施例を示す図である。

本発明の実施例を図示し、以下に詳細に説明する。

実施例の説明
図１には本発明の整流器装置を備えたジェネレータの第１の実施例が示されている。整流器装置は複数の整流素子２を含む。星状（放射状）に結線されて駆動される三相交流発電機１は相巻線Ｕ，Ｖ，Ｗと回転可能な励磁巻線Ｅとを有する。三相交流発電機１は例えば車両用のジェネレータとして用いられるクローポールジェネレータである。また、三相より多い相数の他の発電機を使用してもよい。また、ジェネレータ内の接続は他の形状、例えば三角形状の結線であってもよい。

重要なのは、従来の整流器におけるダイオードに相当する本発明の整流素子２が特別な構造を有する点である。例えば、整流素子２はノーマリオン型ｎチャネルＪＦＥＴおよびノーマリオン型ｐチャネルＪＦＥＴの直列回路から形成されている。なお、ＪＦＥＴとはJunction Field-Effect Transistorの略であり、接合型電界効果トランジスタを意味する。ここでは各トランジスタのゲート端子がそれぞれ他方のトランジスタの外側のコンタクトであるドレイン端子またはソース端子に接続されている。整流素子２の外部へ通じるコンタクトはアノードＡまたはカソードＫである。６個の整流素子２と三相交流発電機１の相巻線Ｕ，Ｖ，Ｗとの接続の形態は図１から見て取れる。＋出力端とアースとのあいだに整流されたジェネレータ出力電圧が生じ、これが図示されていない搭載負荷への給電および図示されていないバッテリの充電に用いられる。

各整流素子２の２つのトランジスタは接続された状態でケーシング内にパッケージングすることができる。特に有利には、各トランジスタは従来の挿入ダイオードケーシングにパッケージングされる。

図２には２つのＪＦＥＴから成る整流素子２の構造および接続が概略的に示されている。整流素子２の２つの端子はアノードＡおよびカソードＫである。ｎチャネルＪＦＥＴ３およびｐチャネルＪＦＥＴ４も示されている。各トランジスタのゲート端子５，６も見て取れる。ただし、ドレイン端子およびソース端子には特別な記号は付していない。

図３には、図２の整流素子２の電気的特性が示されている。正の電圧が整流素子２のアノードＡに印加されると、このアノードＡはきわめて低オームの抵抗としてふるまう。よって、電圧降下はきわめて小さくなる。高電流が流れると、ゲートｐｎ接合領域が導通方向へ駆動され、ダイオード特性が生じる。ただし、この駆動状態は有利でないので、電圧降下が順方向電圧よりも格段に小さい値にとどまるように各整流素子２が構成される。

負の電圧が整流素子２のアノードＡに印加されると、このアノードＡは最初はきわめて低オームの抵抗としてふるまう。しかし、電流は電圧が増大するにつれて制限され、フィードバックによって無視できる程度の阻止電流にまで迅速に低下する。ＪＦＥＴを適切に構成することにより、例えば１Ｖの阻止電圧から電流を遮断することができる。電圧をさらに高めると、電流の増大は生じなくなる。ＪＦＥＴのゲートソースブレイクダウン電圧の和またはゲートドレインブレイクダウン電圧の和に相当する電圧が印加されると、ｐｎ接合領域で既知のアバランシェブレイクダウンが発生し、更なる電圧の増大が阻止される。当該の動作モードでは、ツェナーダイオードを用いた場合と同様に、ロードダンプ時のジェネレータ電圧が制限される。

図４には、本発明の整流器装置を備えたジェネレータの別の実施例が示されている。この実施例では、図１の整流素子２のノーマリオン型ＪＦＥＴが整流素子７のノーマリオン型ＭＯＳＦＥＴすなわちディプリーション型ＭＯＳＦＥＴによって置換されている。なお、ＭＯＳＦＥＴとはMetal Oxide Semiconductor Field-Effect Transistorの略であり、酸化金属半導体電界効果トランジスタを意味する。図４の整流器装置は６個の整流素子７を含む。図４の実施例では、図１の実施例のｐチャネルＪＦＥＴがノーマリオン型ｐチャネルＭＯＳＦＥＴによって、図１の実施例のｎチャネルＪＦＥＴがノーマリオン型ｎチャネルＭＯＳＦＥＴによって置換されている。なお、ゲート端子と外側のドレイン端子またはソース端子との接続の形態は、図１の実施例の整流素子２と図４の実施例の整流素子７とで同様である。ここでの２つのトランジスタも共通に挿入ダイオードケーシング内に実装される。本発明の整流器装置は従来の三相交流発電機と組み合わせる場合にもその構造を大幅に変更する必要はない。

Claims (7)

1. 交流電圧を整流する複数の整流素子（２）の直列回路を含む整流器装置であって、
   各整流素子はノーマリオン型のｎチャネルＪＦＥＴとノーマリオン型のｐチャネルＪＦＥＴとの直列回路から形成されており、ここで、
   各トランジスタのゲート端子はそれぞれ他方のトランジスタの外側のソースコンタクトまたはドレインコンタクトに接続されている
   ことを特徴とする整流器装置。
2. 交流電圧を整流する複数の整流素子（７）の直列回路を含む整流器装置であって、
   各整流素子はノーマリオン型（ディプリーション型）のｎチャネルＭＯＳＦＥＴとノーマリオン型（ディプリーション型）のｐチャネルＭＯＳＦＥＴとの直列回路から形成されており、ここで、
   各トランジスタのゲート端子はそれぞれ他方のトランジスタの外側のソースコンタクトまたはドレインコンタクトに接続されていることを特徴とする整流器装置。
3. ロードダンプ保護部としての電圧制限部が組み込まれている、請求項１または２記載の整流器装置。
4. 前記電圧制限部の制限電圧は２つのトランジスタの阻止電圧の和に相当する、請求項３記載の整流器装置。
5. 各整流素子（２；７）は２極の挿入ダイオードケーシング内に集積されている、請求項１から４までのいずれか１項記載の整流器装置。
6. 請求項１から５までのいずれか１項記載の整流器装置を備えたジェネレータであって、 前記整流器装置が当該のジェネレータの出力である交流電圧を直流電圧に変換する
   ことを特徴とするジェネレータ。
7. 当該のジェネレータは３相以上の相数の多相巻線および６個以上の個数の整流素子を有している、請求項６記載のジェネレータ。

Images