JP2011067051A - インバータと、それを用いた電気機器および太陽光発電装置 - Google Patents

Abstract

【課題】スイッチング損失が小さく、安価なインバータを提供する。
【解決手段】このインバータでは、各アームＡは直列接続されたノーマリーオン素子ＰおよびＮチャネルＭＯＳトランジスタＱを含み、ＮチャネルＭＯＳトランジスタＱの内蔵ダイオードＤはフリーホイールダイオードとして使用され、ＮチャネルＭＯＳトランジスタＱの耐圧は１０〜５０Ｖである。したがって、低耐圧のＮチャネルＭＯＳトランジスタＱを使用するので、内蔵ダイオードＤの逆回復電流を低減でき、スイッチング損失を低減できる。
【選択図】図１

Description

この発明はインバータと、それを用いた電気機器および太陽光発電装置に関し、特に、直流電力を交流電力に変換するインバータと、それを用いた電気機器および太陽光発電装置に関する。

電力用半導体装置を構築する接合型電界効果トランジスタや静電誘導型トランジスタは、高電圧、大電力領域において高速動作を実現することが可能な電力用半導体スイッチング素子である。この電力用半導体スイッチング素子は、ゲート電圧が０Ｖのときにドレイン電流が流れるノーマリーオン素子である。ノーマリーオン素子では、ゲート電極に負極性の電圧が十分に印加されない状態において、ドレイン電圧が印加されると、大きなドレイン電流が流れて素子が破壊されてしまう。

このため、バイポーラトランジスタ、絶縁ゲート型バイポーラトランジスタ、ＭＯＳトランジスタなどのノーマリーオフ素子に比べ、ノーマリーオン素子の取り扱いは比較的難しい。そこで、ノーマリーオン素子とノーマリーオフ素子であるＭＯＳトランジスタとの直列接続体を用いた電力用半導体装置が開発されている（たとえば特許文献１参照）。

また、ノーマリーオン素子と複数のＭＯＳトランジスタとの直列接続体と、その直列接続体に逆並列に接続された高速ダイオードとで各アームを構成したインバータもある（たとえば特許文献２参照）。

特開２００１−２５１８４６号公報 特開２００６−１５８１８５号公報

しかし、上記特許文献１のノーマリーオン素子とＭＯＳトランジスタの直列接続体でインバータの各アームを構成すると、以下の問題がある。すなわち、上側および下側のうちの一方側のアームが導通した後に非導通になると、他方側のアームのＭＯＳトランジスタの内蔵ダイオード（寄生ダイオード）が導通する。このとき、導通した内蔵ダイオードのＰＮ接合部付近のＰ層およびＮ層内にはそれぞれＮ型およびＰ型の少数キャリアが蓄積される。

次に、一方側のアームが再度導通すると、他方側のアームの内蔵ダイオードに蓄積された少数キャリアは接合部に空乏層が形成されるまで逆回復電流として内蔵ダイオードに流れ、逆回復損失が発生する。逆回復損失は内蔵ダイオードのリカバリー損失であり、リカバリー動作毎に発生する。また、この逆回復電流により、導通過渡状態のノーマリーオン素子およびＭＯＳトランジスタを介して電源とグランドの間に貫通電流が流れ、スイッチング損失の増大を引き起こす。

また、上記特許文献２のインバータでは、直列接続された複数のＭＯＳトランジスタの複数の内蔵ダイオードのオン電圧が高速ダイオードのオン電圧よりも高いので、高速ダイオードがオンし、内蔵ダイオードはオンしない。したがって、内蔵ダイオードの逆回復電流が導通過渡状態のノーマリーオン素子およびＭＯＳトランジスタに流れ込むことによるスイッチング損失を低減することができる。しかし、このインバータでは、外付の高速リカバリー・ダイオードを使用していたので、装置価格が高くなると言う問題があった。

それゆえに、この発明の主たる目的は、スイッチング損失が小さく、安価なインバータと、それを用いた電気機器および太陽光発電装置を提供することである。

この発明に係るインバータは、直流電力をＮ相（ただし、Ｎは２以上の整数である）の交流電力に変換するインバータであって、第１の直流電圧を受ける第１の入力端子と、第１の直流電圧よりも低い第２の直流電圧を受ける第２の入力端子と、Ｎ相の交流電力を出力するためのＮ個の出力端子と、各出力端子に対応して設けられ、第１の入力端子と対応の出力端子との間に直列接続された第１のノーマリーオン素子および第１のＭＯＳトランジスタと、各出力端子に対応して設けられ、対応の出力端子と第２の入力端子との間に直列接続された第２のノーマリーオン素子および第２のＭＯＳトランジスタとを備えたものである。第１のノーマリーオン素子のゲートは対応の出力端子に接続され、第２のノーマリーオン素子のゲートは第２の入力端子に接続される。第１および第２のＭＯＳトランジスタの各々はオン／オフ制御される。第１および第２のＭＯＳトランジスタの各々の内蔵ダイオードはフリーホイールダイオードとして使用される。第１および第２のＭＯＳトランジスタの耐圧は１０〜５０Ｖである。

好ましくは、第１および第２のノーマリーオン素子の各々は窒化物半導体で形成されている。

また、この発明に係る電気機器は、上記インバータと、インバータによって生成された交流電力によって駆動されるモータとを備えたものである。

また、この発明に係る太陽光発電装置は、上記インバータと、インバータに直流電力を供給する太陽電池とを備えたものである。

この発明に係るインバータでは、上側アームは直列接続された第１のノーマリーオン素子および第１のＭＯＳトランジスタを含み、下側アームは直列接続された第２のノーマリーオン素子および第２のＭＯＳトランジスタを含み、第１および第２のＭＯＳトランジスタの各々の内蔵ダイオードはフリーホイールダイオードとして使用され、第１および第２のＭＯＳトランジスタの耐圧は１０〜５０Ｖである。したがって、ＭＯＳトランジスタの内蔵ダイオードをフリーホイールダイオードとして使用するので、高速ダイオードを別途設けていた従来に比べ、装置の低価格化を図ることができる。また、ＭＯＳトランジスタの耐圧を１０〜５０Ｖと低く設定したので、内蔵ダイオードの逆回復電流を小さくすることができ、スイッチング損失の低減化を図ることができる。

この発明の一実施の形態によるインバータの構成およびその使用方法を示す回路ブロック図である。 図１に示したノーマリーオン素子の構成を示す断面図である。 図１に示したＮチャネルＭＯＳトランジスタの構成を示す断面図である。 図１に示したＮチャネルＭＯＳトランジスタの耐圧と内蔵ダイオードの逆回復電荷量との関係を示す図である。 本願発明の効果を説明するための図である。 図１に示したＮチャネルＭＯＳトランジスタの耐圧とインバータの損失との関係を示す図である。 図１に示したノーマリーオン素子とＮチャネルＭＯＳトランジスタを備えたパワーモジュールの構成を示す図である。

本実施の形態のインバータは、図１に示すように、入力端子Ｔ１，Ｔ２、アームＡ１〜Ａ６、出力端子ＴＯ１〜ＴＯ３、および制御部１を備える。入力端子Ｔ１には直流電源２の正極が接続され、入力端子Ｔ２には直流電源２の負極が接続される。入力端子Ｔ２は、接地される。

アームＡ１〜Ａ６は、それぞれノーマリーオン素子Ｐ１〜Ｐ６を含む。ノーマリーオン素子Ｐ１〜Ｐ３のドレインはともに入力端子Ｔ１に接続され、それらのゲートはそれぞれ出力端子ＴＯ１〜ＴＯ３に接続される。ノーマリーオン素子Ｐ４〜Ｐ６のドレインはそれぞれ出力端子ＴＯ１〜ＴＯ３に接続され、それらのゲートはともに入力端子Ｔ２に接続される。

また、アームＡ１〜Ａ６は、それぞれＮチャネルＭＯＳトランジスタＱ１〜Ｑ６を含む。ＮチャネルＭＯＳトランジスタＱ１〜Ｑ３のドレインはそれぞれノーマリーオン素子Ｐ１〜Ｐ３のソースに接続され、それらのソースはそれぞれ出力端子ＴＯ１〜ＴＯ３に接続され、それらのゲートはともに制御部１に接続される。ＮチャネルＭＯＳトランジスタＱ４〜Ｑ６のドレインはそれぞれノーマリーオン素子Ｐ４〜Ｐ６のソースに接続され、それらのソースはともに入力端子Ｔ２に接続され、それらのゲートはともに制御部１に接続されている。ＮチャネルＭＯＳトランジスタＱ１〜Ｑ６の各々の耐圧は、１０〜５０Ｖに設定されている。

たとえば、アームＡ１において、ＮチャネルＭＯＳトランジスタＱ１のゲートが制御部１によって「Ｌ」レベルにされると、ＮチャネルＭＯＳトランジスタＱ１がオフする。ＮチャネルＭＯＳトランジスタＱ１がオフすると、ノーマリーオン素子Ｐ１のゲート電圧がソース電圧よりも十分に低くなり、ノーマリーオン素子Ｐ１がオフする。

また、ＮチャネルＭＯＳトランジスタＱ１のゲートが制御部１によって「Ｈ」レベルにされると、ＮチャネルＭＯＳトランジスタＱ１がオンする。ＮチャネルＭＯＳトランジスタＱ１がオンすると、ノーマリーオン素子Ｐ１のゲート電圧がソース電圧に略等しくなり、ノーマリーオン素子Ｐ１がオンする。つまり、ＮチャネルＭＯＳトランジスタＱ１のゲートを「Ｌ」レベルにするとアームＡ１が非導通状態になり、ＮチャネルＭＯＳトランジスタＱ２のゲートを「Ｈ」レベルにするとアームＡ１が導通状態になる。他のアームＡ２〜Ａ６もアームＡ１と同様に動作する。

また、ＮチャネルＭＯＳトランジスタＱ１〜Ｑ６は、それぞれダイオードＤ１〜Ｄ６を内蔵している。ダイオードＤ１〜Ｄ６は、それぞれＮチャネルＭＯＳトランジスタＱ１〜Ｑ６に逆並列に接続されている。ＮチャネルＭＯＳトランジスタＱ１〜Ｑ６の耐圧が１０〜６０Ｖと低いレベルに設定されているので、それらに内蔵されているダイオードＤ１〜Ｄ６の逆回復電流も小さい。ダイオードＤ１〜Ｄ６の各々は、フリーホイールダイオード（free wheel diode）として使用される。

出力端子ＴＯ１〜ＴＯ３には、たとえば、三相モータ３のＵ相コイルＣ１、Ｖ相コイルＣ２、およびＷ相コイルＣ３の一方端子がそれぞれ接続される。コイルＣ１〜Ｃ３の他方端子は互いに接続されている。制御部１は、ＮチャネルＭＯＳトランジスタＱ１〜Ｑ６の各々を所定のタイミングでオン／オフ制御し、直流電源２から供給される直流電力を三相交流電力に変換する。

たとえば、アームをＡ１，Ａ６，Ａ２，Ａ４，Ａ３，Ａ５，…の順で６０度ずつ位相をずらせて１８０度ずつ導通状態にすると、インバータから三相モータ３のコイルＣ１〜Ｃ３に三相交流電流が流れ、回転磁界が発生してモータ３のロータ（図示せず）が回転駆動される。

図２は、ノーマリーオン素子Ｐを構成するＧａＮ電界効果トランジスタの構成を示す断面図である。図２において、ＧａＮ電界効果トランジスタは、シリコン基板１１を含む。シリコン基板１１の裏面には、ソース端子１０が形成されている。シリコン基板１１の表面には、バッファ層１２、ＧａＮ層１３、ＡｌＧａＮ層１４が順に積層されている。バッファ層１２は、たとえばＡｌＧａＮで形成される。

ＡｌＧａＮ層１４の表面にゲート電極１５が形成され、ゲート電極１５の表面にゲート端子１６が積層されている。ＡｌＧａＮ層１４の表面において、ゲート電極１５の一方側にソース電極１７が形成され、ソース電極１７は、シリコン基板１１、バッファ層１２、ＧａＮ層１３、およびＡｌＧａＮ層１４を貫通する貫通電極１８によってソース端子１０に接続されている。

また、ＡｌＧａＮ層１４の表面において、ゲート電極１５の他方側にドレイン電極１９が形成される。ゲート端子１６の表面以外の部分はポリイミド樹脂層２０で覆われる。ポリイミド樹脂層２０の表面にドレイン端子２１が形成され、ドレイン端子２１は、ポリイミド樹脂層２０を貫通する貫通電極２２によってドレイン電極１９に接続されている。

このＧａＮ電界効果トランジスタでは、ＡｌＧａＮ層１４とＧａＮ層１３とのヘテロ接合近傍に高濃度の２次元電子ガスが形成され、高い電子移動度が得られる。このＧａＮ電界効果トランジスタは、通常、負のしきい値電圧を有し、ゲート電圧が０Ｖのときにはオン状態となる。したがって、ＧａＮ電界効果トランジスタはノーマリーオン素子である。

図３は、ＮチャネルＭＯＳトランジスタＱの構成を示す断面図である。図３において、ＮチャネルＭＯＳトランジスタＱは、Ｎ^＋型シリコン基板３０を含む。Ｎ^＋型シリコン基板３０の裏面にドレイン電極３１が形成され、ドレイン電極３１はドレイン端子３２に接続されている。Ｎ^＋型シリコン基板３０の表面にＮ型ドレイン層３３が形成され、Ｎ型ドレイン層３３の表面にゲート酸化膜３４およびゲート電極３５が積層される。ゲート電極３５は、ゲート端子３６に接続される。Ｎ型ドレイン層３３の表面において、ゲート電極３５の両側の各々において、Ｐ型領域３７が形成され、Ｐ型領域３７の表面にＮ型ソース領域３８が形成される。Ｐ型領域３７およびＮ型ソース領域３８は、ソース端子３９に接続される。

このＮチャネルＭＯＳトランジスタＱでは、Ｐ型領域３７とＮ型ドレイン領域３３によってダイオードＤが形成される。ＮチャネルＭＯＳトランジスタＱは、正のしきい値電圧を有する。ゲート端子３６およびソース端子３９間にしきい値電圧よりも高い電圧を印加すると、ドレイン端子３２およびソース端子３９間が導通する。ゲート端子３６およびソース端子３９間にしきい値電圧よりも低い電圧（たとえば０Ｖ）を印加すると、ドレイン端子３２およびソース端子３９間が非導通になる。したがって、ＮチャネルＭＯＳトランジスタＱはノーマリーオフ素子である。

ＮチャネルＭＯＳトランジスタＱの耐圧は、Ｎ^＋型シリコン基板３０とＰ型領域３７の間の距離Ｌで決まる。トランジスタＱの耐圧を上げるために距離Ｌを大きくすると、トランジスタＱのオン抵抗が増大する。また、トランジスタＱの耐圧を上げるために不純物濃度を下げて空乏層の幅を広げると、トランジスタＱのオン抵抗が増大する。また、距離Ｌを大きくして不純物濃度を下げると、少数キャリアの蓄積量が増大してリカバリー特性が悪くなる。

一般に、ＭＯＳトランジスタのオン抵抗を一定値に維持しながら耐圧の異なるＭＯＳトランジスタを作成すると、ＭＯＳトランジスタのチップ面積は、およそ耐圧の２乗に比例して増大する。最近のスーパージャンクション型の高耐圧のＭＯＳトランジスタでも、チップ面積は、およそ耐圧に比例して増大する。

ＮチャネルＭＯＳトランジスタＱの内蔵ダイオードＤに順方向の電流を流すと、ダイオードＤの空乏層にキャリアが蓄積され、蓄積されたキャリアはダイオードＤが逆バイアスされたときに流れて逆回復電流となる。したがって、キャリアが蓄積され易いＮチャネルＭＯＳトランジスタＱでは、逆回復電流が大きくなる。低耐圧のＮチャネルＭＯＳトランジスタＱは、オン抵抗が同じ高耐圧のＮチャネルＭＯＳトランジスタに比べ、面積が小さく、かつ空乏層の幅が狭いので、空乏層に蓄積されるキャリアが少なくなり、逆回復電流が小さくなる。

図４は、ＭＯＳトランジスタにおけるオン抵抗（ｍΩ）と逆回復電荷量（ｎＣ）との関係を示す図である。ＭＯＳトランジスタとしては、耐圧が５００Ｖの高耐圧ＭＯＳトランジスタと、耐圧が２０Ｖの低耐圧ＭＯＳトランジスタを使用した。図４において、逆回復電荷量は、オン抵抗に比例して低下する。また、高耐圧ＭＯＳトランジスタの逆回復電荷量は１００００ｎＣもある。したがって、この高耐圧ＭＯＳトランジスタをインバータに使用すると、大きな逆回復電流が流れ、大きな逆回復損失が発生する。

これに対して、低耐圧ＭＯＳトランジスタのオン抵抗を１０ｍΩにすれば、その逆回復電流は６０ｎＣとなり、高耐圧ＭＯＳトランジスタの逆回復電流の１／１００以下になる。したがって、本願発明では、低耐圧のＮチャネルＭＯＳトランジスタＱ１〜Ｑ６を使用するので、内蔵ダイオードＤ１〜Ｄ６の逆回復電流を十分に小さくすることができ、インバータにおけるスイッチング損失を小さくすることができる。

図５（ａ）は、本願発明のインバータにおいて、アームＡ１を非導通状態から導通状態に変化させたときのノーマリーオン素子Ｐ１の電圧Ｖおよび電流Ｉの波形を示す図である。また、図５（ｂ）は、６つの高耐圧ＮチャネルＭＯＳトランジスタで構成される従来の通常のインバータにおいて、正側の高耐圧ＮチャネルＭＯＳトランジスタの電圧Ｖおよび電流Ｉの波形を示す図である。図５（ａ）（ｂ）の各々において、電流Ｉのピークは点線の丸で囲まれている。図５（ａ）（ｂ）から分かるように、本願発明のインバータにおける逆回復電流は、従来のインバータにおける逆回復電流よりも明らかに小さくなっている。

図６は、ＮチャネルＭＯＳトランジスタＱの耐圧（Ｖ）とインバータの損失（Ｗ）との関係を示す図である。図６において、ＮチャネルＭＯＳトランジスタＱの耐圧を増大させると損失が指数関数的に増大し、特に、ＮチャネルＭＯＳトランジスタＱの耐圧が５０Ｖを越えると損失が急増する。したがって、ＮチャネルＭＯＳトランジスタＱの耐圧の上限は５０Ｖ程度となる。一方、ＮチャネルＭＯＳトランジスタＱの耐圧がノーマリーオン素子Ｐのしきい値電圧の絶対値｜Ｖｔｈ｜（たとえば５Ｖ）よりも小さくなると、ノーマリーオン素子Ｐはオフしなくなる。また、５Ｖ程度のオーバードライブ電圧も必要である。したがって、ＮチャネルＭＯＳトランジスタＱの耐圧は、１０Ｖから５０Ｖの間の値に設定することが最適である。

図７は、ノーマリーオン素子ＰおよびＮチャネルＭＯＳトランジスタＱを備えたパワーモジュールの要部を示す図である。図７において、ノーマリーオン素子ＰのチップとＮチャネルＭＯＳトランジスタＱのチップとは基板４０の表面に搭載される。ノーマリーオン素子のソース端子（図示せず）とＮチャネルＭＯＳトランジスタＱのドレイン端子（図示せず）とは、基板４０の表面に形成された電極を介して互いに接続される。

ＮチャネルＭＯＳトランジスタＱのゲート端子４１は、ボンディングワイヤＷ１によってリードフレームＦ１に接続される。ＮチャネルＭＯＳトランジスタＱのソース端子４２は、ボンディングワイヤＷ２によってリードフレームＦ３に接続される。ノーマリーオン素子Ｐのゲート端子４３は、ボンディングワイヤＷ３によってリードフレームＦ３に接続される。ノーマリーオン素子Ｐのドレイン端子４４は、ボンディングワイヤＷ４によってリードフレームＦ２に接続される。リードフレームＦ１〜Ｆ３の先端部以外の部分は、樹脂によって封入されて固定される。このパワーモジュールは、図１に示した１つのアームＡを構成する。

この実施の形態では、インバータの各アームＡを直列接続されたノーマリーオン素子ＰおよびＮチャネルＭＯＳトランジスタＱで構成し、ＮチャネルＭＯＳトランジスタＱの内蔵ダイオードＤをフリーホイールダイオードとして使用する。つまり、上側および下側のアームのうちの一方のアームが導通した後に非導通になると、他方のアームのＮチャンネルＭＯＳトランジスタＱの内蔵ダイオードＤが順バイアスとなり、内蔵ダイオードＤが導通する。内蔵ダイオードＤの順電圧はノーマリーオン素子Ｐのしきい値電圧よりも低いので、ノーマリーオン素子Ｐが導通し、ＮチャンネルＭＯＳトランジスタＱの内蔵ダイオードＤからノーマリーオン素子Ｐを介して所謂回生電流が流れる。したがって、内蔵ダイオードＤはフリーホイールダイオードとして動作する。また、ＮチャネルＭＯＳトランジスタＱの耐圧を１０〜５０Ｖに設定した。したがって、フリーホイールダイオードとして高速ダイオードを別途設けていた従来に比べ、装置の低価格化を図ることができる。また、低耐圧のＮチャネルＭＯＳトランジスタＱを使用したので、内蔵ダイオードＤの逆回復電流を小さくすることができ、スイッチング損失の低減化を図ることができる。

また、上記回生電流が流れる際、ノーマリーオン素子Ｐとして窒化物半導体、たとえばＧａＮを用いたＦＥＴを使用していることで、ＧａＮＦＥＴの高い相互コンダクタンスｇｍと低耐圧ＮチャンネルＭＯＳトランジスタＱの内蔵ダイオードＤの低い順電圧の組み合わせにより、低い順方向電圧を実現することができ、損失を低減できる。特に、回生動作になった際、高耐圧ノーマリーオン素子Ｐが高速に導通しなければサージ電圧が発生するが、ＧａＮを用いたＦＥＴは高速性に優れており、サージの発生を抑えることができる。さらにＧａＮＦＥＴは少数キャリアの蓄積が無いので、回生動作後逆回復動作になった際、高速にオフする。このため、逆回復に起因する損失を低減できる。

なお、この実施の形態では、本願発明が三相インバータに適用された場合について説明したが、本願発明は二相インバータにも適用可能であることは言うまでもない。二相インバータは、図１の三相インバータからアームＡ３，Ａ６および出力端子ＴＯ３を除去したものである。二相インバータでは、アームＡ１，Ａ５とアームＡ２，Ａ４とが１８０度ずつ交互に導通状態にされる。

また、本願発明のインバータは、どのような電気機器にも使用可能であり、電気機器の低消費電力化を実現することができる。具体的には、冷蔵庫、空気調和機などのコンプレッサのモータの交流電源、あるいは洗濯機のドラムを回転させるモータの交流電源として使用可能である。

また、本願発明のインバータは、太陽光発電システムにおいて、太陽電池で生成された直流電力を交流電力に変換する場合にも有効である。この場合にも、インバータにおける電力損失を小さくすることができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

Ａ アーム、Ｐ ノーマリーオン素子、Ｑ ＮチャネルＭＯＳトランジスタ、Ｄ ダイオード、Ｔ 入力端子、ＴＯ 出力端子、Ｃ コイル、１ 制御部、２ 直流電源、３ モータ、１０，３９，４２ ソース端子、１１ シリコン基板、１２ バッファ層、１３ ＧａＮ層、１４ ＡｌＧａＮ層、１５ ゲート電極、１６，３６，４１，４３ ゲート端子、１７ ソース電極、１８，２２ 貫通電極、１９ ドレイン電極、２０ ポリイミド樹脂層、２１，３２，４４ ドレイン端子、３０ Ｎ^＋型シリコン基板、３１ ドレイン電極、３３ Ｎ型ドレイン領域、３４ ゲート酸化膜、３５ ゲート電極、３７ Ｐ型領域、３８ Ｎ型ソース領域、４０ 基板、Ｗ ボンディングワイヤ、Ｆ リードフレーム。

Claims (4)

1. 直流電力をＮ相（ただし、Ｎは２以上の整数である）の交流電力に変換するインバータであって、
   第１の直流電圧を受ける第１の入力端子と、
   前記第１の直流電圧よりも低い第２の直流電圧を受ける第２の入力端子と、
   前記Ｎ相の交流電力を出力するためのＮ個の出力端子と、
   各出力端子に対応して設けられ、前記第１の入力端子と対応の出力端子との間に直列接続された第１のノーマリーオン素子および第１のＭＯＳトランジスタと、
   各出力端子に対応して設けられ、対応の出力端子と前記第２の入力端子との間に直列接続された第２のノーマリーオン素子および第２のＭＯＳトランジスタとを備え、
   前記第１のノーマリーオン素子のゲートは対応の出力端子に接続され、前記第２のノーマリーオン素子のゲートは前記第２の入力端子に接続され、
   前記第１および第２のＭＯＳトランジスタの各々はオン／オフ制御され、
   前記第１および第２のＭＯＳトランジスタの各々の内蔵ダイオードはフリーホイールダイオードとして使用され、
   前記第１および第２のＭＯＳトランジスタの耐圧は１０〜５０Ｖである、インバータ。
2. 前記第１および第２のノーマリーオン素子の各々は窒化物半導体で形成されている、請求項１に記載のインバータ。
3. 請求項１または請求項２に記載のインバータと、
   前記インバータによって生成された交流電力によって駆動されるモータとを備えた、電気機器。
4. 請求項１または請求項２に記載のインバータと、
   前記インバータに直流電力を供給する太陽電池とを備えた、太陽光発電装置。

Images