CN111162073A - 碳化硅半导体装置及电力转换装置 - Google Patents

碳化硅半导体装置及电力转换装置 Download PDF

Info

Publication number
CN111162073A
CN111162073A CN201911059877.7A CN201911059877A CN111162073A CN 111162073 A CN111162073 A CN 111162073A CN 201911059877 A CN201911059877 A CN 201911059877A CN 111162073 A CN111162073 A CN 111162073A
Authority
CN
China
Prior art keywords
region
contact
well
semiconductor layer
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911059877.7A
Other languages
English (en)
Other versions
CN111162073B (zh
Inventor
石桥和也
楢崎敦司
香川泰宏
田口健介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN111162073A publication Critical patent/CN111162073A/zh
Application granted granted Critical
Publication of CN111162073B publication Critical patent/CN111162073B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

涉及碳化硅半导体装置及电力转换装置。提供能够对由碳化硅晶体的堆叠缺陷引起的装置性能的劣化进行抑制的半导体装置。漂移层(21)具有第1导电型。阱区域(22)具有第2导电型。源极区域(23)设置于阱区域(22)之上，具有第1导电型。阱接触区域(24)与阱区域(22)接触，阱接触区域(24)具有第2导电型，具有比阱区域(22)的第2面处的杂质浓度高的第2面处的杂质浓度。栅极电极(42)设置于栅极绝缘膜(41)之上。肖特基电极(51)与漂移层(21)接触。源极欧姆电极(52)与源极区域(23)接触。电阻体(53)与阱接触区域(24)接触，电阻体(53)具有比源极欧姆电极(52)高的每单位面积的电阻。

Description

碳化硅半导体装置及电力转换装置
技术领域
本发明涉及碳化硅半导体装置及电力转换装置，特别涉及具有栅极电极及肖特基电极的碳化硅半导体装置、具有该碳化硅半导体装置的电力转换装置。
背景技术
根据国际公开第2014/038110号，公开了内置有肖特基势垒二极管(SBD：SchottkyBarrier Diode)的金属-氧化物-半导体-场效应晶体管(MOSFET：Metal OxideSemiconductor Field Effect Transistor)。MOSFET具有由碳化硅(SiC)构成的半导体层。半导体层具有n型漂移层、p型阱区域、p型阱接触区域、n型源极区域。源极欧姆电极与源极区域、阱接触区域的每一者接触。
专利文献1：国际公开第2014/038110号
在上述MOSFET的续流动作时，不仅SBD进行动作，由阱区域和漂移层的pn结构成的寄生二极管也进行动作。此时，从阱区域向漂移层中注入少数载流子。在该少数载流子进行复合时，SiC晶体的堆叠缺陷可能会生长。由于该堆叠缺陷，有时装置性能会劣化。
发明内容
本发明就是为了解决上述那样的课题而提出的，其目的在于提供能够对由SiC晶体的堆叠缺陷引起的装置性能的劣化进行抑制的半导体装置。
本发明一个方案所涉及的碳化硅半导体装置具有：半导体衬底、漏极电极、半导体层、栅极绝缘膜、栅极电极、肖特基电极、源极欧姆电极、电阻体、源极电极。半导体衬底具有第1衬底面及与第1衬底面相反的第2衬底面，半导体衬底具有第1导电型。漏极电极设置于半导体衬底的第1衬底面之上。半导体层具有半导体衬底的第2衬底面之上的第1面、与第1面相反的第2面，半导体层至少局部地由碳化硅制成。半导体层包含漂移层、阱区域、源极区域、阱接触区域。漂移层设置于半导体衬底的第2衬底面之上，局部地形成半导体层的第2面，具有第1导电型。阱区域设置于漂移层之上，局部地形成半导体层的第2面，具有与第1导电型不同的第2导电型。源极区域设置于阱区域之上，通过阱区域与漂移层隔开，局部地形成半导体层的第2面，具有第1导电型。阱接触区域与阱区域接触，阱接触区域局部地形成半导体层的第2面，具有第2导电型，具有比阱区域的第2面处的杂质浓度高的第2面处的杂质浓度。栅极绝缘膜在源极区域和漂移层之间覆盖阱区域。栅极电极设置于栅极绝缘膜之上。肖特基电极与漂移层接触。源极欧姆电极在半导体层的第2面之上与源极区域接触。电阻体在半导体层的第2面之上与阱接触区域接触，具有比源极欧姆电极高的每单位面积的电阻。源极电极与肖特基电极、源极欧姆电极、电阻体的每一者电连接。
发明的效果
根据本发明的一个方案所涉及的碳化硅半导体装置，设置与阱接触区域接触的电阻体。通过电阻体所具有的电阻，对在碳化硅半导体装置的续流动作时经由阱接触区域向漂移层中注入的少数载流子的量进行抑制。由此，对由少数载流子的复合引起的碳化硅晶体的堆叠缺陷的生长进行抑制。因此，能够对由碳化硅晶体的堆叠缺陷引起的装置性能的劣化进行抑制。
附图说明
图1是概略地表示本发明的实施方式1中的碳化硅半导体装置的结构的局部剖视图。
图2是概略地表示图1的碳化硅半导体装置的接触区域处的半导体层的结构的俯视图。
图3是表示对比例的碳化硅半导体装置的结构的局部剖视图。
图4是示意性地表示续流动作时的施加电压和续流电流密度的关系的曲线图。
图5是表示图2的变形例的俯视图。
图6是概略地表示本发明的实施方式2中的碳化硅半导体装置的结构的局部剖视图。
图7是概略地表示图6的碳化硅半导体装置的接触区域处的半导体层的结构的俯视图。
图8是表示图7的变形例的俯视图。
图9是概略地表示本发明的实施方式3中的碳化硅半导体装置的接触区域处的半导体层的结构的俯视图。
图10是表示图9的变形例的俯视图。
图11是概略地表示本发明的实施方式4中的电力转换装置的结构的框图。
标号的说明
C1、C1S、C2、C2S、C3、C3S接触区域，D1、D2分离区域，P2、P3凸出部，10半导体衬底，20半导体层，21漂移层，22阱区域，23源极区域，24阱接触区域，30漏极电极，31欧姆电极层，32保护电极层，41栅极绝缘膜，42栅极电极，43层间绝缘膜，51肖特基电极，52源极欧姆电极，53电阻体，60源极电极，91、92MOSFET(碳化硅半导体装置)，100电源，200电力转换装置，201主转换电路，202驱动电路，203控制电路，300负载。
具体实施方式
下面，基于附图，对本发明的实施方式进行说明。在以下附图中，对相同或相当的部分标注相同的参照标号，有时不重复其说明。此外，与部件的名称组合使用的后缀“之上”(与前置词“on”相当)，是指该部件与其它部件的直接或间接的接触，不是指上方。
<实施方式1>
(概要)
图1是概略地表示本实施方式1的MOSFET 91(碳化硅半导体装置)的结构的局部剖视图。MOSFET 91具有：半导体衬底10、漏极电极30、半导体层20、栅极绝缘膜41、栅极电极42、肖特基电极51、源极欧姆电极52、电阻体53、源极电极60。
半导体衬底10具有衬底下表面(第1衬底面)及衬底上表面(与第1衬底面相反的第2衬底面)，半导体衬底10呈n型(第1导电型)。漏极电极30设置于半导体衬底10的衬底下表面之上。
半导体层20具有位于半导体衬底10的衬底上表面之上的下表面(第1面)、上表面(与第1面相反的第2面)，半导体层20至少局部地由SiC(碳化硅)制成。半导体层20包含漂移层21、阱区域22、源极区域23、阱接触区域24。漂移层21设置于半导体衬底10的衬底上表面之上，局部地形成半导体层20的上表面，呈n型。阱区域22设置于漂移层21之上，局部地形成半导体层20的上表面，呈p型(与第1导电型不同的第2导电型)。源极区域23设置于阱区域22之上，通过阱区域22与漂移层21隔开，局部地形成半导体层20的上表面，呈n型。阱接触区域24与阱区域22接触，阱接触区域24局部地形成半导体层20的上表面，呈p型，具有比阱区域22的半导体层20上表面处的杂质浓度高的半导体层20上表面处的杂质浓度。
栅极绝缘膜41在源极区域23和漂移层21之间覆盖阱区域22。栅极电极42设置于栅极绝缘膜41之上。肖特基电极51与漂移层21接触。源极欧姆电极52在半导体层20的上表面之上与源极区域23接触。电阻体53在半导体层20的上表面之上与阱接触区域24接触，具有比源极欧姆电极52高的每单位面积的电阻。源极电极60与肖特基电极51、源极欧姆电极52、电阻体53的每一者电连接。
根据本实施方式，在半导体层20的上表面之上设置与阱接触区域24接触的电阻体53。通过电阻体53所具有的电阻，对在MOSFET91的续流动作时经由阱接触区域24向漂移层21中注入的少数载流子的量进行抑制。因此，对由少数载流子的复合引起的SiC晶体的堆叠缺陷的生长进行抑制。因此，能够对由SiC晶体的堆叠缺陷引起的装置性能的劣化进行抑制。
(详情)
关于MOSFET 91(图1)的结构的详情，存在与上述概要的记载一部分重复的地方，下面进行说明。
半导体衬底10呈n型。半导体衬底10典型地来说为单晶SiC衬底。漏极电极30设置于半导体衬底10的衬底下表面之上。漏极电极30可以具有与半导体衬底10的衬底下表面以欧姆方式接合的欧姆电极层31、与欧姆电极层31接触的保护电极层32。
半导体层20至少局部地由SiC制成。典型地来说，半导体层20整体由SiC制成，在该情况下，半导体层20为SiC层。半导体层20包含漂移层21、阱区域22、源极区域23、阱接触区域24。作为平面布局，半导体层20具有接触区域C1及其之外的区域。
漂移层21设置于半导体衬底10的衬底上表面之上，典型地来说，是设置于半导体衬底10的衬底上表面之上的外延层。漂移层21局部地形成半导体层20的上表面。漂移层21呈n型。优选漂移层21的杂质浓度比半导体衬底10的杂质浓度低。
阱区域22设置于漂移层21之上，局部地形成半导体层20的上表面。阱区域22呈p型。源极区域23设置于阱区域22之上，通过阱区域22与漂移层21隔开，局部地形成半导体层20的上表面。源极区域23呈n型。
阱接触区域24在接触区域C1与阱区域22接触，局部地形成半导体层20的上表面。阱接触区域24呈p型，具有比阱区域22的半导体层20上表面处的杂质浓度高的半导体层20上表面处的杂质浓度。换言之，就半导体层20上表面处的杂质浓度而言，与阱区域22之上相比，阱接触区域24之上更高。典型地来说，半导体层20上表面处的杂质浓度在阱区域22之上小于或等于某阈值，在阱接触区域24之上比该阈值高。在考虑各区域整体的杂质浓度时，阱接触区域24的最大杂质浓度比阱区域22的最大杂质浓度高，典型地来说，阱接触区域24的最小杂质浓度比阱区域22的最大杂质浓度高。阱区域22的杂质浓度依赖于漂移层21的杂质浓度，需要高至不产生穿通破坏的程度，例如大于或等于1×1016/cm3且小于或等于1×1019/cm3。
栅极绝缘膜41在半导体层20的上表面之上，在源极区域23和漂移层21之间覆盖阱区域22。栅极绝缘膜41优选为氧化膜。栅极电极42设置于栅极绝缘膜41之上。栅极电极42隔着栅极绝缘膜41与阱区域22的一部分相对，由此构成MOSFET的沟道。层间绝缘膜43覆盖栅极绝缘膜41之上的栅极电极42，由此将栅极电极42和源极电极60之间电绝缘。栅极绝缘膜41及层间绝缘膜43在接触区域C1之上具有开口(接触孔)。
肖特基电极51在接触区域C1处的半导体层20的上表面之上与漂移层21接触。由此，在MOSFET 91设置有SBD。在漂移层21呈n型的情况下，优选肖特基电极51由Ti、Mo、Ni、Au、Pt、或Cu等金属制成。此外，作为变形例，在漂移层21呈p型的情况下，优选肖特基电极51由Au、Cu或Ni等金属制成。
源极欧姆电极52在接触区域C1处的半导体层20的上表面之上与源极区域23接触。源极欧姆电极52可以与阱接触区域24分离。优选源极欧姆电极52由NiSi、TiSi、PtSi、CoSi、或MoSi等硅化物制成。
电阻体53在半导体层20的上表面之上与阱接触区域24接触。换言之，电阻体53在半导体层20的表面之上覆盖阱接触区域24。电阻体53具有比源极欧姆电极52高的每单位面积的电阻。电阻体53由半导体或导体制成，与栅极绝缘膜41及层间绝缘膜43的每一者相比，具有更低的每单位面积的电阻。此外，每单位面积的电阻是指半导体层20的上表面处的每单位面积的沿厚度方向(与半导体层20的上表面垂直的方向)的电气路径的电阻。每单位面积的电阻能够通过电阻率和厚度之积来计算。优选电阻体53的电阻率比源极欧姆电极52的电阻率高。另外，优选电阻体53的电阻率比源极电极60的电阻率高。优选电阻体53由多晶硅制成。在多晶硅中可以添加用于对电阻率进行调整的导电型杂质(施主或受体)。
源极电极60与肖特基电极51、源极欧姆电极52、电阻体53的每一者电连接。为此，源极电极60可以与肖特基电极51、源极欧姆电极52、电阻体53的每一者接触。源极电极60可以含有铝(Al)原子，例如，由Al或Al合金制成。Al合金例如为铝硅(AlSi)合金。
在MOSFET 91周期性地配置有图1所示的单元构造。因此，在剖视(图1)时，阱区域22被周期性地配置，在它们之间，在半导体层20的表面之上，设置有由漂移层21构成的分离区域D1及D2。分离区域D1位于接触区域C1之外，是在MOSFET 91处于接通状态时流动经由MOSFET的沟道的电流的区域。分离区域D2位于接触区域C1内，是在MOSFET 91处于续流动作时流动由肖特基电极51构成的SBD的电流的区域。此外，在MOSFET 91处于续流动作时，不仅SBD，寄生二极管(由阱区域22和漂移层21构成的pin二极管)也能够进行动作。
图2是概略地表示接触区域C1(图1)处的半导体层20(图1)的结构的俯视图。在本实施方式中，单元构造为网格型，与其对应地接触区域C1具有矩形形状。
图3是表示对比例的MOSFET 90(碳化硅半导体装置)的结构的局部剖视图。在MOSFET 90，没有设置电阻体53(图1)，源极欧姆电极52延伸至阱接触区域24之上。
图4是示意性地表示续流动作时的施加电压和续流电流密度的关系的曲线图。在图4中，(a)示出对比例的MOSFET 90(图3)的pin二极管的特性的例子，(b)示出本实施方式的MOSFET 91(图1)的pin二极管的特性的例子，(c)示出MOSFET 90及MOSFET 91的SBD的特性的例子。与(a)相比(b)具有更低的电流密度。即，与对比例相比本实施方式抑制了流过pin二极管的续流电流密度。因此，对由pin二极管的动作引起的向漂移层21中注入的少数载流子的量进行抑制。
根据本实施方式，在半导体层20的上表面之上设置与阱接触区域24接触的电阻体53。由此，通过电阻体53所具有的电阻，对在MOSFET 91的续流动作时经由阱接触区域24向漂移层21中注入的少数载流子的量进行抑制。因此，对由少数载流子的复合引起的SiC晶体的堆叠缺陷的生长进行抑制。因此，能够对由SiC晶体的堆叠缺陷引起的装置性能的劣化进行抑制。
并且，对向MOSFET 91的寄生二极管即pin二极管流入的双极电流进行抑制，在宽的施加电压范围，将向由肖特基电极51及漂移层21构成的SBD流入的单极电流保持得高。由此，能够降低由双极动作引起的恢复损耗。
在电阻体53由多晶硅制成的情况下，能够通过杂质浓度的调整对其电阻率容易地进行控制。另外，其厚度的控制也在宽的范围比较容易。因此，能够对电阻体53的每单位面积的电阻容易地进行控制。
在源极电极60含有Al原子并且阱接触区域24由SiC制成的情况下，配置于它们之间且由多晶硅制成的电阻体53作为阻碍阱接触区域24的Al尖峰的产生的屏障起作用。由此，能够进一步对装置性能的劣化进行抑制。
源极欧姆电极52可以与阱接触区域24分离。在该情况下，能够避免经由源极欧姆电极52流过阱接触区域24的电流的产生。由此，进一步对在MOSFET 91的续流动作时经由阱接触区域24向漂移层21中注入的少数载流子的量进行抑制。
(变形例)
此外，单元构造并不限于网格型，例如，也可以是条带型。图5是概略地表示替代网格型而具有条带型的单元构造的变形例的情况下接触区域C1S处的半导体层20(图1)的结构的俯视图。在上述本实施方式中，接触区域C1(图1)在平面布局(图2)中，在纵向及横向这两个方向重复配置。在变形例中，替代接触区域C1的接触区域C1S在平面布局(图5)中，在纵向延伸，在横向重复配置。根据本变形例，也会得到与上述效果同样的效果。
<实施方式2>
(概要)
图6是概略地表示本实施方式2中的MOSFET 92(碳化硅半导体装置)的结构的局部剖视图。图7是概略地表示接触区域C2(图6)处的半导体层20(图6)的结构的俯视图。MOSFET92具有：半导体衬底10、漏极电极30、半导体层20、栅极绝缘膜41、栅极电极42、肖特基电极51、源极欧姆电极52、源极电极60。
半导体衬底10具有衬底下表面(第1衬底面)及衬底上表面(与第1衬底面相反的第2衬底面)，半导体衬底10呈n型(第1导电型)。漏极电极30设置于半导体衬底10的衬底下表面之上。
半导体层20具有半导体衬底10的衬底上表面之上的下表面(第1面)、上表面(与第1面相反的第2面)，半导体层20至少局部地由SiC(碳化硅)制成。半导体层20包含漂移层21、阱区域22、源极区域23、阱接触区域24。漂移层21设置于半导体衬底10的衬底上表面之上，局部地形成半导体层20的上表面，呈n型。阱区域22设置于漂移层21之上，局部地形成半导体层20的上表面，呈p型(与第1导电型不同的第2导电型)。源极区域23设置于阱区域22之上，通过阱区域22与漂移层21隔开，局部地形成半导体层20的上表面，呈n型。阱接触区域24与阱区域22接触，阱接触区域24局部地形成半导体层20的上表面，呈p型，具有比阱区域22的半导体层20上表面处的杂质浓度高的半导体层20上表面处的杂质浓度。在半导体层20的上表面，阱区域22的边缘具有与阱接触区域24接触的部分、与源极区域23接触的部分。
栅极绝缘膜41在源极区域23和漂移层21之间覆盖阱区域22。栅极电极42设置于栅极绝缘膜41之上。肖特基电极51与漂移层21接触。源极欧姆电极52在半导体层20的上表面之上至少与源极区域23接触。源极电极60与肖特基电极51、源极欧姆电极52的每一者电连接。
根据本实施方式，在半导体层20的上表面，阱区域22的边缘除了具有与阱接触区域24接触的部分之外，还具有与源极区域23接触的部分。由此，对在MOSFET 92的续流动作时经由阱接触区域24向漂移层21中注入的少数载流子的量进行抑制。因此，对由少数载流子的复合引起的SiC晶体的堆叠缺陷的生长进行抑制。因此，能够对由SiC晶体的堆叠缺陷引起的装置性能的劣化进行抑制。
(详情)
关于MOSFET 92(图6)的结构的详情，存在与上述概要的记载一部分重复的地方，下面进行说明。
半导体衬底10呈n型。半导体衬底10典型地来说为单晶SiC衬底。漏极电极30设置于半导体衬底10的衬底下表面之上。漏极电极30可以具有与半导体衬底10的衬底下表面以欧姆方式接合的欧姆电极层31、与欧姆电极层31接触的保护电极层32。
半导体层20至少局部地由SiC制成。典型地来说，半导体层20整体由SiC制成，在该情况下，半导体层20为SiC层。半导体层20包含漂移层21、阱区域22、源极区域23、阱接触区域24。作为平面布局，半导体层20具有接触区域C2及其之外的区域。
漂移层21设置于半导体衬底10的衬底上表面之上，典型地来说，是设置于半导体衬底10的衬底上表面之上的外延层。漂移层21局部地形成半导体层20的上表面。漂移层21呈n型。优选漂移层21的杂质浓度比半导体衬底10的杂质浓度低。
阱区域22设置于漂移层21之上，局部地形成半导体层20的上表面。阱区域22呈p型。源极区域23设置于阱区域22之上，通过阱区域22与漂移层21隔开，局部地形成半导体层20的上表面。源极区域23呈n型。
阱接触区域24在接触区域C2与阱区域22接触，局部地形成半导体层20的上表面。阱接触区域24呈p型，具有比阱区域22的半导体层20上表面处的杂质浓度高的半导体层20上表面处的杂质浓度。换言之，就半导体层20上表面处的杂质浓度而言，与阱区域22之上相比，阱接触区域24之上更高。典型地来说，半导体层20上表面处的杂质浓度在阱区域22之上小于或等于某阈值，在阱接触区域24之上比该阈值高。在考虑各区域整体的杂质浓度时，阱接触区域24的最大杂质浓度比阱区域22的最大杂质浓度高，典型地来说，阱接触区域24的最小杂质浓度比阱区域22的最大杂质浓度高。阱区域22的杂质浓度依赖于漂移层21的杂质浓度，需要高至不产生穿通破坏的程度，例如大于或等于1×1016/cm3且小于或等于1×1019/cm3。
在半导体层20的上表面，阱区域22的边缘(图7中的阱区域22的边缘)具有与阱接触区域24接触的部分、与源极区域23接触的部分。在本实施方式中，在半导体层20的上表面，如图7所示，源极区域23具有将阱接触区域24贯穿而到达阱区域22的凸出部P2。在半导体层20上表面，凸出部P2可以仅隔着阱区域22与漂移层21相对。漂移层21中的如上所述与凸出部P2相对的部分可以包含于接触区域C2。特别地，在图7所示的布局中，在半导体层20的上表面处，阱区域22的边缘具有沿纵向(第1方向)的第1缘部、沿横向(与第1方向交叉的第2方向)的第2缘部。这些第1缘部及第2缘部的每一者具有与阱接触区域24接触的部分、与源极区域23接触的部分。
栅极绝缘膜41在半导体层20的上表面之上，在源极区域23和漂移层21之间覆盖阱区域22。栅极绝缘膜41优选为氧化膜。栅极电极42设置于栅极绝缘膜41之上。栅极电极42隔着栅极绝缘膜41与阱区域22的一部分相对，由此构成MOSFET的沟道。层间绝缘膜43覆盖栅极绝缘膜41之上的栅极电极42，由此将栅极电极42和源极电极60之间电绝缘。栅极绝缘膜41及层间绝缘膜43在接触区域C2之上具有开口(接触孔)。
肖特基电极51在接触区域C2处的半导体层20的上表面之上与漂移层21接触。由此，在MOSFET 91设置有SBD。在漂移层21呈n型的情况下，优选肖特基电极51由Ti、Mo、Ni、Au、Pt、或Cu等金属制成。此外，作为变形例，在漂移层21呈p型的情况下，优选肖特基电极51由Au、Cu或Ni等金属制成。
源极欧姆电极52在接触区域C2处的半导体层20的上表面之上至少与源极区域23接触。优选源极欧姆电极52也与阱接触区域24接触，由此能够使阱接触区域24的电位更充分地接近源极电位。优选源极欧姆电极52由NiSi、TiSi、PtSi、CoSi、或MoSi等硅化物制成。
源极电极60与肖特基电极51、源极欧姆电极52的每一者电连接。为此，源极电极60可以与肖特基电极51、源极欧姆电极52的每一者接触。源极电极60可以含有铝(Al)原子，例如，由Al或Al合金制成。Al合金例如为铝硅(AlSi)合金。
在MOSFET 92周期性地配置有图6所示的单元构造。因此，在剖视(图6)时，阱区域22被周期性地配置，在它们之间，在半导体层20的表面之上，设置有由漂移层21构成的分离区域D1及D2。分离区域D1位于接触区域C2之外，是在MOSFET 92处于接通状态时流动经由MOSFET的沟道的电流的区域。分离区域D2位于接触区域C2内，是在MOSFET 92处于续流动作时流动由肖特基电极51构成的SBD的电流的区域。此外，在MOSFET 92处于续流动作时，不仅SBD，寄生二极管(由阱区域22和漂移层21构成的pin二极管)也能够进行动作。
根据本实施方式，在半导体层20的上表面，阱区域22的边缘(图7中的阱区域22的边缘)除了具有与阱接触区域24接触的部分之外，还具有与源极区域23接触的部分。由此，对在MOSFET 92的续流动作时经由阱接触区域24向漂移层21中注入的少数载流子的量进行抑制。因此，对由少数载流子的复合引起的SiC晶体的堆叠缺陷的生长进行抑制。因此，能够对由SiC晶体的堆叠缺陷引起的装置性能的劣化进行抑制。
具体而言，在半导体层20的上表面，如图7所示，源极区域23具有将阱接触区域24贯穿而到达阱区域22的凸出部P2。由此，通过源极区域23，阱接触区域24被分割为彼此分离的部分。因此，对在MOSFET 92的续流动作时经由阱接触区域24向漂移层21中注入的少数载流子的量进行抑制。
并且，对向MOSFET 92的寄生二极管即pin二极管流入的双极电流进行抑制，在宽的施加电压范围，将向由肖特基电极51及漂移层21构成的SBD流入的单极电流保持得高。由此，能够降低由双极动作引起的恢复损耗。
(变形例)
此外，单元构造并不限于网格型，例如，也可以是条带型。图8是概略地表示替代网格型而具有条带型的单元构造的变形例的情况下接触区域C2S处的半导体层20(图6)的结构的俯视图。在上述本实施方式中，接触区域C2(图6)在平面布局(图7)中，在纵向及横向这两个方向重复配置。在变形例中，替代接触区域C2的接触区域C2S在平面布局(图8)中，在纵向延伸，在横向重复配置。在本变形例中，如图8所示，在半导体层20的上表面处，阱区域22的边缘具有沿纵向(第1方向)的缘部。阱区域22与阱接触区域24接触的部分、阱区域22与源极区域23接触的部分沿上述缘部重复。根据本变形例，也会得到与本实施方式所产生的效果同样的效果。
<实施方式3>
本实施方式3中的MOSFET(碳化硅半导体装置)具有接触区域，该接触区域具有与接触区域C2(图7：实施方式2)的布局不同的布局。关于除此之外的结构，由于与上述实施方式2(图6及图7)的结构大致相同，因此下面，对本实施方式中的接触区域的结构进行说明。
图9是概略地表示本实施方式3中的接触区域C3处的半导体层20(图6)的结构的俯视图。在半导体层20的上表面处，阱区域22具有将阱接触区域24贯穿而到达源极区域23的凸出部P3。在半导体层20上表面，可以在阱区域22的凸出部P3和漂移层21之间仅配置阱区域22。漂移层21中的如上所述与凸出部P3相对的部分可以包含于接触区域C2。特别地，在图9所示的布局中，在半导体层20的上表面处，源极区域23的边缘具有沿纵向(第1方向)的第1缘部、沿横向(与第1方向交叉的第2方向)的第2缘部。这些第1缘部及第2缘部的每一者具有与阱接触区域24接触的部分、与阱区域22接触的部分。
根据本实施方式，在半导体层20的上表面处，阱区域22具有将阱接触区域24贯穿而到达源极区域23的凸出部P3。由此，通过阱区域22，阱接触区域24被分割为彼此分离的部分。因此，对在MOSFET 92的续流动作时经由阱接触区域24向漂移层21中注入的少数载流子的量进行抑制。
并且，对向MOSFET的寄生二极管即pin二极管流入的双极电流进行抑制，在宽的施加电压范围，将向由肖特基电极51及漂移层21(图6)构成的SBD流入的单极电流保持得高。由此，能够降低由双极动作引起的恢复损耗。
(变形例)
此外，单元构造并不限于网格型，例如，也可以是条带型。图10是概略地表示替代网格型而具有条带型的单元构造的变形例的情况下接触区域C3S处的半导体层20(图6)的结构的俯视图。在上述本实施方式中，接触区域C2在平面布局(图7)中，在纵向及横向这两个方向重复配置。在变形例中，替代接触区域C3的接触区域C3S在平面布局(图10)中，在纵向延伸，在横向重复配置。在本变形例中，如图10所示，在半导体层20的上表面处，源极区域23的边缘具有沿纵向(第1方向)的缘部。沿缘部，源极区域23与阱接触区域24接触的部分、源极区域23与阱区域22接触的部分重复。根据本变形例，也会得到与本实施方式所产生的效果同样的效果。
<实施方式4>
本实施方式将上述实施方式1～3涉及的MOSFET(碳化硅半导体装置)应用于电力转换装置。实施方式1～3涉及的MOSFET的应用并不限于特定的电力转换装置，但下面，作为实施方式4，对将实施方式1～3涉及的MOSFET应用于三相逆变器的情况进行说明。
图11是表示电力转换***的结构的框图，在该电力转换***中应用了本实施方式涉及的电力转换装置。
图11所示的电力转换***由电源100、电力转换装置200以及负载300构成。电源100为直流电源，将直流电供给至电力转换装置200。电源100能够由各种电源构成，例如，能够由直流***、太阳能电池、蓄电池构成，也可以由与交流***连接的整流电路、AC/DC转换器构成。另外，也可以由将从直流***输出的直流电力转换为规定的电力的DC/DC转换器构成电源100。
电力转换装置200为在电源100和负载300之间连接的三相逆变器，将从电源100供给的直流电力转换为交流电力，将交流电力供给至负载300。如图11所示，电力转换装置200具备：主转换电路201，其将直流电力转换为交流电力而输出；驱动电路202，其输出对主转换电路201的各开关元件进行驱动的驱动信号；以及控制电路203，其将对驱动电路202进行控制的控制信号输出至驱动电路202。
负载300为由从电力转换装置200供给的交流电力驱动的三相电动机。此外，负载300并不限于特定的用途，其为搭载于各种电气设备的电动机，例如，用作面向混合动力汽车、电动汽车、铁路车辆、电梯、或者空调设备的电动机。
以下，对电力转换装置200的详细结构进行说明。主转换电路201具备内置有续流二极管的开关元件(未图示)，通过开关元件的通断，从而将从电源100供给的直流电力转换为交流电力，供给至负载300。主转换电路201的具体的电路结构是多种多样的，但本实施方式涉及的主转换电路201为2电平的三相全桥电路，其能够由6个开关元件和分别与开关元件反并联的6个续流二极管构成。主转换电路201的各开关元件应用上述实施方式1～3的任意者涉及的MOSFET。6个开关元件两个两个地串联连接而构成上下桥臂，各上下桥臂构成全桥电路的各相(U相、V相、W相)。而且，各上下桥臂的输出端子即主转换电路201的3个输出端子与负载300连接。
驱动电路202生成对主转换电路201的开关元件进行驱动的驱动信号，供给至主转换电路201的开关元件的控制电极。具体而言，按照来自后述的控制电路203的控制信号，将使开关元件成为接通状态的驱动信号、和使开关元件成为断开状态的驱动信号输出至各开关元件的控制电极。在将开关元件维持为接通状态的情况下，驱动信号为大于或等于开关元件的阈值电压的电压信号(接通信号)，在将开关元件维持为断开状态的情况下，驱动信号为小于或等于开关元件的阈值电压的电压信号(断开信号)。
控制电路203对主转换电路201的开关元件进行控制以将所期望的电力供给至负载300。具体而言，基于应该供给至负载300的电力计算主转换电路201的各开关元件应该成为接通状态的时间(接通时间)。例如，能够通过根据应该输出的电压对开关元件的导通时间进行调制的PWM(Pulse Width Modulation)控制对主转换电路201进行控制。而且，将控制指令(控制信号)输出至驱动电路202，以使得在各时刻将接通信号输出至应该成为接通状态的开关元件，将断开信号输出至应该成为断开状态的开关元件。驱动电路202按照该控制信号，将接通信号或断开信号作为驱动信号输出至各开关元件的控制电极。
在本实施方式涉及的电力转换装置中，由于作为主转换电路201的开关元件应用实施方式1～3涉及的MOSFET，因此能够对装置性能的劣化进行抑制。
在本实施方式中，对将实施方式1～3涉及的MOSFET应用于2电平的三相逆变器的例子进行了说明，但实施方式1～3涉及的MOSFET的应用并不限于此，能够应用于各种电力转换装置。在本实施方式中，设为了2电平的电力转换装置，但也可以是3电平、多电平的电力转换装置，在将电力供给至单相负载的情况下也可以将实施方式1～3涉及的半导体装置应用于单相逆变器。另外，在对直流负载等供给电力的情况下，可以将实施方式1～3涉及的MOSFET应用于DC/DC转换器、AC/DC转换器。
另外，应用了实施方式1～3涉及的MOSFET的电力转换装置并不限于上述负载为电动机的情况，例如，也能够用作放电加工机、激光加工机、或感应加热烹调器、非接触器供电***的电源装置，并且也能够用作太阳能发电***、蓄电***等的功率调节器。
此外，在上述实施方式1～3中，对第1导电型为n型且第2导电型为p型的情况进行了详述，但n型及p型也可以彼此交换。由此，替代n沟道型而得到p沟道型的MOSFET。本发明可以在其发明的范围内将各实施方式自由地组合，对各实施方式适当进行变形、省略。

Claims (13)

1.一种碳化硅半导体装置，其具备：
半导体衬底，其具有第1衬底面及与所述第1衬底面相反的第2衬底面，该半导体衬底具有第1导电型；
漏极电极，其设置于所述半导体衬底的所述第1衬底面之上；以及
半导体层，其具有所述半导体衬底的所述第2衬底面之上的第1面、与所述第1面相反的第2面，该半导体层至少局部地由碳化硅制成，
所述半导体层包含：
漂移层，其设置于所述半导体衬底的所述第2衬底面之上，局部地形成所述半导体层的所述第2面，具有所述第1导电型；
阱区域，其设置于所述漂移层之上，局部地形成所述半导体层的所述第2面，具有与所述第1导电型不同的第2导电型；
源极区域，其设置于所述阱区域之上，通过所述阱区域与所述漂移层隔开，局部地形成所述半导体层的所述第2面，具有所述第1导电型；以及
阱接触区域，其与所述阱区域接触，局部地形成所述半导体层的所述第2面，具有所述第2导电型，具有比所述阱区域的所述第2面处的杂质浓度高的所述第2面处的杂质浓度，
所述碳化硅半导体装置还具备：
栅极绝缘膜，其在所述源极区域和所述漂移层之间覆盖所述阱区域；
栅极电极，其设置于所述栅极绝缘膜之上；
肖特基电极，其与所述漂移层接触；
源极欧姆电极，其在所述半导体层的所述第2面之上与所述源极区域接触；
电阻体，其在所述半导体层的所述第2面之上与所述阱接触区域接触，具有比所述源极欧姆电极高的每单位面积的电阻；以及
源极电极，其与所述肖特基电极、所述源极欧姆电极、所述电阻体的每一者电连接。
2.根据权利要求1所述的碳化硅半导体装置，其中，
所述电阻体由多晶硅制成。
3.根据权利要求2所述的碳化硅半导体装置，其中，
所述源极电极含有铝原子。
4.根据权利要求1至3中任一项所述的碳化硅半导体装置，其中，
所述源极欧姆电极与所述阱接触区域分离。
5.一种碳化硅半导体装置，其具备：
半导体衬底，其具有第1衬底面及与所述第1衬底面相反的第2衬底面，该半导体衬底具有第1导电型；
漏极电极，其设置于所述半导体衬底的所述第1衬底面之上；以及
半导体层，其具有所述半导体衬底的所述第2衬底面之上的第1面、与所述第1面相反的第2面，该半导体层至少局部地由碳化硅制成，
所述半导体层包含：
漂移层，其设置于所述半导体衬底的所述第2衬底面之上，局部地形成所述半导体层的所述第2面，具有所述第1导电型；
阱区域，其设置于所述漂移层之上，局部地形成所述半导体层的所述第2面，具有与所述第1导电型不同的第2导电型；
源极区域，其设置于所述阱区域之上，通过所述阱区域与所述漂移层隔开，局部地形成所述半导体层的所述第2面，具有所述第1导电型；以及
阱接触区域，其与所述阱区域接触，局部地形成所述半导体层的所述第2面，具有所述第2导电型，具有比所述阱区域的所述第2面处的杂质浓度高的所述第2面处的杂质浓度，
在所述半导体层的所述第2面，所述阱区域的边缘具有与所述阱接触区域接触的部分、与所述源极区域接触的部分，
所述碳化硅半导体装置还具备：
栅极绝缘膜，其在所述源极区域和所述漂移层之间覆盖所述阱区域；
栅极电极，其设置于所述栅极绝缘膜之上；
肖特基电极，其与所述漂移层接触；
源极欧姆电极，其在所述半导体层的所述第2面之上至少与所述源极区域接触；以及
源极电极，其与所述肖特基电极、所述源极欧姆电极的每一者电连接。
6.根据权利要求5所述的碳化硅半导体装置，其中，
所述源极欧姆电极与所述阱接触区域接触。
7.根据权利要求5或6所述的碳化硅半导体装置，其中，
在所述半导体层的所述第2面，所述源极区域具有将所述阱接触区域贯穿而到达所述阱区域的凸出部。
8.根据权利要求7所述的碳化硅半导体装置，其中，
在所述半导体层的所述第2面，所述阱区域的边缘具有沿第1方向的第1缘部、沿与所述第1方向交叉的第2方向的第2缘部，所述第1缘部及所述第2缘部的每一者具有与所述阱接触区域接触的部分、与所述源极区域接触的部分。
9.根据权利要求7所述的碳化硅半导体装置，其中，
在所述半导体层的所述第2面，所述阱区域的边缘具有沿第1方向的缘部，所述阱区域与所述阱接触区域接触的部分、所述阱区域与所述源极区域接触的部分沿所述缘部重复。
10.根据权利要求5或6所述的碳化硅半导体装置，其中，
在所述半导体层的所述第2面，所述阱区域具有将所述阱接触区域贯穿而到达所述源极区域的凸出部。
11.根据权利要求10所述的碳化硅半导体装置，其中，
在所述半导体层的所述第2面，所述源极区域的边缘具有沿第1方向的第1缘部、沿与所述第1方向交叉的第2方向的第2缘部，所述第1缘部及所述第2缘部的每一者具有与所述阱接触区域接触的部分、与所述阱区域接触的部分。
12.根据权利要求10所述的碳化硅半导体装置，其中，
在所述半导体层的所述第2面，所述源极区域的边缘具有沿第1方向的缘部，沿所述缘部，所述源极区域与所述阱接触区域接触的部分、所述源极区域与所述阱区域接触的部分重复。
13.一种电力转换装置，其具备：
主转换电路，其具有权利要求1至12中任一项所述的碳化硅半导体装置，该主转换电路对被输入进来的电力进行转换而输出；
驱动电路，其将对所述半导体装置进行驱动的驱动信号输出至所述半导体装置；以及
控制电路，其将对所述驱动电路进行控制的控制信号输出至所述驱动电路。
CN201911059877.7A 2018-11-07 2019-11-01 碳化硅半导体装置及电力转换装置 Active CN111162073B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018209347A JP7061953B2 (ja) 2018-11-07 2018-11-07 炭化珪素半導体装置および電力変換装置
JP2018-209347 2018-11-07

Publications (2)

Publication Number Publication Date
CN111162073A true CN111162073A (zh) 2020-05-15
CN111162073B CN111162073B (zh) 2023-04-14

Family

ID=70458988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911059877.7A Active CN111162073B (zh) 2018-11-07 2019-11-01 碳化硅半导体装置及电力转换装置

Country Status (4)

Country Link
US (1) US10797169B2 (zh)
JP (1) JP7061953B2 (zh)
CN (1) CN111162073B (zh)
DE (1) DE102019216654A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021185595A (ja) 2020-05-22 2021-12-09 ヒュンダイ・モービス・カンパニー・リミテッド パワー半導体素子およびその製造方法
KR102369051B1 (ko) * 2020-06-30 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318409A (ja) * 2002-04-23 2003-11-07 Denso Corp 半導体装置及びその製造方法
CN101165916A (zh) * 2006-10-17 2008-04-23 松下电器产业株式会社 半导体装置及其制造方法
CN101308870A (zh) * 2003-08-27 2008-11-19 三菱电机株式会社 绝缘栅型晶体管以及逆变器电路
JP2011129547A (ja) * 2009-12-15 2011-06-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE102011003843A1 (de) * 2010-02-09 2011-08-11 Mitsubishi Electric Corp. SiC-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
CN102412709A (zh) * 2010-09-17 2012-04-11 东芝照明技术株式会社 开关电源装置以及可调节电源***
CN104241348A (zh) * 2014-08-28 2014-12-24 西安电子科技大学 一种低导通电阻的SiC IGBT及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602005010566D1 (de) * 2004-08-26 2008-12-04 Matsushita Electric Ind Co Ltd Halbleiterbauelement und modul damit
JP5525940B2 (ja) * 2009-07-21 2014-06-18 ローム株式会社 半導体装置および半導体装置の製造方法
US8350549B2 (en) * 2010-10-29 2013-01-08 Panasonic Corporation Converter with switches having a diode region that is unipolar-conductive only in the reverse direction
JP5815882B2 (ja) 2012-09-06 2015-11-17 三菱電機株式会社 半導体装置
JP6244763B2 (ja) * 2013-09-12 2017-12-13 住友電気工業株式会社 炭化珪素半導体装置
CN106688103B (zh) * 2014-10-01 2019-09-20 三菱电机株式会社 半导体装置
US9583482B2 (en) * 2015-02-11 2017-02-28 Monolith Semiconductor Inc. High voltage semiconductor devices and methods of making the devices
JP6126150B2 (ja) * 2015-03-06 2017-05-10 トヨタ自動車株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318409A (ja) * 2002-04-23 2003-11-07 Denso Corp 半導体装置及びその製造方法
CN101308870A (zh) * 2003-08-27 2008-11-19 三菱电机株式会社 绝缘栅型晶体管以及逆变器电路
CN101165916A (zh) * 2006-10-17 2008-04-23 松下电器产业株式会社 半导体装置及其制造方法
JP2011129547A (ja) * 2009-12-15 2011-06-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE102011003843A1 (de) * 2010-02-09 2011-08-11 Mitsubishi Electric Corp. SiC-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
CN102412709A (zh) * 2010-09-17 2012-04-11 东芝照明技术株式会社 开关电源装置以及可调节电源***
CN104241348A (zh) * 2014-08-28 2014-12-24 西安电子科技大学 一种低导通电阻的SiC IGBT及其制备方法

Also Published As

Publication number Publication date
US20200144409A1 (en) 2020-05-07
US10797169B2 (en) 2020-10-06
CN111162073B (zh) 2023-04-14
JP2020077721A (ja) 2020-05-21
JP7061953B2 (ja) 2022-05-02
DE102019216654A1 (de) 2020-05-07

Similar Documents

Publication Publication Date Title
JP7357713B2 (ja) 炭化珪素半導体装置および電力変換装置
US11984492B2 (en) Silicon carbide semiconductor device, power converter, and method of manufacturing silicon carbide semiconductor device
JP6984021B2 (ja) ワイドバンドギャップ半導体装置、および、電力変換装置
US8299737B2 (en) Motor driving circuit
US11063122B2 (en) Silicon carbide semiconductor device and power conversion device
WO2018155566A1 (ja) 炭化珪素半導体装置および電力変換装置
CN111466031B (zh) 碳化硅半导体装置以及电力变换装置
WO2019124378A1 (ja) 炭化珪素半導体装置および電力変換装置
CN111162073B (zh) 碳化硅半导体装置及电力转换装置
CN111480239B (zh) 碳化硅半导体装置以及电力变换装置
JP6976489B2 (ja) 炭化珪素半導体装置および電力変換装置
WO2020188686A1 (ja) 炭化珪素半導体装置および電力変換装置
US20230139229A1 (en) Semiconductor device and power converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant