JP5034972B2 - 電子機器およびプログラム - Google Patents
電子機器およびプログラム Download PDFInfo
- Publication number
- JP5034972B2 JP5034972B2 JP2008009253A JP2008009253A JP5034972B2 JP 5034972 B2 JP5034972 B2 JP 5034972B2 JP 2008009253 A JP2008009253 A JP 2008009253A JP 2008009253 A JP2008009253 A JP 2008009253A JP 5034972 B2 JP5034972 B2 JP 5034972B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- target
- terminal
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
また、この構成においては、各手段を以下に示すようにした第3の構成としてもよい。
また、上述した出力指令手段による指令に基づいて対象出力端子から出力される信号としては、信号レベルの変化を複数回繰り返すようなパターンの信号とすることが望ましい。
しかし、このチップセレクト信号を出力する出力端子が隣接している場合に、これら出力端子の間に短絡が発生してしまうと、これら出力端子が同電位になるため、いずれかの出力端子からのみチップセレクト信号を出力させようとしても、全ての出力端子から出力されたのと同様の結果となり、チップセレクト信号が複数の外部機器それぞれへ同時に供給されてしまう。
この構成では、前記対象出力端子および前記対象隣接端子が、それぞれ別の外部機器との間における信号のやりとりを選択的に有効にする信号であるチップセレクト信号を出力する出力端子であることを前提とし、前記短絡判定手段により短絡が発生していると判定された場合に、前記対象出力端子および前記対象隣接端子のいずれか一方を介してチップセレクト信号が供給される外部機器につき、該外部機器から入力される信号に基づく処理を実施しないように内部設定を変更する不実施設定手段,を備えている。
この構成では、前記対象出力端子および前記対象隣接端子が、それぞれ所定の信号を出力するための出力端子であることを前提とし、前記短絡判定手段により短絡が発生していると判定された場合に、前記対象出力端子および前記対象隣接端子それぞれからの信号の出力を禁止すべく内部設定を変更する第1出力禁止手段,を備えている。
このためには、上記第7の構成を以下に示す第8の構成のようにするとよい。
ここで、その出力端子から出力されたこととなってしまった信号を受けた外部機器側において、他の処理に大きな影響を与えるような処理が行われないのであれば問題ないが、そのような処理が行われてしまうと、外部機器(または,これを含むシステム全体)の正常な動作を維持できなくなる恐れがある。そのため、このような場合においても正常な動作を維持できるようにすることが望ましい。
この構成では、前記対象出力端子および前記対象隣接端子が、それぞれ別の外部機器に対して所定の信号を出力する出力端子であることを前提とし、前記短絡判定手段により短絡が発生していると判定された場合に、前記対象出力端子および前記対象隣接端子のうち、優先度が低く設定された端子からの信号の出力を禁止すべく内部設定を変更する第2出力禁止手段,を備えている。
この構成では、前記対象出力端子および前記対象隣接端子のうち、少なくともいずれか一方が、外部機器に対して所定の信号を出力する出力端子であり、さらに、該外部機器に対して処理の実施を禁止すべき旨を指令するための信号を出力する出力端子を有していることを前提とし、前記短絡判定手段により短絡が発生していると判定された場合に、前記対象出力端子および前記対象隣接端子のいずれか一方を介して信号が供給される外部機器に対し、該外部機器による処理の実施を禁止すべき旨を指令する禁止指令手段,を備えている。
なお、上述したプログラムは、コンピュータシステムによる処理に適した命令の順番付けられた列からなるものであって、各種記録媒体や通信回線を介して各電子機器や、これを利用するユーザに提供されるものである。
(1)全体構成
電子機器1は、図1(a)に示すように、CPU10,ROM20,RAM30,入出力インタフェース(I/O)40,表示部50などを備えており、CPU10が、ROM20に記憶されたプログラムに従って、入出力インタフェース40を介して外部機器100それぞれと通信しつつ、各種処理を実行するように構成されたECU(Electronic Control Unit )である。
(2)CPU10による処理
以下に、CPU10がROM20に記憶されたプログラムに従って実行する各種処理の手順を順に説明する。
(2−1)チップセレクト短絡判定処理
はじめに、電子機器1が起動した以降、他の外部機器100との間の通信を実施すべきタイミングとなる毎に開始されるチップセレクト短絡判定処理の処理手順を図2に基づいて説明する。
このs160でエラーである旨の値がセットされた状態となっていると判定された場合(s160:YES)、対象出力端子と隣接するチップセレクト端子47(以降、本処理において「対象隣接端子」という)につき、この端子の信号レベルがアクティプレベルであるか否かがチェックされる(s170)。ここでは、上記s120と同様に、該当端子の信号レベルに応じた値がセットされるポートレジスタの値に基づいて、その信号レベルがアクティブレベルであるか否かがチェックされる。
(2−2)出力間短絡判定処理
続いて、電子機器1が起動した以降、他の外部機器100に対してデータを送信するに際し、チップセレクト端子47の信号レベルが非アクティブレベルとなっている場合に、そのデータを示す信号の出力に係る端子(出力端子41,クロック端子45)と、これに隣接する出力端子(クロック端子45,出力端子41)との間の短絡を判定するために起動される出力間短絡判定処理の処理手順を、図3に基づいて説明する。
この出力間短絡判定処理が起動されると、まず、他の処理による割込が禁止された後(s310)、信号の出力に係る端子(以降、本処理において「対象出力端子」という)につき、LレベルからHレベルへと変化する信号の対象出力端子からの出力が開始される(s320)。ここでは、Hレベルの信号が出力されるようになる結果、LレベルからHレベルへと変化する信号が対象出力端子から出力されることとなる。
なお、本実施形態においては、対象出力端子から出力される信号の信号レベルが、上記s320にてHレベルとなり、上記s350にてLレベルとなるように構成されているが、この信号レベルの変化が逆になるように構成してもよい。この場合、上記s330では信号レベルがLレベルになっているか否かを判定し、上記s360では信号レベルがHレベルになっているか否かを判定するようにすればよい。
(2−3)入出力間短絡判定処理
続いて、電子機器1が起動した以降、他の外部機器100に対してデータを送信するに際し、チップセレクト端子47の信号レベルが非アクティブレベルとなっている場合に、そのデータを示す信号の出力に係る端子(出力端子41,クロック端子45)と、これに隣接する入力端子43との間の短絡を判定するために起動される入出力間短絡判定処理の処理手順を説明する。
この相違点について詳細に説明すると、まず、s330では、上記s320にて出力が開始された信号の信号レベルがHレベルへと変化した以降、対象出力端子と隣接する入力端子43(以降、本処理において「対象隣接端子」という)の信号レベルがHレベルになっているか否かがチェックされる。
(2−4)短絡対応処理
続いて、本電子機器1が起動した以降、一定時間周期で繰り返し実行される短絡対応処理の処理手順を図4に基づいて説明する。
このs410でエラーである旨の値がセットされた状態となっている場合には(s410:YES)、フェイルセーフ処理が実施された後(s420)、本短絡対応処理が終了する。
例えば、図5(a)に示すように、入出力インタフェース40における端子の中に、対象隣接端子となる入力端子43へのアクティブレベルの信号入力に伴ってアクティブレベルの信号を出力する出力端子(以降「随伴出力端子」という)62が含まれている場合には、短絡が発生していると判定された際に(s410で「YES」)、対象出力端子および対象隣接端子の内部設定を変更するだけでなく、その随伴出力端子62からの出力を禁止すべく設定を変更するようにするとよい。
(3)作用,効果
このように構成された電子機器1であれば、対象出力端子から信号を出力させ、その端子に隣接する対象隣接端子を流通する信号の信号レベルの推移が、対象出力端子から出力させた信号の変化パターンと同期しているか否かにより、それら端子間に短絡が発生していることを判定することができる。
また、出力間,入出力間短絡判定処理においては、対象出力端子から出力される信号の信号レベルがHレベルへと変化した以降(図3のs320)、対象隣接端子における信号レベルがHレベルとなって(同図s330「YES」)、その後、対象出力端子から出力される信号の信号レベルが再びLレベルへと変化した以降(同図s350)、その対象隣接端子における信号レベルがLレベルとなっている場合に(同図s360「YES」)、端子間に短絡が発生していると判定することができる(同図s370)。
ここで、その出力端子から出力されたこととなってしまった信号を受けた外部機器100または外部機器102側において、他の処理に大きな影響を与えない程度の処理が行われるのであれば問題はないが、そのような処理が行われてしまうと、外部機器100または外部機器102(または,これを含むシステム全体)の正常な動作を維持できなくなる恐れがある。
(4)変形例
以上、本発明の実施の形態について説明したが、本発明は、上記実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の形態をとり得ることはいうまでもない。
(5)本発明との対応関係
以上説明した実施形態では、図2のs140,s200,図3のs320,s350は本発明における出力指令手段であり、図2のs170,図3のs330,s360は本発明における推移監視手段であり、図2のs120,s170,図3のs330,s360,図4のs410は本発明における短絡判定手段であり、図4のs420は本発明における短絡報知手段,不実施設定手段,第1出力禁止手段,第2出力禁止手段,禁止指令手段である。
Claims (9)
- 少なくとも所定の信号を出力するための出力端子を含めた複数の信号端子が備えられてなる電子機器であって、
前記複数の信号端子のうちいずれかの出力端子(以降「対象出力端子」という)から、信号レベルが所定のパターンに従って変化する信号を出力させる出力指令手段と、
該出力指令手段による指令に基づいて前記対象出力端子からの信号の出力が開始された以降、該対象出力端子と隣接する端子(以降「対象隣接端子」という)を流通する信号における信号レベルの推移を監視する推移監視手段と、
該推移監視手段により監視が開始された信号レベルの推移が、前記出力指令手段による指令に基づいて前記対象出力端子から出力が開始された信号における変化のパターンに同期している場合に、前記対象出力端子および前記対象隣接端子の間に短絡が発生していると判定する短絡判定手段と、を備えており、
前記出力指令手段は、HレベルおよびLレベルのいずれか一方(以降「一方レベル」という)から他方(以降「他方レベル」という)へと変化する信号を前記対象出力端子から出力させて、
前記短絡判定手段は、前記対象出力端子から出力される信号の信号レベルが前記他方レベルへと変化した以降、前記推移監視手段により監視が開始された信号レベルが前記他方レベルとなっている場合に、前記対象出力端子および前記対象隣接端子の間に短絡が発生していると判定して、
さらに、
前記短絡判定手段は、前記出力指令手段による指令に基づいて前記対象出力端子から出力が開始されるのに先立って、該対象出力端子における信号レベルが前記他方レベルとなっている場合に、前記対象出力端子および前記対象隣接端子の間に短絡が発生していると判定する
ことを特徴とする電子機器。 - 前記出力指令手段は、前記一方レベルから前記他方レベルへと変化した後、再び前記一方レベルへと変化する信号を前記対象出力端子から出力させて、
前記短絡判定手段は、前記対象出力端子から出力される信号の信号レベルが前記他方レベルへと変化した以降、前記推移監視手段により監視が開始された信号レベルが前記他方のレベルとなって、その後、前記対象出力端子から出力される信号の信号レベルが再び前記一方のレベルへと変化した以降、前記監視が開始された信号レベルが前記一方のレベルとなっている場合に、前記対象出力端子および前記対象隣接端子の間に短絡が発生していると判定する
ことを特徴とする請求項1に記載の電子機器。 - 前記短絡判定手段により短絡が発生していると判定された場合に、その旨を報知する短絡報知手段,を備えている
ことを特徴とする請求項1または請求項2に記載の電子機器。 - 前記対象出力端子および前記対象隣接端子が、それぞれ別の外部機器との間における信号のやりとりを選択的に有効にする信号であるチップセレクト信号を出力する出力端子である場合において、
前記短絡判定手段により短絡が発生していると判定された場合に、前記対象出力端子および前記対象隣接端子のいずれか一方を介してチップセレクト信号が供給される外部機器につき、該外部機器から入力される信号に基づく処理を実施しないように内部設定を変更する不実施設定手段,を備えている
ことを特徴とする請求項1から3のいずれかに記載の電子機器。 - 前記対象出力端子および前記対象隣接端子が、それぞれ所定の信号を出力するための出力端子である場合において、
前記短絡判定手段により短絡が発生していると判定された場合に、前記対象出力端子および前記対象隣接端子それぞれからの信号の出力を禁止すべく内部設定を変更する第1出力禁止手段,を備えている
ことを特徴とする請求項1から3のいずれかに記載の電子機器。 - 前記複数の端子に含まれる端子として、前記対象出力端子または前記対象隣接端子における信号レベルが前記一方レベルまたは前記他方レベルへと変化したことに伴って、該レベルの信号を出力する出力端子(以降「随伴出力端子」という)を有している場合において、
前記第1出力禁止手段は、前記短絡判定手段により短絡が発生していると判定された場合に、前記対象出力端子および前記対象隣接端子だけでなく、前記対象隣接端子に対応する前記随伴出力端子からの出力を禁止すべく内部設定を変更する
ことを特徴とする請求項5に記載の電子機器。 - 前記対象出力端子および前記対象隣接端子が、それぞれ別の外部機器に対して所定の信号を出力する出力端子である場合において、
前記短絡判定手段により短絡が発生していると判定された場合に、前記対象出力端子および前記対象隣接端子のうち、優先度が低く設定された端子からの信号の出力を禁止すべく内部設定を変更する第2出力禁止手段,を備えている
ことを特徴とする請求項1から3のいずれかに記載の電子機器。 - 前記対象出力端子および前記対象隣接端子のうち、少なくともいずれか一方が、外部機器に対して所定の信号を出力する出力端子であり、さらに、該外部機器に対して処理の実施を禁止すべき旨を指令するための信号を出力する出力端子を有している場合において、
前記短絡判定手段により短絡が発生していると判定された場合に、前記対象出力端子および前記対象隣接端子のいずれか一方を介して信号が供給される外部機器に対し、該外部機器による処理の実施を禁止すべき旨を指令する禁止指令手段,を備えている
ことを特徴とする請求項1から3のいずれかに記載の電子機器。 - 請求項1から8のいずれかに記載の全ての手段として機能させるための各種処理手順をコンピュータシステムに実行させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008009253A JP5034972B2 (ja) | 2008-01-18 | 2008-01-18 | 電子機器およびプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008009253A JP5034972B2 (ja) | 2008-01-18 | 2008-01-18 | 電子機器およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009169829A JP2009169829A (ja) | 2009-07-30 |
JP5034972B2 true JP5034972B2 (ja) | 2012-09-26 |
Family
ID=40970894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008009253A Expired - Fee Related JP5034972B2 (ja) | 2008-01-18 | 2008-01-18 | 電子機器およびプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5034972B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6149585B2 (ja) * | 2013-08-01 | 2017-06-21 | 株式会社リコー | パラレルバス装置、電気機器及び配線制御方法 |
JP2017195331A (ja) * | 2016-04-22 | 2017-10-26 | 株式会社アドヴィックス | 制御装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08273392A (ja) * | 1995-03-27 | 1996-10-18 | Toshiba Microelectron Corp | 半導体記憶装置及びそのテスト方法 |
JP3753797B2 (ja) * | 1996-06-27 | 2006-03-08 | 株式会社ホンダエレシス | マイクロコンピュータ装置 |
JP3371752B2 (ja) * | 1997-05-13 | 2003-01-27 | 株式会社デンソー | マイクロコンピュータ及びエミュレーション装置 |
JP2006119013A (ja) * | 2004-10-22 | 2006-05-11 | Toshiba Lsi System Support Kk | 半導体装置 |
JP4652134B2 (ja) * | 2005-06-01 | 2011-03-16 | 株式会社アドヴィックス | 車載電子制御装置のマイクロコンピュータ端子接続構造 |
JP2007147363A (ja) * | 2005-11-25 | 2007-06-14 | Kenwood Corp | 部品実装確認機能を備えた電子装置及び部品実装確認方法 |
-
2008
- 2008-01-18 JP JP2008009253A patent/JP5034972B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009169829A (ja) | 2009-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107957692B (zh) | 控制器冗余方法、装置及*** | |
CN104281217A (zh) | 微型计算机 | |
JP2013514497A5 (ja) | ||
JP5034972B2 (ja) | 電子機器およびプログラム | |
JP2014046730A (ja) | 車載用電子制御装置 | |
JP2009003862A (ja) | 複数コンポーネントシステム | |
JP7334531B2 (ja) | 半導体回路装置 | |
JP4747930B2 (ja) | 電子制御装置、及び、演算機能検査方法 | |
JP2007034469A (ja) | データエラー検出装置およびデータエラー検出方法 | |
JP2018163498A (ja) | 監視回路 | |
JP2019047177A (ja) | 監視装置、監視システムおよびコンピュータプログラム | |
JP2008004940A (ja) | 仮想テストが可能な半導体テストシステム及びその半導体テスト方法 | |
JP2014095598A (ja) | 半導体集積回路 | |
JP2012174198A (ja) | 異常検出装置、および異常検出プログラム | |
JP4479002B2 (ja) | Cpuの省電力機能を有する機器のデバッグシステム及び方法 | |
JP6090094B2 (ja) | 情報処理装置 | |
JP2009187307A (ja) | 電子機器およびプログラム | |
JP2012160149A (ja) | 二重化回路、半導体装置およびテスト方法 | |
JP2015108969A (ja) | 情報処理装置 | |
JP2008152665A (ja) | 半導体集積回路の動作解析方法 | |
JP7052548B2 (ja) | 車輪速検出装置 | |
JP2018097442A (ja) | 電子制御装置 | |
JP2015197729A (ja) | マイクロプロセッサの異常診断方法 | |
JP2019075048A (ja) | 通信装置 | |
JP4564412B2 (ja) | ネットワーク装置、ネットワークシステム、および、タフネス性確認方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100303 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120502 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120618 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |