JP2014095598A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2014095598A JP2014095598A JP2012246547A JP2012246547A JP2014095598A JP 2014095598 A JP2014095598 A JP 2014095598A JP 2012246547 A JP2012246547 A JP 2012246547A JP 2012246547 A JP2012246547 A JP 2012246547A JP 2014095598 A JP2014095598 A JP 2014095598A
- Authority
- JP
- Japan
- Prior art keywords
- state
- circuit
- test
- state machine
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/27—Built-in tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3177—Testing of logic operation, e.g. by logic analysers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318555—Control logic
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318594—Timing aspects
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】ステートマシンと、テストパターン生成回路及び期待値比較回路を含むBIST回路と、ステートマシンの状態が特定ステートであるかを監視する状態監視回路と、特定ステートから次のステートへの遷移要求信号を検出する遷移要求検出回路とを有する。状態監視回路がステートマシンの状態を特定ステートであると判定すると、ステートマシンは、特定ステートを示す信号をステートマシンの状態出力として出力しつつ、BIST回路がステートマシンの試験を実施し、その試験を実施しているときに、遷移要求検出回路が遷移要求信号を検出すると、BIST回路は、ステートマシンの試験を停止するようにして、実動作中に外部に影響を及ぼすことなく試験を行えるようにする。
【選択図】図2
Description
13 有限ステートマシン(FSM)
14 状態生成回路
15 状態記憶フリップフロップ
16 状態抽出回路
17 期待値比較回路
18 状態情報保持回路
20 テストパターン生成回路
21 状態監視回路
22 遷移要求検出回路
MXA、MXB、MXC マルチプレクサ
Claims (8)
- 現在の状態と外部入力とから次の状態を生成するとともに、前記現在の状態を示す状態出力を外部に出力するステートマシンと、
前記ステートマシンの試験を行う試験回路と、
前記ステートマシンの状態が第1のステートであるか否かを監視する監視回路と、
前記第1のステートから第2のステートへの前記ステートマシンの状態の遷移を要求する遷移要求信号を検出する検出回路とを有し、
前記監視回路が前記ステートマシンの状態を前記第1のステートであると判定すると、前記試験回路が前記ステートマシンの試験を実施するとともに、前記ステートマシンは、前記第1のステートを示す情報を前記ステートマシンの状態出力として出力し、
前記試験回路が前記ステートマシンの試験を実施しているときに、前記検出回路が前記遷移要求信号を検出すると、前記試験回路は、前記ステートマシンの試験を停止することを特徴とする半導体集積回路。 - 前記ステートマシンは、前記第1のステートを示す情報を保持する第1の保持回路を含み、
前記監視回路が前記ステートマシンの状態を前記第1のステートであると判定すると、前記ステートマシンは、前記第1の保持回路に保持された情報を前記ステートマシンの状態出力として出力することを特徴とする請求項1記載の半導体集積回路。 - 前記ステートマシンは、前記第1のステートから遷移する前記第2のステートを示す情報を保持する第2の保持回路を含み、
前記試験回路が前記ステートマシンの試験を実施しているときに、前記検出回路が遷移要求信号を検出すると、前記ステートマシンは、前記ステートマシンが生成する次の状態に変えて、前記第2の保持回路に保持された情報を次の状態に設定することを特徴とする請求項1又は2記載の半導体集積回路。 - 前記試験回路は、
テストパターンを生成する生成回路と、
前記ステートマシンの出力値と期待値とを比較する比較回路とを有し、
前記監視回路が前記ステートマシンの状態を前記第1のステートであると判定すると、前記生成回路は、生成した前記テストパターンを前記ステートマシンに入力し、前記比較回路は、入力された前記テストパターンに応じた前記ステートマシンの出力値と、前記期待値とを比較することを特徴とする請求項1〜3の何れか1項に記載の半導体集積回路。 - 前記監視回路は、前記ステートマシンの状態を前記第1のステートであると判定すると、前記検出回路が遷移要求信号を検出するまで前記ステートマシンの状態についての監視動作を停止することを特徴とする請求項1〜4の何れか1項に記載の半導体集積回路。
- 前記検出回路は、前記監視回路が前記ステートマシンの状態を前記第1のステートであると判定すると動作を開始することを特徴とする請求項1〜5の何れか1項に記載の半導体集積回路。
- 外部からの制御入力又は前記試験回路からの試験入力の一方を選択して前記外部入力として出力する第1のマルチプレクサと、
前記ステートマシンの出力又は前記第1の保持回路に保持された情報の一方を選択して前記ステートマシンの状態出力として出力する第2のマルチプレクサとを有し、
前記試験回路が前記ステートマシンの試験を実施していないときには、前記第1のマルチプレクサは前記制御入力を選択し、前記第2のマルチプレクサは前記ステートマシンの出力を選択し、
前記試験回路が前記ステートマシンの試験を実施しているときには、前記第1のマルチプレクサは前記試験入力を選択し、前記第2のマルチプレクサは前記第1の保持回路に保持された情報を選択することを特徴とする請求項2記載の半導体集積回路。 - 前記ステートマシンは、
現在の状態を記憶する状態記憶回路と、
前記状態記憶回路の出力と前記外部入力とから次の状態を生成する状態生成回路と、
前記状態記憶回路の出力をデコードして前記状態出力を出力する状態抽出回路と、
前記状態生成回路の出力又は前記第2の保持回路に保持された情報の一方を選択して前記状態記憶回路に出力する第3のマルチプレクサとを有し、
前記試験回路が前記ステートマシンの試験を実施しているときに、前記検出回路が前記遷移要求信号を検出すると、前記第3のマルチプレクサは前記第2の保持回路に保持された情報を選択して出力することを特徴とする請求項3記載の半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012246547A JP6191124B2 (ja) | 2012-11-08 | 2012-11-08 | 半導体集積回路 |
US14/065,880 US9256504B2 (en) | 2012-11-08 | 2013-10-29 | Semiconductor integrated circuit including a state machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012246547A JP6191124B2 (ja) | 2012-11-08 | 2012-11-08 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014095598A true JP2014095598A (ja) | 2014-05-22 |
JP6191124B2 JP6191124B2 (ja) | 2017-09-06 |
Family
ID=50623526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012246547A Expired - Fee Related JP6191124B2 (ja) | 2012-11-08 | 2012-11-08 | 半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9256504B2 (ja) |
JP (1) | JP6191124B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103513177B (zh) * | 2012-06-29 | 2018-05-01 | 上海芯豪微电子有限公司 | 运算器测试***及测试方法 |
US20160370427A1 (en) * | 2015-06-16 | 2016-12-22 | Honeywell International Inc. | Configuration error detector |
JP6538497B2 (ja) | 2015-09-11 | 2019-07-03 | 株式会社東芝 | 半導体集積回路 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05290185A (ja) * | 1992-04-13 | 1993-11-05 | Yokogawa Electric Corp | 特定用途向け集積回路 |
US5802073A (en) * | 1994-09-23 | 1998-09-01 | Vlsi Technology, Inc. | Built-in self test functional system block for UTOPIA interface |
US6675332B1 (en) * | 1999-11-25 | 2004-01-06 | Nec Corporation | LSI communication device with automatic test capability |
JP2006300650A (ja) * | 2005-04-19 | 2006-11-02 | Renesas Technology Corp | 集積回路 |
JP2009139313A (ja) * | 2007-12-10 | 2009-06-25 | Ricoh Co Ltd | 自己診断機能を有する検査装置およびそのためのプログラムならびに記録媒体 |
JP2011043354A (ja) * | 2009-08-19 | 2011-03-03 | Seiko Epson Corp | 集積回路装置、表示コントローラー及び電子機器 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5515530A (en) * | 1993-12-22 | 1996-05-07 | Intel Corporation | Method and apparatus for asynchronous, bi-directional communication between first and second logic elements having a fixed priority arbitrator |
JP3243207B2 (ja) * | 1997-12-03 | 2002-01-07 | 株式会社半導体理工学研究センター | テスト容易な集積回路、集積回路のテスト容易化設計方法、および集積回路のテスト容易化設計のためのプログラムを記録したコンピュータ読み取り可能な記録媒体 |
US20040193977A1 (en) * | 2001-12-20 | 2004-09-30 | Cirrus Logic, Inc. | Non-invasive, low pin count test circuits and methods utilizing emulated stress conditions |
EP1491906B1 (en) * | 2003-06-24 | 2007-05-16 | STMicroelectronics S.r.l. | An integrated device with an improved BIST circuit for executing a structured test |
US7219269B2 (en) * | 2003-07-28 | 2007-05-15 | Credence Systems Corporation | Self-calibrating strobe signal generator |
US7231563B2 (en) * | 2004-05-26 | 2007-06-12 | Lsi Corporation | Method and apparatus for high speed testing of latch based random access memory |
JP2005339675A (ja) | 2004-05-27 | 2005-12-08 | Hitachi Ltd | 半導体集積回路装置 |
KR100645043B1 (ko) * | 2004-09-08 | 2006-11-10 | 삼성전자주식회사 | 테스트용 버퍼를 구비한 불휘발성 메모리 장치 및 그것의테스트 방법 |
US7480838B1 (en) * | 2006-03-23 | 2009-01-20 | Intel Corporation | Method, system and apparatus for detecting and recovering from timing errors |
US7640474B2 (en) * | 2007-12-21 | 2009-12-29 | Texas Instruments Incorporated | System and method for input/output characterization |
US7962819B2 (en) * | 2008-01-24 | 2011-06-14 | Sandisk Corporation | Test mode soft reset circuitry and methods |
JP5066121B2 (ja) * | 2008-03-20 | 2012-11-07 | アナパス・インコーポレーテッド | クロック情報とデータを伝送する装置及び方法 |
US7958414B1 (en) * | 2010-09-22 | 2011-06-07 | Xilinx, Inc. | Enhancing security of internal memory |
US8612815B2 (en) * | 2011-12-16 | 2013-12-17 | International Business Machines Corporation | Asynchronous circuit with an at-speed built-in self-test (BIST) architecture |
US8621303B1 (en) * | 2011-12-27 | 2013-12-31 | Altera Corporation | Clock control circuitry and methods of utilizing the clock control circuitry |
-
2012
- 2012-11-08 JP JP2012246547A patent/JP6191124B2/ja not_active Expired - Fee Related
-
2013
- 2013-10-29 US US14/065,880 patent/US9256504B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05290185A (ja) * | 1992-04-13 | 1993-11-05 | Yokogawa Electric Corp | 特定用途向け集積回路 |
US5802073A (en) * | 1994-09-23 | 1998-09-01 | Vlsi Technology, Inc. | Built-in self test functional system block for UTOPIA interface |
US6675332B1 (en) * | 1999-11-25 | 2004-01-06 | Nec Corporation | LSI communication device with automatic test capability |
JP2006300650A (ja) * | 2005-04-19 | 2006-11-02 | Renesas Technology Corp | 集積回路 |
JP2009139313A (ja) * | 2007-12-10 | 2009-06-25 | Ricoh Co Ltd | 自己診断機能を有する検査装置およびそのためのプログラムならびに記録媒体 |
JP2011043354A (ja) * | 2009-08-19 | 2011-03-03 | Seiko Epson Corp | 集積回路装置、表示コントローラー及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP6191124B2 (ja) | 2017-09-06 |
US9256504B2 (en) | 2016-02-09 |
US20140129889A1 (en) | 2014-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7484141B2 (en) | Semiconductor device capable of performing test at actual operating frequency | |
JP2008311767A (ja) | 半導体装置 | |
JP6191124B2 (ja) | 半導体集積回路 | |
US20160372211A1 (en) | Error detection apparatus for a semiconductor memory device | |
JP6358107B2 (ja) | 電源監視回路 | |
US8837243B2 (en) | Deeply pipelined integrated memory built-in self-test (BIST) system and method | |
CN106896317B (zh) | 通过扫描测试的扫描链所执行的电路排错方法及电路排错*** | |
JP2019066983A (ja) | 半導体装置 | |
JP7135497B2 (ja) | データ処理装置 | |
JP5625241B2 (ja) | 半導体装置及びその試験方法 | |
KR20150078012A (ko) | 반도체 메모리 장치 및 이를 이용한 테스트 방법 | |
JP6084535B2 (ja) | メモリチップ試験回路 | |
GB2519752A (en) | Method for performing built-in self-tests and electronic circuit | |
JP2001319494A (ja) | メモリ回路用の組込み自己試験装置 | |
JP2013206149A (ja) | 半導体集積回路装置及びそれを用いたシステム | |
JP2013131274A (ja) | 半導体装置 | |
JP4526985B2 (ja) | テストシステム | |
JP5949410B2 (ja) | 半導体装置 | |
US7724015B2 (en) | Data processing device and methods thereof | |
JP2007033035A (ja) | 半導体集積回路 | |
US10026502B2 (en) | Method and memory controller | |
US7340583B2 (en) | Method and apparatus of controlling memory device | |
TW202332920A (zh) | 偵測計算設備中的電力輸送網路邊緣性 | |
JP2013186921A (ja) | 半導体装置 | |
JP6137944B2 (ja) | 半導体装置、試験回路及び試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150612 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150731 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170724 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6191124 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |