JP5034885B2 - 電子装置とその電子装置の製造方法 - Google Patents
電子装置とその電子装置の製造方法 Download PDFInfo
- Publication number
- JP5034885B2 JP5034885B2 JP2007295939A JP2007295939A JP5034885B2 JP 5034885 B2 JP5034885 B2 JP 5034885B2 JP 2007295939 A JP2007295939 A JP 2007295939A JP 2007295939 A JP2007295939 A JP 2007295939A JP 5034885 B2 JP5034885 B2 JP 5034885B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- electrode
- stress
- film
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Description
・硫酸ニッケル:240〜300g/リットル
・塩化ニッケル:45〜50g/リットル
・ホウ酸:30〜40g/リットル
(めっき条件)
・液温:45〜60℃
・電流密度:2〜8A/dm2
第1金属膜16aの構成材料は引張応力となり易い材料であるのが好ましいが、そのような材料としてはNiの他にFe、Pd、Cu、及びCr、或いはこれらの合金等もある。
・亜硫酸金ナトリウム:10g/リットル
・亜硫酸ナトリウム:20g/リットル
・リン酸水素ナトリウム:20g/リットル
・タリウム:0.01g/リットル
(めっき条件)
・液温:40〜70℃
・電流密度:0.1〜3A/dm2
第2金属膜16bの構成材料は圧縮応力となり易い材料であるのが好ましい。そのような材料としては、Auの他に、Zn、Sn、Bi、Co、Ag、及びTiがあり、これらの材料で第2金属膜16bを構成するようにしてもよい。
第2電極が形成された電子部品と、
互いに応力の異なる第1導電膜と第2導電膜とを積層してなり、前記第1電極と前記第2電極とを電気的に接続する積層体とを有し、
前記積層体を湾曲させて、該第2導電膜の一方の端部を前記第1電極に接合し、該第2導電膜の他方の端部を前記第2電極に接合したことを特徴とする電子装置。
基板の第1電極に、前記第2導電膜の一方の端部を接合する工程と、
前記接合の後、前記ベース基板から前記積層体を剥離し、前記応力の違いにより前記積層体を湾曲させる工程と、
電子部品の第2電極に、前記第2導電膜の他方の端部を接合する工程と、
を有することを特徴とする電子装置の製造方法。
前記積層体を形成する工程において、前記離形層の上に前記積層体を形成することを特徴とする付記9に記載の電子装置の製造方法。
前記ベース基板から前記積層体を剥離する工程において、前記離形層を加熱することを特徴とする付記10に記載の電子装置の製造方法。
前記ベース基板の上に、窓を備えたレジストパターンを形成する工程と、
前記レジストパターンの窓内の前記ベース基板上に、前記第1導電膜と前記第2導電膜とをこの順に形成する工程と、
前記レジストパターンを除去して、前記第1導電膜と前記第2導電膜とを前記ベース基板の上に前記積層体として残す工程とを有することを特徴とする付記9に記載の電子装置の製造方法。
Claims (3)
- 第1面に第1電極が形成された回路基板と、
第1面に第2電極が形成された電子部品と、
互いに応力の異なる第1導電膜と第2導電膜とを積層してなり、前記第1電極と前記第2電極とを電気的に接続する積層体とを有し、
前記第1導電膜と前記第2導電膜とは共に同じ材料で構成され、且つ前記第1導電膜と前記第2導電膜とは互いに異なるめっき条件で形成されて、前記第1導電膜の応力は引張応力であり、前記第2導電膜の応力は圧縮応力であり、
前記回路基板の前記第1面と前記電子部品の前記第1面とが互いに向き合うように前記回路基板と前記電子部品とを配置させ、
前記第2導電膜を外側にして前記積層体を弧状に湾曲させて、該第2導電膜の一方の端部を前記第1電極に接合し、該第2導電膜の他方の端部を前記第2電極に接合したことを特徴とする電子装置。 - ベース基板の上に、互いに応力の異なる第1導電膜と第2導電膜をこの順に積層してなる積層体を形成する工程と、
基板の第1電極に、前記第2導電膜の一方の端部を接合する工程と、
前記接合の後、前記ベース基板から前記積層体を剥離し、前記応力の違いにより前記積層体を湾曲させる工程と、
電子部品の第2電極に、前記第2導電膜の他方の端部を接合する工程と、
を有することを特徴とする電子装置の製造方法。 - 前記積層体を形成する工程は、
前記ベース基板の上に、窓を備えたレジストパターンを形成する工程と、
前記レジストパターンの窓内の前記ベース基板上に、前記第1導電膜と前記第2導電膜とをこの順に形成する工程と、
前記レジストパターンを除去して、前記第1導電膜と前記第2導電膜とを前記ベース基板の上に前記積層体として残す工程とを有することを特徴とする請求項2に記載の電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007295939A JP5034885B2 (ja) | 2007-11-14 | 2007-11-14 | 電子装置とその電子装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007295939A JP5034885B2 (ja) | 2007-11-14 | 2007-11-14 | 電子装置とその電子装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009123898A JP2009123898A (ja) | 2009-06-04 |
JP5034885B2 true JP5034885B2 (ja) | 2012-09-26 |
Family
ID=40815742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007295939A Expired - Fee Related JP5034885B2 (ja) | 2007-11-14 | 2007-11-14 | 電子装置とその電子装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5034885B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2560894B2 (ja) * | 1989-09-20 | 1996-12-04 | 富士電機株式会社 | 半導体装置 |
JPH06181301A (ja) * | 1992-12-14 | 1994-06-28 | Fujitsu Ltd | 固体撮像素子 |
JP2854785B2 (ja) * | 1993-08-30 | 1999-02-03 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2999657B2 (ja) * | 1993-09-06 | 2000-01-17 | 松下電器産業株式会社 | 半導体装置の製造方法 |
US20040217488A1 (en) * | 2003-05-02 | 2004-11-04 | Luechinger Christoph B. | Ribbon bonding |
JP2006156473A (ja) * | 2004-11-25 | 2006-06-15 | Shinko Electric Ind Co Ltd | 外部接続端子及びその製造方法 |
JP4654897B2 (ja) * | 2005-12-09 | 2011-03-23 | イビデン株式会社 | 部品実装用ピンを有するプリント配線板の製造方法 |
-
2007
- 2007-11-14 JP JP2007295939A patent/JP5034885B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009123898A (ja) | 2009-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8146243B2 (en) | Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board | |
US9698094B2 (en) | Wiring board and electronic component device | |
JP2010153863A (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP2006339186A (ja) | 配線基板およびその製造方法 | |
JP4183708B2 (ja) | 部品内蔵基板の製造方法 | |
JP2005302922A (ja) | 配線基板およびその製造方法 | |
JP5715237B2 (ja) | フレキシブル多層基板 | |
JP4527991B2 (ja) | マルチチップモジュールの製造方法 | |
JP4597561B2 (ja) | 配線基板およびその製造方法 | |
JP2002151853A (ja) | 多層配線基板とその製造方法 | |
JP5034885B2 (ja) | 電子装置とその電子装置の製造方法 | |
JP2016100352A (ja) | プリント配線板およびその製造方法 | |
WO2021049106A1 (ja) | 回路基板、回路基板の製造方法、及び電子機器 | |
JP3608559B2 (ja) | 素子内蔵基板の製造方法 | |
JP2018010931A (ja) | 配線基板及びその製造方法 | |
JP4520665B2 (ja) | プリント配線板及びその製造方法並びに部品実装構造 | |
JP4341328B2 (ja) | 半導体装置の製造方法 | |
JP5245756B2 (ja) | 回路基板、多層回路基板および多層回路基板の製造方法 | |
CN111162047A (zh) | 布线基板和电子装置 | |
JP2002176267A (ja) | 電子部品、回路装置とその製造方法並びに半導体装置 | |
JP2021072369A (ja) | 半導体パッケージ及びその製造方法 | |
JP2004186453A (ja) | 多層配線基板の製造方法及び多層配線基板、素子実装基板の製造方法及び素子実装基板 | |
JP2004165573A (ja) | 配線基板の製造方法 | |
JP2008210835A (ja) | 電子部品搭載用基材とその製造方法 | |
JP4797910B2 (ja) | 半導体パッケージ多層基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120119 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120501 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120618 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |