JP5245756B2 - 回路基板、多層回路基板および多層回路基板の製造方法 - Google Patents

回路基板、多層回路基板および多層回路基板の製造方法 Download PDF

Info

Publication number
JP5245756B2
JP5245756B2 JP2008297039A JP2008297039A JP5245756B2 JP 5245756 B2 JP5245756 B2 JP 5245756B2 JP 2008297039 A JP2008297039 A JP 2008297039A JP 2008297039 A JP2008297039 A JP 2008297039A JP 5245756 B2 JP5245756 B2 JP 5245756B2
Authority
JP
Japan
Prior art keywords
circuit board
solder
main surface
layer
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008297039A
Other languages
English (en)
Other versions
JP2010123799A (ja
Inventor
大輔 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008297039A priority Critical patent/JP5245756B2/ja
Publication of JP2010123799A publication Critical patent/JP2010123799A/ja
Application granted granted Critical
Publication of JP5245756B2 publication Critical patent/JP5245756B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、回路基板およびそれを用いた多層回路基板に関し、特に多層回路基板の一括積層接続において、機械的・電気的接続の信頼性が高い回路基板およびそれを用いる多層回路基板に関する。
電子機器の高機能化、小型軽量化の要請は近年ますます増大し、それに伴って、電子部品の高密度実装化が進み、使用される半導体パッケージの小型かつ多ピン化が急速に進んでいる。
そういった高密度実装用の電子部品が搭載される多層回路基板は、従来、ガラス繊維の織布にエポキシ樹脂を含浸させたガラスエポキシ板を絶縁体層として用い、その板の両面に貼り付けられた銅箔をパターニングして、いわば単層の回路基板を形成し、こうして形成した回路基板を複数枚重ねて一括積層し、機械式ドリルで貫通孔を形成後、穴の壁面に銅メッキを行って層間の電気接続を行うものであった。
より小型化、微細化された半導体素子あるいは半導体装置を実装するために、近年、ビルドアップ多層回路基板と呼ばれる、いわば、薄い絶縁層と導体層を交互に積み重ねるといった工法を用いた多層回路基板が用いられるようになった。
ビルドアップ方式の順次多層化する多層回路基板は、機械式ドリルによって全層にわたる貫通孔を形成する従来の多層回路基板に比べて、一層ずつ積層しながら形成していくために、層間接続を行うビアは必要な層にだけ形成することが可能である。またそのため、レーザー加工やフォトリソグラフィなどの、機械式ドリルに比べてより微細な開口のための加工方法を適用することができる。一方、交互に導体層、絶縁体層の層形成を伴う順次多層化の採用などにより、必然的に製造手番がより多くかかること、そのため歩留まりを高くすることが容易ではないことなどから、低コスト化には多くの課題がある。
これらの事情から、上記のガラスエポキシ板を用いるもののように積層後での貫通孔形成を行うこと無く、また、それでは不可能である微細加工が可能で、かつ個別形成した(例えば、回路用導電体層と絶縁体層とが各一層の組み合わせで形成された、いわゆる、単層の)個別回路基板を、一括積層して多層回路基板を製造する方法が提案がなされている。提案された製造方法では、例えば、個別の単層の個別回路基板毎のビアホールに導電性ペーストを充填後、それら個別の回路基板を一括積層を行う方法や、その個別回路基板のビアホールを金属めっきで充填後、一括積層を行う方法などが提案されている。
特開平11−251703号公報 特開2002−335079号公報
しかしながら、個別回路基板のビアホールを導電ペースト充填してビアを形成する方法は、形成ビアそのものの強度が、他の方法の金属充填より比較的低いために、ビア断面積を増やす必要があり、回路基板の配線パターンなどの微細化に適しているとは言えない。
また、個別回路基板のビアホールに金属めっきを充填する従来の方法は、この個別の回路基板のビアと、これに積層する他の個別回路基板上の配線パターンとで接続する際、配線パターン表面の活性化が不可欠となる。そのために、例えば、金属充填めっきの表面にはんだめっきし、二つの回路基板を接続密着させるための絶縁性の層間接着用材料(例えば熱硬化性樹脂などを適用)に活性作用を有する成分(例えばフラックス剤)を含有させておく。多層接続のための加熱の工程において、まず硬化前の軟化状態の熱硬化性樹脂中からフラックスを導出させ、これ用いて、金属めっき充填ビアと配線パターンとを接合させる(勿論、このときは、ビアと配線パターンの融点は越えている温度となっている)。その後に、必然的に、さらに高温化して層間接着用材料である熱硬化性樹脂を硬化させるといった製造方法が取られる。そのため、ビア用(接続)材料として、例えば低融点めっきなどの低融点金属といった接合強度に劣る材料を用いることが多い。さらに、ビアと配線パターン接続後に、熱硬化性樹脂を硬化のためのより高温化プロセスを伴う。このプロセスは、接続個所の金属が、樹脂の軟化状態下で溶融状態になっている過程があることを意味する。つまり、ビアと配線パターンの接続個所で、樹脂・金属ともに溶融状態で、接続点の濡れ拡張(流れ出し)の危険を伴っている。これは接続ポイントでの、パターンの乱れ(微細化の困難性)や接続強度弱体化を惹起する可能性が大きい。
したがって、上記いずれの方法でも、特に温度変化などの環境変化の大きい使用状態でおいては、形成された多層回路基板のビアと回路配線との接続信頼性に関して大きな課題が依然として残っていた。
そこで本発明の課題は、半導体素子あるいは半導体装置を実装する多層回路基板の形成において、個別回路基板の積層による多層回路基板に対して、一括貫通孔の形成を行うこと無く、各個別回路基板での微細回路パターン形成とそれら個別回路基板の一括積層による多層回路基板の形成が容易に可能で、かつ、機械的・電気的接続の信頼性が高い、個別である回路基板およびそれを積層して形成する多層回路基板を提供することにある。
本発明の回路基板は、
絶縁体層と
前記絶縁体層の主面と裏面とを貫通し、主面側端部と裏面側端部とを有する導電ビアと、
前記主面において前記主面側端部と接続する主面金属配線パターンと、
前記主面金属配線パターン上に形成されたはんだからなる、はんだめっき形成領域と、
前記絶縁層の裏面を被覆し、前記はんだの融点より低い温度で溶融硬化する熱硬化性樹脂と、を有し、
前記裏面側端部は前記裏面より突出した突起構造を有し、かつ前記突起構造表面に、前記熱硬化性樹脂が溶融硬化する温度より低い温度で圧接されて前記はんだと固相接合するはんだ固相材料層が形成されていることを特徴とする。
また、本発明の多層回路基板は、
本発明の上記回路基板が、一方の前記回路基板の前記主面と、それに隣接する他の前記回路基板の前記裏面とで相対するように複数積層され、かつ、
前記主面の前記はんだめっき領域と、前記裏面の突起構造とが互いに接続されていることを特徴とする。
本発明の回路基板および多層回路基板によって、微細な配線パターンを形成可能な個別の回路基板を一括して多層回路基板化することができ、その多層化の工程においては、一方の回路基板の導電ビアと隣接する回路基板の金属回路パターンとのはんだ接続を、固相材料層を介して実施することで、はんだと固相材料の両金属が固相化し、両者の強固な接続を可能とする。同時に、層間接続用の熱硬化樹脂の硬化温度を固相接続箇所のはんだ融点より高くすることが可能となることで、一括多層化時における接続点の濡れ拡張(流れ出し)が防止でき、これにより、接続点での更なる信頼性向上とパターンの微細化実現に大きく寄与する。
以下に、本発明の実施の形態を、添付図を参照しつつ説明する。
(実施例)
図1〜3は、これを用いて、多層に積層して多層回路基板を製造するための、本発明になる、個別(例えば、回路用導電体層と絶縁体層とが各一層の組み合わせで形成された、いわゆる、単層の)回路基板の製造工程を説明するための、基板断面模式図である。
図1(1)において、両面銅張り絶縁板1は、例えば,宇部興産株式会社製ユピセルNであり、厚さ25μmの、絶縁体層であるポリイミドフィルム2の両面(主面すなわち、図において上側と、裏面すなわち下側)に、厚さ12μmの、銅箔3(主面側銅箔3−1と裏面側銅箔3−2)が貼られた材料である。本図において、ポリイミドフィルムの主面側、裏面側の両側に多くの小さな突起形状をもつポリイミド層があること示しているが、これは銅箔3のポリイミドフィルム2への密着性を高めるため、例えば、高さ〜3μm程度の凹凸が形成されている層(樹脂表面のアンカー層)を有することを表す。これは、前記のユピセルNにおいて、典型的に取り入れられている構造であるが、この凹凸ポリイミド層は、本発明の回路基板において、不可欠の要素では無い。
図1(2)に示すように、この両面銅張り絶縁板1に張られた裏面側銅箔3−2を全面エッチングによって除去し,ポリイミドフィルム2の面を露出させる。
次いで、図1(3)に示すよう、露出ポリイミドフィルム側(裏面側)からのレーザー照射によるレーザー加工で、例えば直径100μmのビアホール4を形成する。このとき、形成されたビアホール4は、ポリイミドフィルム2を貫通開口するが、主面側の開口部は主面側銅箔3−1で塞がれた状態とする。また、このとき、図示するように、レーザー照射側の裏面側におけるビアホール4の開口径は、通常、レーザーが出ていく側である主面側の開口径より大きくなる。
そして、図2(4)に示すように、その主面側銅箔3−1を電極に用いることで、電解めっき、例えば電解銅めっきによりビアホール4を充填し、導電ビア5を形成する。このときの電解めっきは、ビアホール4の裏面側開口部から導電ビア5が突出した、つまり導電ビアの裏面側端部が突起構造(図中の、高さH)を有するようにめっきを成長させる。
めっき成長によって形成される、この導電ビア4の突起構造の形状は、図1(3)に示されたレーザーによるビアホール4の開口形状に依存するところも大きく、めっき条件とともに、この開口形状も突起構造(突出高さHなど)の制御要因となる。この金属めっきの導電ビア5は、ポリイミドフィルム2の裏面から少なくとも10μm(高さH≧10μm)突出させることが望ましい。ここにおいて、導電ビア5の主面側端部は、勿論、主面側銅箔3−1と電気的に接続している。
次に、図2(5)に示すように、ポリイミドフィルム2裏面から突出させた金属めっきの導電ビア5の表面に、後に、この金属めっきの導電ビア材料と、これに相対する金属配線パターンの接続表面材料、例えば、次工程に述べる、はんだとの接続が良好に行われるための、はんだ固相材料層6を形成する。この層には、例えば、電解Niめっきを厚さ2μm形成後、フラッシュAuめっきによる、Ni/Au層が好適である。
このように、本発明においては、金属配線パターンと導電ビアとの接合において、導電ビア上のAu−Niと、配線パターン上のはんだとの、固相接合を実現することで、この接続を強固なものにすることが可能である。従来、めっきで充填したビアと金属配線パターンとの接続において不可欠であった配線パターン表面の活性化(例えば、この接続近傍へのフラックスの供給による活性化)が不要となり、このメリットは大きい。
次に,図2(6)に示すように、ポリイミドフィルム3の主面に全面貼り付けられた主面側銅箔3−1にレジストパターン形成、銅箔エッチングによって金属(銅)配線パターン7(7−1、7−2など)を形成する。
そして、図3(7)に図示するように、主面に形成された金属配線パターン7のうちで、例えば、導電ビア5と電気的に接続されたランド部金属配線パターン7−1、つまり、導電ビア5の主面側端部が主面側金属配線パターン7(この場合はランド部金属配線パターン)に接続されて、このランド部金属配線パターン7−1上に、はんだめっき形成領域8を作製する。このはんだめっきは、例えば、Sn−Ag−Cuはんだペーストを印刷した後、245℃のリフローによって作製する。このとき,はんだめっき形成領域8の厚さ(T)が10μm以上(厚さT≧10μm)であることが望ましい。
また、はんだめっき形成領域8のはんだめっき融点は、後にこの回路基板を用いて形成された多層回線基板上に半導体素子などが実装されるときに用いられる実装用はんだの融点(たとえば、Sn―Ag―Cuはんだの217℃)よりも高いことが望ましい。
そして、図3(8)に示すように、突出構造を有する導電ビア5側の裏面側の表面全体に、層間接着のための絶縁材料である未硬化樹脂シートである、ボンディングシート9、例えば京セラケミカル製TFA−860FB・厚さ25μmを真空ラミネートする。
このボンディングシート9は、熱硬化性樹脂であり、硬化温度が、はんだめっき形成領域8のはんだめっき融点(217℃)よりも低い温度であることが望ましい。勿論、この樹脂に、活性作用剤(フラックスなど)を含む必要は無い。
このとき、図示するように、導電ビア5のはんだ固相材料層6が形成された突起構造の突起個所において、ボンディングシート9が薄く覆われた領域Wを有するように示しているが、これは、真空ラミネート工程で、実質的に、突起個所は他の部分に比べ薄く覆われる状態となることを示唆する。後に述べる多層化工程において、この突起構造上のボンディングシートの存在は、接続するためには実際上全く問題とならない。こうして、ビルドアップ方式多層回路基板を形成するための、本発明の個別の(この場合は、回路用導電体層と絶縁体層とが各一層の組み合わせで形成された、いわゆる、単層の)回路基板101が製造される。
上記のように製作した個別の回路基板101を複数用い、一方の回路基板の主面と、それに隣接する他の回路基板の裏面とで相対するようにして、複数枚積み重ね、そのとき、一方の回路基板の主面のはんだめっき領域と、他の回路基板の裏面の突起構造とが互いに接続されるようにして、例えば、加熱を伴う真空プレスによって一括積層して、多層回路基板を形成することができる。これは、後述の、図6の(a)、(b)回路基板同士、あるいは(d)、(e)回路基板同士の接続での図7における相当個所での多層回路基板形成、更にこれを繰り返しての複数枚化による多層回路基板の形成に相当する。
このように形成した多層回路基板101は、上述のように、各形成層の材質や厚さなどから、フレキシブルな多層回路基板になる。フレキシブル多層回路基板は、リジッドな回路基板間や電子部品間の接続用配線部品として、またはこの回路基板上に電子部品を搭載した構成のフレキシブル回路基板を製造することができ、適用範囲が広い。
上記のように製作した個別の回路基板101を用いて、リジッド性を有する多層回路基板の製造も可能である。そのために、例えば、通常のビルドアップ多層回路基板などでも採用されているように、個別(例えば、回路用導電体層と絶縁体層とが各一層の組み合わせで形成された、いわゆる、単層の)回路基板と、多層かつリジッド化のための接続用回路基板、すなわちコア基板と組み合わせてリジッド性を有するようする。
図4〜5は、上記の接続用回路基板、特に製造された多層回路基板にリジッド性を持たせるために、例えばFR−4ガラスエポキシ材料などを用いた絶縁体層の、多層に積層したものの中心層などに用いられる、コア基板の形成工程の断面模式図である。
図4(1)において、両面銅張りコア板10は、例えば,ガラス繊維布材にエポキシ樹脂を浸透させた材料を絶縁層(接続基板用絶縁体層)として用い、厚さ60μmのガラスエポキシ絶縁体板11の両面に銅箔12(主面すなわち、図において上側と、裏面すなわち下側に、厚さ12μmの、主面側銅箔12−1と裏面側銅箔12−2)が貼られている。本図において、ガラスエポキシ樹脂の主面、裏面両側に多くの突起形状のものが示されているが、前述のポリイミドフィルムと同様に、凹凸面が形成されている状態(樹脂表面のアンカー)を表す。
次に、図4(2)に示すように、機械式ドリルでスルービアホール13の開口加工を行う。開口径は例えば、150μmとする。機械式ドリルで形成されたスルービアホール13の開口形状は通常、図示するように、レーザーでのそれと異なり、通常、ほぼ円柱状開口が行われる。
そして、図4(3)に示すように、無電解銅めっき、および電解銅めっきのプロセスを行って、スルービアホール13の内側を含めて、全面に銅めっき層14(例えば、厚さ12μm)を形成する。これによって、スルービアホール13内部にスルービア15が形成され、主面側と裏面側の金属層(銅箔)が電気的に接続されている。
図5(4)のように、両面の全面に貼り付けられた銅箔を、レジストパターン形成、エッチングによって主面側金属配線パターン16、裏面側金属配線パターン17を形成する。
次いで、図5(5)に示すように、金属配線パターン16、17のうち、例えば、スルービア15と接続する、主面側、裏面側の各ランド部金属配線パターン16−1、16−2、17−2上に、Sn−Ag−Cuはんだペーストを印刷し、245℃のリフローによって、主面および裏面両側に、はんだめっき形成領域18を作製する。このとき,はんだめっき形成領域18の厚さ(T)が10μm以上(厚さT≧10μm)であることが望ましい。こうして、この場合はコア基板である、接続用回路基板102が製造される。
次に、図6、図7に、本発明の多層回路基板を説明するための断面模式図を示す。
上記のようなプロセスを経て、例えば、所定の種類と数量の、個別に設計された金属配線パターンを有する、本発明の個別(例えば、回路用導電体層と絶縁体層とが各一層の組み合わせで形成された、いわゆる、単層の)回路基板101を形成し、またリジッド性を付加するための、例えば、多層回路基板の中心層に配置する、所定の金属配線パターンと両面に所定の位置にはんだめっき領域が形成された1枚の接続用回路基板102であるコア基板を形成し、準備する。
図6に、多層回路基板化するときの、各層の配置構成の例を示す。この場合、(a)、(b)、(d)、(e)の層は、単層の個別回路基板101を、(c)は接続用回路基板102からなる例を示し、最上層(a)の回路基板101と最下層(c)の回路基板101は、この上、ないしこの下に、更に積層しないことから、導電ビア5と接続する金属配線パターン7には、はんだめっき形成領域8は形成しないものを用いている。後述するように、それら端部の個別回路基板には、金属回路パターン上に実装用はんだなどを用いて半導体素子など各種電子部品を搭載することとなる。
さらに、図6においては、個別回路基板(a)、(b)は、主面(金属配線パターン形成側)を上側にした、金属配線パターンが互いに異なるが個別(単層)の回路基板を示す。また、個別回路基板(d)、(e)は、主面(金属配線パターン形成側)を下側にした、金属配線パターンが互いに異なるが個別(単層)の回路基板を示す。基板(c)は、1枚の接続用回路基板であるコア基板である例を示す。このとき、各個別回路基板(含む接続用回路基板)は、図中Tで示したそれぞれの個所(接続個所)で、導電ビア5とはんだめっき形成8、18同士が相対するように位置合わせされる。例えば、図中の鎖線の円で示すように、回路基板(b)の、はんだ固相材料層6が形成された導電ビア5と、接続用回路基板(c)(コア基板)のランド部金属配線パターン16−1上のはんだめっき形成領域18とが接続個所Tで接続される。
この配置において、図示しているように、コア基板(c)を中心に、金属めっき(電解銅めっき)充填によって形成された導電ビア5の突起方向が、いずれも内側に向かうようにしている。次に、これらを重ね合わせて一括積層真空プレスで加圧・加熱処理を行う際に、上下層からの接続圧力が中心のコア基板に向かって働くようにすることを意図している。
図7は、一括積層真空プレス後の、本発明の多層配線基板103の断面模式図を示す。
この真空プレス条件は、例えば、6MPaの圧力で、180℃、30分加熱することにより突出した導電ビア6とはんだめっき形成領域8、18を押し付ける。同時にボンディングシート9を熱硬化させる。その後、そのまま250℃に温度を上げて1分間保持し,突出したビア表面のはんだ固相材料層であるNi/Au層と、溶融したはんだを接着した後,圧力をかけたまま冷却することで固相化接続を実現する。このように、本発明の多層配線基板103においては、導電ビア6と、はんだめっき形成領域8、18の接合箇所において、はんだ固相材料層6を予め導電ビア6上に形成しておくことにより、強固な固相化結合が一括して実施される。また、ボンディングシート9が各層間に挿入され、層間の絶縁とともに層間の密着硬化を、ビアとはんだとの接合溶融以前において実現している。
こうして、多層回路基板形成のための積層後,必要があれば表面にソルダーレジストや,微細な配線パターンなどを形成してもよい。さらに、この表面に形成された配線パターン上に、半導体素子等の電子部品の実装を行っても良い。
図8は、本発明の多層配線基板103上に、半導体素子など各種の電子部品19を実装したときの電子部品実装基板104の例を示す断面模式図である。各電子部品19は、この場合、多層回路基板103の面上(上面、下面とも)の金属配線パターン7に実装用はんだ20を用いて搭載されている。実装用はんだ20の融点は、上記の個別回路基板形成時のはんだめっき形成領域8、18に用いる、はんだ融点よりも低い(例えば、Sn−Ag−Biめっきを用い、融点203℃)ことが望ましい。
以上述べたように、本発明の回路基板および多層回路基板では、微細な配線パターンを形成可能な個別の回路基板を一括して多層回路基板化する工程において、導電ビアと金属回路パターンとのはんだ接続を、固相材料層を介して実施することで、両者の強固な固相接続を可能とする。同時に、層間接続用の熱硬化樹脂の硬化温度を固相接続箇所のはんだ融点より高くすることが可能となることで、一括多層化時における接続点の濡れ拡張(流れ出し)が防止でき、これにより、接続点での更なる信頼性向上とパターンの微細化実現に大きく寄与する。
また、接続点でのはんだ融点に関し、半導体素子など電子部品を実装する際に用いるはんだ材料よりも、融点が高い実装用はんだ材料を用いることにより,実装プロセスにおけるはんだ再溶融を防止し,回路基板としての接続信頼性を高めることができる。
以上の実施例を含む実施の形態に関し、以下の付記を開示する。
(付記1)
絶縁体層と、
前記絶縁体層の主面と裏面とを貫通し、主面側端部と裏面側端部とを有する導電ビアと、
前記主面において前記主面側端部と接続する主面金属配線パターンと、
を備え、
前記主面金属配線パターン上に、はんだめっき形成領域を有し、
前記裏面側端部は前記裏面より突出した突起構造を有し、かつ前記突起構造表面にはんだ固相材料層が形成されていることを特徴とする回路基板。
(付記2)
前記導電ビアは、電解めっきによる銅からなり、前記はんだ固相材料層は、Ni(ニッケル)層とAu(金)層の積層からなることを特徴とする付記1記載の回路基板。
(付記3)
前記裏面は、更に、熱硬化性樹脂で覆われていることを特徴とする付記1または2記載の回路基板。
(付記4)
前記熱硬化樹脂の硬化温度は、前記はんだめっき形成領域のはんだ融点よりも低いことを特徴とする付記3記載の回路基板。
(付記5)
付記1ないし4のいずれからなる回路基板が、一方の前記回路基板の前記主面と、それに隣接する他の前記回路基板の前記裏面とで相対するように複数積層され、かつ、
前記主面の前記はんだめっき領域と、前記裏面の突起構造とが互いに接続されていることを特徴とする多層回路基板。
(付記6)
更に、接続基板用絶縁体層と、前記接続基板用絶縁体層の主面金属配線パターンおよび裏面金属配線パターンと、両パターンを接続する導電ビアとを有し、前記主面金属配線パターンおよび前記裏面金属配線パターン上にはんだめっき形成領域が形成された接続用回路基板が、
前記回路基板と積層し、かつ前記回路基板の前記突起構造と、前記接続用回路基板の前記はんだめっき形成領域とが互いに接続されていることを特徴とする付記5記載の多層回路基板。
(付記7)
前記接続は、一括積層プレス加工を伴うことを特徴とする付記5または6記載の多層回路基板。
(付記8)
前記はんだめっき形成領域におけるはんだの融点は、前記多層回路基板上への電子部品実装用のはんだの融点よりも高いことを特徴とする付記5ないし7のいずれかに記載の多層回路基板。
本発明の個別(例えば、回路用導電体層と絶縁体層とが各一層の組み合わせで形成された、いわゆる、単層の)回路基板の製造工程を説明するための、基板断面模式図(その1) 本発明の個別(例えば、回路用導電体層と絶縁体層とが各一層の組み合わせで形成された、いわゆる、単層の)回路基板の製造工程を説明するための、基板断面模式図(その2) 本発明の個別(例えば、回路用導電体層と絶縁体層とが各一層の組み合わせで形成された、いわゆる、単層の)回路基板の製造工程を説明するための、基板断面模式図(その3) 本発明の接続用回路基板の製造工程を説明するための、基板断面模式図(その1) 本発明の接続用回路基板の製造工程を説明するための、基板断面模式図(その2) 複数の本発明の個別回路基板と接続用回路基板とで多層回路基板化するための位置合わせ構成を説明するための、個別の基板断面模式図 複数の本発明の個別回路基板と接続用回路基板とで多層化したときの多層回路基板を説明するための、基板断面模式図 本発明の多層回路基板に電子部品を搭載することを説明するための、基板断面模式図
符号の説明
1 両面銅張り絶縁板
2 ポリイミドフィルム
3 銅箔
3−1 主面側銅箔
3−2 裏面側銅箔
4 ビアホール
5 導電ビア
6 はんだ固相材料層
7 金属配線パターン
8 はんだめっき形成領域
9 ボンディングシート
10 両面銅張りコア板
11 ガラスエポキシ絶縁板
12 銅箔
13 スルービアホール
14 銅めっき層
15 スルービア
16 主面側金属配線パターン
17 裏面側金属配線パターン
18 はんだめっき形成領域
19 電子部品
20 実装用はんだ

Claims (5)

  1. 絶縁体層と、
    前記絶縁体層の主面と裏面とを貫通し、主面側端部と裏面側端部とを有する導電ビアと、
    前記主面において前記主面側端部と接続する主面金属配線パターンと
    前記主面金属配線パターン上に形成されたはんだからなる、はんだめっき形成領域と、
    前記絶縁層の裏面を被覆し、前記はんだの融点より低い温度で溶融硬化する熱硬化性樹脂と、を有し、
    前記裏面側端部は前記裏面より突出した突起構造を有し、かつ前記突起構造表面に、前記熱硬化性樹脂が溶融硬化する温度より低い温度で圧接されて前記はんだと固相接合するはんだ固相材料層が形成されていることを特徴とする回路基板。
  2. 前記導電ビアは、電解めっきによる銅からなり、前記はんだ固相材料層は、Ni(ニッケル)層とAu(金)層の積層からなることを特徴とする請求項1記載の回路基板。
  3. 請求項1ないしのいずれからなる回路基板が、一方の前記回路基板の前記主面と、それに隣接する他の前記回路基板の前記裏面とで相対するように複数積層され、かつ
    前記はんだめっき領域と前記突起構造とを圧接して前記熱硬化性樹脂が溶融硬化する温度に加熱保持して前記熱硬化性樹脂を硬化させた後、前記はんだめっき領域を前記突起電極へ溶融接合させて形成されている、
    ことを特徴とする多層回路基板。
  4. 更に、接続基板用絶縁体層と、前記接続基板用絶縁体層の主面金属配線パターンおよび裏面金属配線パターンと、前記両パターンを接続する導電ビアとを有し、前記主面金属配線パターンおよび前記裏面金属配線パターン上にはんだめっき形成領域が形成された接続用回路基板が、
    前記回路基板と積層し、かつ前記回路基板の前記突起構造と、前記接続用回路基板の前記はんだめっき形成領域とが互いに接続されていることを特徴とする請求項記載の多層回路基板。
  5. 絶縁体層と、
    前記絶縁体層の主面と裏面とを貫通し、主面側端部と裏面側端部とを有する導電ビアと、
    前記主面において前記主面側端部と接続する主面金属配線パターンと、
    前記主面金属配線パターン上に形成されたはんだからなる、はんだめっき形成領域と、
    前記絶縁層の裏面を被覆し、前記はんだの融点より低い温度で溶融硬化する熱硬化性樹脂と、を有し、
    前記裏面側端部は前記裏面より突出した突起構造を有し、かつ前記突起構造表面に、前記熱硬化性樹脂が溶融硬化する温度より低いの温度で圧接されて前記はんだと固相接合するはんだ固相材料層が形成されている回路基板を製造する工程と、
    複数の前記回路基板が、一方の前記回路基板の前記主面と、それに隣接する他の前記回路基板の前記裏面とで相対するように積層する工程と、
    前記はんだめっき領域と前記突起構造とを圧接して前記熱硬化性樹脂の溶融硬化する温度に加熱保持して前記熱硬化性樹脂を硬化させる工程と、
    ついで、前記はんだの融点以上に加熱して、前記はんだめっき領域を前記突起電極へ溶融接合させる工程と、を有する
    ことを特徴とする多層回路基板の製造方法。
JP2008297039A 2008-11-20 2008-11-20 回路基板、多層回路基板および多層回路基板の製造方法 Expired - Fee Related JP5245756B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008297039A JP5245756B2 (ja) 2008-11-20 2008-11-20 回路基板、多層回路基板および多層回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008297039A JP5245756B2 (ja) 2008-11-20 2008-11-20 回路基板、多層回路基板および多層回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2010123799A JP2010123799A (ja) 2010-06-03
JP5245756B2 true JP5245756B2 (ja) 2013-07-24

Family

ID=42324867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008297039A Expired - Fee Related JP5245756B2 (ja) 2008-11-20 2008-11-20 回路基板、多層回路基板および多層回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP5245756B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101631746B1 (ko) * 2013-05-08 2016-07-07 주식회사 잉크테크 인쇄회로기판의 제조방법 및 인쇄회로기판
KR20220135442A (ko) 2021-03-30 2022-10-07 삼성전기주식회사 연결구조체 내장기판 및 이를 포함하는 기판구조체

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303561A (ja) * 1997-04-30 1998-11-13 Hitachi Chem Co Ltd 多層配線基板及びその製造方法
JP2000315866A (ja) * 1999-04-30 2000-11-14 Ibiden Co Ltd 多層配線板およびその製造方法
JP2003218532A (ja) * 2002-01-23 2003-07-31 Sumitomo Bakelite Co Ltd 多層配線板製造用配線基板および多層配線板、並びに、それらの製造方法

Also Published As

Publication number Publication date
JP2010123799A (ja) 2010-06-03

Similar Documents

Publication Publication Date Title
JP3906225B2 (ja) 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法
JP5355380B2 (ja) 多層配線基板
WO2007077735A1 (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
JPH1174651A (ja) プリント配線板及びその製造方法
JP4201436B2 (ja) 多層配線基板の製造方法
JP2007273654A (ja) フレキシブル回路基板、フレキシブル回路基板の製造方法および電子機器
JP2006237637A (ja) プリント配線板及びその製造方法
US20100032194A1 (en) Printed wiring board, manufacturing method for printed wiring board and electronic device
JPH10190232A (ja) 多層配線基板及びその製造方法
JP5245756B2 (ja) 回路基板、多層回路基板および多層回路基板の製造方法
JP2006237232A (ja) 複合配線基板構造体及びその製造方法
JP2018032661A (ja) プリント配線板およびその製造方法
KR101003640B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
JP2006237233A (ja) 複合配線基板構造体及びその製造方法
WO2021049106A1 (ja) 回路基板、回路基板の製造方法、及び電子機器
JP4786914B2 (ja) 複合配線基板構造体
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
JP5621311B2 (ja) 回路基板の製造方法
JP2004311909A (ja) 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法
JP2006049536A (ja) 多層回路基板
JP4824972B2 (ja) 回路配線基板及びその製造方法
JP2007115952A (ja) インターポーザ基板及びその製造方法
JP5408754B1 (ja) 多層配線基板及びその製造方法
JP3996049B2 (ja) 配線板およびその製造方法、並びに、多層配線板
JP4003556B2 (ja) プリント基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130325

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees