JP5020048B2 - プリント基板間電気的接続チェックシステム - Google Patents

プリント基板間電気的接続チェックシステム Download PDF

Info

Publication number
JP5020048B2
JP5020048B2 JP2007320130A JP2007320130A JP5020048B2 JP 5020048 B2 JP5020048 B2 JP 5020048B2 JP 2007320130 A JP2007320130 A JP 2007320130A JP 2007320130 A JP2007320130 A JP 2007320130A JP 5020048 B2 JP5020048 B2 JP 5020048B2
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
information
check
electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007320130A
Other languages
English (en)
Other versions
JP2009146003A (ja
Inventor
正彦 国元
和明 鈴江
サト子 酒井
淳 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2007320130A priority Critical patent/JP5020048B2/ja
Publication of JP2009146003A publication Critical patent/JP2009146003A/ja
Application granted granted Critical
Publication of JP5020048B2 publication Critical patent/JP5020048B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、プリント基板(PCB:Printed Circuit Board、PWB:Printed Wiring Board)の回路設計におけるデザインルールチェックの技術に関する。
プリント基板の回路設計にあっては、回路図情報を入力し、部品(シンボル)情報に基づいて回路図として問題がないかどうかのデザインルールチェック(DRC:Design Rule Check)が行われ、ここで問題がない場合に部品の配置および部品間の配線を行うレイアウト設計に進む。
なお、昨今では上記のデザインルールチェックに際して、予め回路図の部品に電気的な情報を付加することで、部品のピン毎に接続に問題がないかどうかを電気的にチェック(ERC:Electric Rule Check)することができるようになってきている(例えば、特許文献1参照。)。
図1は従来におけるプリント基板電気的接続チェックの概要を示す図である。この例では、プリント基板90の電子部品(IC)91の電源ピン92が定格「3V」であるのに対し、そこに接続される電源電圧が「5V」であるため、違反が検出される。また、電子部品93の電源ピン94が定格「5V」であるのに対し、そこに接続される電源電圧は「5V」であるため、違反はないと判断される。一方、電子部品91の出力ピン95と電子部品93の入力ピン96に接続されるプルアップ抵抗97の有無が判断されるとともに、インタフェース電圧がチェックされ、プルアップ抵抗97の他端の電源電圧が「3V」であるのに対し、電子部品91の定格は「3V」であるため違反はないが、電子部品93の定格は「5V」であるため違反が検出される。なお、電子部品91に接続されるコネクタピン98と、電子部品93に接続されるコネクタピン99のそれぞれの先に接続される回路はプリント基板90の情報からは不明であるため、この部分の電気的接続チェックは行われない。
特開2007−72913号公報
ところで、製品を構成するプリント基板はいくつかのプリント基板から構成されており、製品としての機能を実現するために、複数のプリント基板を組み合わせて機能を実現する場合がしばしばある。例えば、複写機、プリンター、複合機(MFP:Multi Function Printer)等の画像処理装置にあっては、通常3枚から4枚、多い場合は10枚を超えるプリント基板が使用される。
その場合、関連するプリント基板間には、そのプリント基板間のみの固有の仕様が存在する。例えば、必要な電子部品をどちらのプリント基板に実装するか、回路の機能構成をどちらのプリント基板で実現するか等である。そのため、設計担当者はこれらの固有の仕様を考慮して担当するプリント基板の設計を行う。
しかし、プリント基板の設計部署や設計担当者が別々のことが多く、必要な仕様の確認漏れ、勘違いなどで実際の回路図入力の際に入力漏れ、入力間違いが発生することがしばしばある。
前述したように、従来は各プリント基板に閉じた自動チェックしか行われていなかったため、上記の入力漏れ、入力間違いは自動的には検出されず、これらの不具合は試作されたプリント基板を用いての実評価での確認において発見されるものであった。また、不具合発見時は、回路図で目視確認することにより、不具合の箇所を特定していた。そのため、不具合が発見される時期が遅れて開発工程のスケジュールに与える影響が大きいとともに、不具合箇所の特定のための工数が大きいという問題があった。
本発明は上記の従来の問題点に鑑み提案されたものであり、その目的とするところは、複数のプリント基板にまたがる部分の電気的な整合性の確認を開発工程の早い段階で自動的に行うことのできるプリント基板間電気的接続チェックシステムを提供することにある。
上記の課題を解決するため、本発明にあっては、請求項1に記載されるように、プリント基板の回路図設計で電気的ルールをチェックするにあたり、製品を構成するプリント基板群からチェックの対象となるプリント基板を選択する手段と、各プリント基板を接続するハーネスケーブルの情報を取り込む手段と、チェック実施者の責任範囲に応じたルールチェックの対象範囲を選択する手段と、プリント基板と他のプリント基板の接続部分の情報を抜き出して、選択されたルールチェックの対象範囲のみの新たな回路構成を構築し直す手段と、構築し直した回路構成に電気的ルールチェックを実行する手段とを備え、単一のプリント基板内だけではなく、接続先の他のプリント基板までを含めた範囲の電気的ルールチェックを行うとともに、ルールチェックの対象範囲を可変にするプリント基板間電気的接続チェックシステムを要旨としている。
また、請求項に記載されるように、請求項1に記載のプリント基板間電気的接続チェックシステムにおいて、回路図の元になる設計仕様書から電気的な仕様を作成する手段と、その電気的な仕様から回路構成を構築し直す手段とを備え、回路図無しの状態でも電気的ルールチェックを実施可能とするようにすることができる。
また、請求項に記載されるように、請求項1または2のいずれか一項に記載のプリント基板間電気的接続チェックシステムにおいて、製品に必要なプリント基板とそのプリント基板間の接続関係を管理する手段と、プリント基板間の接続部分の電気的ルールのチェック実施の有無と結果の可否を管理する手段と、チェック未実施およびチェック結果否の接続部分を明らかにする手段とを備え、チェック未実施の作業漏れ、結果否の確認漏れを防ぐようにすることができる。
また、請求項に記載されるように、プリント基板間電気的接続チェックシステムのプリント基板選択部が、プリント基板の回路図設計で電気的ルールをチェックするにあたり、製品を構成するプリント基板群からチェックの対象となるプリント基板を選択する工程と、前記プリント基板間電気的接続チェックシステムのハーネスケーブル情報取得部が、各プリント基板を接続するハーネスケーブルの情報を取り込む工程と、前記プリント基板間電気的接続チェックシステムのチェック対象部分選択部が、チェック実施者の責任範囲に応じたルールチェックの対象範囲を選択する手段と、前記プリント基板間電気的接続チェックシステムの信号系統線情報生成部が、プリント基板と他のプリント基板の接続部分の情報を抜き出して、選択されたルールチェックの対象範囲のみの新たな回路構成を構築し直す工程と、前記プリント基板間電気的接続チェックシステムの電気的接続チェック実行部が、構築し直した回路構成に電気的ルールチェックを実行する工程とを備え、単一のプリント基板内だけではなく、接続先の他のプリント基板までを含めた範囲の電気的ルールチェックを行うとともに、ルールチェックの対象範囲を可変にするプリント基板間電気的接続チェック方法として構成することができる。
また、請求項に記載されるように、システムを構成するコンピュータを、プリント基板の回路図設計で電気的ルールをチェックするにあたり、製品を構成するプリント基板群からチェックの対象となるプリント基板を選択する手段、各プリント基板を接続するハーネスケーブルの情報を取り込む手段、チェック実施者の責任範囲に応じたルールチェックの対象範囲を選択する手段、プリント基板と他のプリント基板の接続部分の情報を抜き出して、選択されたルールチェックの対象範囲のみの新たな回路構成を構築し直す手段、構築し直した回路構成に電気的ルールチェックを実行する手段として機能させ、単一のプリント基板内だけではなく、接続先の他のプリント基板までを含めた範囲の電気的ルールチェックを行うとともにルールチェックの対象範囲を可変にするプリント基板間電気的接続チェック制御プログラムとして構成することができる。
本発明のプリント基板間電気的接続チェックシステムにあっては、複数のプリント基板にまたがる部分の電気的な整合性の確認を開発工程の早い段階で自動的に行うことができ、プリント基板の開発工程を適正化することができる。
以下、本発明の好適な実施形態につき説明する。
<システム構成>
図2は本発明の一実施形態にかかるプリント基板間電気的接続チェックシステムの構成例を示す図である。
図2において、プリント基板間電気的接続チェックシステム1は、ROM(Read Only Memory)、HDD(Hard Disk Drive)、ネットワーク上のディスク装置(Net-Drive)等による記憶デバイス2と、CPU(Central Processing Unit)、RAM(Random Access Memory)、インタフェース回路(I/O)等による情報処理デバイス4と、表示用のモニタ5と、入力装置としてのキーボード6およびマウス7とを備えている。なお、プリント基板間電気的接続チェックシステム1は、単一のコンピュータ装置もしくはネットワーク接続された複数のコンピュータ装置により構成される。
記憶デバイス2の記憶領域3には、情報処理デバイス4上で実行される機能部のプログラムおよびそれらの実行管理を行うプログラムを含む制御プログラム31と、処理に用いられる各種情報32とが保持されている。各種情報32には、プリント基板の情報を保持するプリント基板情報(プリント基板テーブル)321と、プリント基板の回路接続情報を保持する回路接続情報(ネットリスト)322と、信号の情報を保持する信号情報(信号テーブル)323と、部品の情報を保持する部品情報(部品テーブル)324と、プリント基板間を接続するハーネスケーブルのコネクタ接続情報を保持するハーネスケーブル情報325と、プリント基板の仕様書の情報を保持する仕様書情報326と、システムによるチェック結果を保持する電気的接続チェック結果情報327とが含まれている。それぞれの情報のデータ構造については後述する。
情報処理デバイス4上の機能部としては、ユーザの利用するモニタ5、キーボード6、マウス7との入出力を制御する対ユーザ入出力制御部401と、ユーザの操作に応じてチェック対象のプリント基板を選択するプリント基板選択部402と、記憶領域3からハーネスケーブル情報325を取得するハーネスケーブル情報取得部403とを備えている。
また、情報処理デバイス4上の機能部としては、チェック範囲を限定する際にコネクタ接続情報を生成するコネクタ接続情報生成部404と、ユーザの操作に応じてチェック範囲を選択するチェック対象部分選択部405とを備えている。
また、情報処理デバイス4上の機能部としては、チェック対象部分のうち回路接続情報322等が存在するプリント基板につき信号系統線情報を生成する信号系統線情報生成部406と、回路接続情報322等が存在しないプリント基板につき、仕様書情報326を取得し、その解析を行って信号系統線情報を生成する仕様書情報取得/解析/信号系統線情報生成部407と、回路接続情報322等が存在するプリント基板の信号系統線情報と回路接続情報322等が存在しないプリント基板の信号系統線情報の統合を行う信号系統線情報統合部408とを備えている。信号系統線情報のデータ構造については後述する。
また、情報処理デバイス4上の機能部としては、信号系統線情報生成部406で生成された信号系統線情報もしくは信号系統線情報統合部408で統合された信号系統線情報に基づいてプリント基板の接続部分についての電気的整合性をチェックする電気的接続チェック実行部409と、チェック結果を記憶領域3の電気的接続チェック結果情報327に記録するとともに、モニタ5に表示を行う電気的接続チェック結果記録表示部410とを備えている。
図3はプリント基板情報321、回路接続情報322、信号情報323および部品情報324の例を示す図である。
図3において、プリント基板情報321は、プリント基板を識別する「PCB−ID」フィールドと、プリント基板の名称を示す「PCB名称」フィールドと、情報の作成者の名前を示す「作成者」フィールドと、作成の日時を示す「作成日時」フィールドと、情報の更新者の名前を示す「更新者」フィールドと、更新の日時を示す「更新日時」フィールドとを含んでいる。
回路接続情報322は、プリント基板を識別する「PCB−ID」フィールドと、プリント基板上の部品を識別する「部品アドレス」フィールドと、部品のピン番号を示す「ピン番号」フィールドと、部品を識別する「部品−ID」フィールドと、信号を識別する「信号−ID」フィールドとを含んでいる。
信号情報323は、プリント基板を識別する「PCB−ID」フィールドと、信号を識別する「信号−ID」フィールドと、信号の名称を示す「信号名」フィールドとを含んでいる。
部品情報324は、部品を識別する「部品−ID」フィールドと、部品に振られた部番を示す「部番」フィールドと、部品の名称を示す「名称」フィールドと、メーカ名を示す「メーカ名」フィールドと、メーカ型番を示す「メーカ型番」フィールドと、部品が抵抗である場合に抵抗値を示す「抵抗値」フィールドと、部品がコンデンサ(キャパシタンス)である場合に容量値を示す「容量値」フィールドと、供給される電源電圧を示す「供給電圧」フィールドと、供給電圧の許容値を示す「トレラント値」フィールドとを含んでいる。
プリント基板情報321と回路接続情報322は「PCB−ID」フィールドにより互いに紐付けられ、回路接続情報322と信号情報323は「信号−ID」フィールドにより互いに紐付けられ、回路接続情報322と部品情報324は「部品−ID」フィールドにより互いに紐付けられる。
図4(a)はハーネスケーブル情報325の例を示す図である。図4(a)において、ハーネスケーブル情報325は、ハーネスケーブルの一方のコネクタ側の「PCB名称」「コネクタ名称」「コネクタピン番号」のフィールドと、ハーネスケーブルの他方のコネクタ側の「PCB名称」「コネクタ名称」「コネクタピン番号」のフィールドとを含んでいる。「PCB名称」はプリント基板の名称を示し、「コネクタ名称」はコネクタの名称を示し、「コネクタピン番号」はコネクタのピン番号を示している。図4(a)のハーネスケーブル情報325は、(b)に示すように、プリント基板PCB−A、PCB−B、PCB−C、PCB−D、PCB−F、PCB−Gがハーネスケーブルにより接続された状態の例である。なお、ハーネスケーブル情報は、通常、紙図面で管理されているので、CSV(Comma Separated Values)形式などに変換して電子情報としてプリント基板間電気的接続チェックシステム1に取り込む。
図5は仕様書情報326の例を示す図である。仕様書情報326は、図表の作成機能を有する文書作成ソフトウェアによって作成された仕様書の電子情報であり、回路図シンボルおよび結線の情報を含む図形情報326aや、同内容を含むテーブル情報326bから構成されている。
図6は電気的接続チェック結果情報327の例を示す図であり、チェック対象の接続部分の一側の「PCB名称」「コネクタ名称」と他側の「PCB名称」「コネクタ名称」の組み合わせに対して、チェック結果として「実施日」「実施者」「結果」「対応」が対応付けられたものとなっている。なお、「対応」はユーザにより入力されるものである。
<動作>
図7は実施形態の処理例を示すフローチャートである。
図7において、プリント基板選択部402は対ユーザ入出力制御部401を介してモニタ5に選択可能なプリント基板の候補(製品を構成する複数のプリント基板)を表示し、その中からチェック対象となるプリント基板をユーザに選択させる(ステップS1)。図8はチェック対象のプリント基板の選択画面の例を示す図であり、ここではプリント基板PCB−A、PCB−B、PCB−C、PCB−Dを選択するものとする。
図7に戻り、ハーネスケーブル情報取得部403は記憶領域3からハーネスケーブル情報325を取得する(ステップS2)。ハーネスケーブル情報325は図4に示したデータ構造を有している。
次いで、ユーザの選択により、チェック対象部分を選択するか否か判断し(ステップS3)、チェック対象部分を選択する場合(ステップS3のYes)、コネクタ接続情報生成部404はコネクタ接続情報の生成を行い(ステップS4)、チェック対象部分選択部405はユーザにチェック対象部分を選択させる(ステップS5)。チェック対象部分を選択しない場合(ステップS3のNo)は、これらの処理(ステップS4、S5)は行わない。
図9はコネクタ接続情報の生成の手法例を示す図であり、コネクタ接続情報生成部404は、プリント基板の選択画面から選択されたプリント基板PCB−A、PCB−B、PCB−C、PCB−Dの名称に基づいて、ハーネスケーブル情報325の「PCB名称」フィールドから対象データを特定し、接続関係のある、コネクタの一側の「PCB名称」「コネクタ名称」と、コネクタの他側の「PCB名称」「コネクタ名称」とを対応付けたコネクタ接続情報421を生成する。
図10はチェック対象部分の選択画面の例を示す図であり、チェック対象部分選択部405は対ユーザ入出力制御部401を介してモニタ5に選択可能なコネクタ接続の候補を表示し、その中からチェック対象とするコネクタ接続をユーザに選択させる。ここでは、コネクタの一側の「PCB名称」「コネクタ名称」、コネクタの他側の「PCB名称」「コネクタ名称」の組み合わせの中から、チェック対象と「する」か「しない」かを設定する。ここで、チェック対象の選択基準としては、
(1)各担当者の責任範囲に基づき、必要な範囲のみをチェック対象とする。
(2)同一担当者によるプリント基板であっても、設計の進み具合に応じて必要な範囲のみをチェック対象とする。
の二つのケースが考えられる。
前者の場合、自分の担当するプリント基板にコネクタを介して直接に接続されるプリント基板の接続部分と、そのプリント基板上の配線を通し他のコネクタに接続される他のプリント基板の接続部分もチェック対象になる。同様の接続関係がある場合には更に先のプリント基板の接続部分もチェック対象になる。なお、他のプリント基板上で信号が電子部品で終端される場合は、それより先の接続は考慮されない。
後者の場合、自分の担当するプリント基板が一応完成しているものとして、上記の責任範囲に基づく接続部分から、他の未完成のプリント基板との接続部分を除外することになる。プリント基板の設計にあっては、設計スケジュールによって回路接続情報322等の出来上がり時期に大きな差がある場合があるため(入力時期のずれは1〜2週間の短期の場合もあれば、計画的なずれの場合は半年〜1年の長期間ずれる場合もある。)、自分の担当するプリント基板がチェックできる段階になっても接続相手のプリント基板の回路接続情報322等が存在しない場合があり得る。このような場合、関連する全てのプリント基板の回路図入力の完成を待ってルールチェックを実施していては、回路図入力が先行しているプリント基板の設計スケジュールが遅れてしまう。そこで、短期のずれの場合はルールチェックの実施者の判断により、ルールチェックを実施するプリント基板の範囲を自由に設定/変更することを可能にしている。
図7に戻り、信号系統線情報生成部406は、回路接続情報322等のないプリント基板がチェック対象に含まれるか否か判断し(ステップS6)、含まれない場合(ステップS6のNo)、信号系統線情報生成部406はチェック対象につき信号系統線情報の生成を行い(ステップS7)、含まれる場合(ステップS6のYes)、信号系統線情報生成部406はチェック対象のうち回路接続情報322等のある部分につき信号系統線情報の生成を行う(ステップS8)。設計スケジュールによって、接続相手のプリント基板の回路接続情報322等の出来上がりに長期的なずれがある場合は、回路図ではなく設計仕様書を元に、そこからルールチェックに必要な回路構成情報を適宜作成し、その情報を回路図の代わりとしてルールチェックを実施することを可能にしている。
信号系統情報の生成(ステップS7、S8)においては、チェック対象部分を選択しない場合(ステップS3のNo)は、ユーザにより選択(ステップS1)されたプリント基板の全てのコネクタ接続部分につき、回路接続情報322等がない部分を除いて信号系統線情報を生成する。チェック対象部分を選択した場合(ステップS3のYes、S4、S5)は、選択されたコネクタ接続部分につき、回路接続情報322に基づいて信号系統線情報を生成する。信号系統線情報とは、チェック対象のプリント基板の各コネクタの各ピンの信号線が、自己のプリント基板内の電子部品で終端される部分から、ハーネスケーブルおよびコネクタを介して接続される他のプリント基板、あるいは更にその先のプリント基板の内部の電子部品で終端されるまでの同一の信号線(信号系統線)につき、プルアップ抵抗の情報、プルダウン抵抗の情報、コンデンサの情報、ダンピング抵抗の情報、電子部品の情報等を信号系統線毎にまとめたものである。
信号系統線情報の生成は次のような手順で行なわれる。
・プリント基板とプリント基板の接続
ユーザにより選択されたプリント基板に対して、各プリント基板のコネクタに着目し、ハーネスケーブル情報を用いて、そのコネクタにハーネスケーブルで接続される相手先のコネクタを特定し、コネクタ同士を接続し、別々だった各プリント基板の回路内の信号線を同一信号線(信号系統線)としてまとめる。
・新たな回路構成の再構築
まとめた信号系統線を電子部品のピンに接続されている箇所まで全て辿り、辿り着いた電子部品のピンの情報(部品名称、ピン番号、供給電圧、トレラント値、Hi−z状態(ピンが高インピーダンス状態となる機能があるか否か)、内蔵プルアップ抵抗の有無、内蔵プルダウン抵抗の有無)と、信号線の途中にあるプルアップ抵抗(抵抗値、供給電圧)、プルダウン抵抗(抵抗値、供給電圧)、ダンピング抵抗(抵抗値)、コンデンサ(容量値)を全て取得する。
図11は回路接続情報322等がある場合にチェック対象部分の選択を行わなかった場合における信号系統線情報の生成(ステップS7)の手法例を示す図である。
図11においては、プリント基板PCB−AのコネクタCN104の1ピンに着目して、相手側のプリント基板PCB−BのコネクタCN201の2ピンを特定し、電子部品のピンに突き当たるまで信号線の分岐を順次に辿ることで、一つのピンに対する部品の接続関係を調べる様子を示している。より具体的には次のような流れとなる。
(1)チェック対象のプリント基板PCB−Aより、図3のプリント基板情報321からPCB−ID:PCB001を得る。
(2)図3の回路接続情報322から、プリント基板PCB−A(PCB−ID:PCB001)のコネクタCN104の1ピンに着目し、その信号−IDはS009であることから、同じ信号−IDの部品−ID:B002、部品アドレスR5に接続されていることがわかる。
(3)抵抗R5の信号−IDはS013であることから、同じ信号−IDの部品−ID:B004、部品アドレスIC10に接続されることがわかる。ここで信号は電子部品で終端されるため、その先の探索は行なわない。
(4)図4のハーネスケーブル情報325から、プリント基板PCB−A(PCB−ID:PCB001)のコネクタCN104の1ピンはプリント基板PCB−B(PCB−ID:PCB002)のコネクタCN202の1ピンに接続されることがわかる。
(5)図3の回路接続情報322から、その信号−IDはS001であることから、同じ信号−IDの部品−ID:B001、部品アドレスCN204の1ピンに接続されることがわかる。
(6)図4のハーネスケーブル情報325から、プリント基板PCB−B(PCB−ID:PCB002)のコネクタCN204の1ピンはプリント基板PCB−C(PCB−ID:PCB003)のコネクタCN302の1ピンに接続されることがわかる。
(7)図3の回路接続情報322から、その信号−IDはS001であることから、同じ信号−IDの、部品−ID:B005、部品アドレスIC20の4ピンと、部品−ID:B006、部品アドレスR4と、部品−ID:B007、部品アドレスC4とに接続されることがわかる。ここで信号は電子部品で終端されるため、その先の探索は行なわない。
(8)図3の回路接続情報322から、部品−ID:B006、部品アドレスR1の抵抗は、信号−IDS002により5Vの電源に接続されることがわかる。
(9)図3の回路接続情報322から、部品−ID:B007、部品アドレスC1のコンデンサは、信号−IDS003により接地ラインに接続されることがわかる。
(10)上記の探索で特定した部品につき、図3の部品情報324を参照して、プルアップ抵抗の抵抗値、供給電圧、コンデンサの容量、ダンピング抵抗の抵抗値、IC部品の名称、ピン番号、供給電圧、トレラント値等の情報を取得し、信号系統線情報として出力する。
(11)上記の処理をチェック対象となるプリント基板のコネクタ(ユーザにより除外されたものを除く)の全てのピンについて行う。
図12は信号系統線情報422の例を示す図であり、「PCB名称」「コネクタ名称」「コネクタピン番号」「プルアップ抵抗−抵抗値/供給電圧」「プルダウン抵抗−抵抗値/供給電圧」「コンデンサ」「ダンピング抵抗」「部品−部品名称/ピン番号/供給電圧/トレラント値/Hi−z状態/内蔵プルアップ抵抗/内蔵プルダウン抵抗」等のフィールドを含んでいる。図12ではプリント基板PCB−AのコネクタCN104の1ピンの欄のみが埋められているが、他の欄も同様に埋まることになる。
図13は回路接続情報322等がある場合にチェック対象部分の選択を行った場合における信号系統線情報の生成(ステップS7)の手法例を示す図である。この例では、プリント基板PCB−CのコネクタCN301、CN302との接続部分をチェック対象から除外しており、コネクタCN301のピンから先は無かったものとして、プリント基板PCB−BのコネクタCN204から先の探索は行われない。プリント基板PCB−AのコネクタCN103の各ピンについては、両端の電子部品に突き当たるまでの探索が行われる。この場合も図12と同様(内容は異なる)の信号系統線情報422が生成される。
図14は回路接続情報322等のあるプリント基板についての信号系統線情報の生成(ステップS8)の手法例を示す図である。図14では、プリント基板PCB−Cの回路接続情報322等がない場合に、プリント基板PCB−A、PCB−Bとの接続部分についてのみ、信号系統線情報の生成の対象としている。図15は生成された信号系統線情報422aの例を示す図である。
図7に戻り、回路接続情報322等がある部分についての信号系統線情報の生成(ステップS8)の後、仕様書情報取得/解析/信号系統線情報生成部407は記憶領域3から回路接続情報322等がないプリント基板の仕様書情報326を取得し、内容の解析を行って信号系統線情報を生成する(ステップS9)。仕様書情報326は、図5に示したように回路図シンボルおよび結線の情報を含む図形情報326aや同内容を含むテーブル情報326bを有するものであり、図形情報については、回路図シンボルのオブジェクトデータに付されたラベルから部品アドレス、ピン番号等を取得し、結線の接続先から信号の同一性を判断し、テーブル情報については各セルのテキストデータから同内容を判断することで、信号系統線情報を生成する。
図16は仕様書情報を用いた信号系統線情報の生成(ステップS9)の手法例を示す図であり、(a)においてプリント基板PCB−Cの回路接続情報322等がない場合に、仕様書情報326からプリント基板PCB−Cの回路を再現し、(b)に示すような信号系統線情報422bを生成する。
図7に戻り、仕様書情報を用いた信号系統線情報の生成(ステップS9)の後、信号系統線情報統合部408は、回路接続情報322等がある部分について生成された信号系統線情報と、回路接続情報322等がない部分について仕様書情報を用いて生成された信号系統線情報とを統合し、一つの信号系統線情報にする(ステップS10)。図17は信号系統線情報の統合の例を示す図であり、回路接続情報322等がある部分について生成された信号系統線情報422aと、回路接続情報322等がない部分について仕様書情報を用いて生成された信号系統線情報422bとを統合し、一つの信号系統線情報422にしている。これは、コネクタ名称およびピン番号に着目し、双方のデータのマージを行うことで実施される。
なお、本実施形態では回路接続情報322等がある部分と回路接続情報322等がない部分とについて別々に信号系統線情報を生成し、これらを統合するようにしているが、先に回路接続情報322等がない部分の回路を仕様書情報326から再現し、その上で一括に信号系統線情報を生成するようにしてもよい。この場合は、統合する処理は不要となる。また、回路接続情報322等がある部分の信号系統線情報を先に生成し、その後に回路接続情報322等がない部分の信号系統線情報を生成して統合しているが、回路接続情報322等がない部分の信号系統線情報を先に生成し、その後に回路接続情報322等がある部分の信号系統線情報を生成して統合してもよいし、回路接続情報322等がある部分とない部分の信号系統線情報を並行的に生成し、その後に統合してもよい。
図7に戻り、チェック対象の接続部分についての信号系統線情報が生成(ステップS7、S10)された後、電気的接続チェック実行部409は、信号系統線情報を用いて電気的な整合性のチェックを行う(ステップS11)。例えば、図12の信号系統線情報422の場合、コネクタCN104の1ピンの信号系統線については、IC10、IC20の供給電圧5Vとプルアップ抵抗の供給電圧5Vとを比較して問題なしと判断する。その他、部品の種類に応じ、供給電圧、パーシャルパワーダウン等についても電気的な整合性のチェックを行う。
このように、プリント基板とプリント基板を結ぶハーネスケーブルの情報を用いて双方のプリント基板の回路図情報を接続し、プリント基板同士の接続部分に特化した新たな回路構成を信号系統線情報として作成し、それを1つの回路図とみなして電気的ルールチェックを実施することで、従来では行なえなかったプリント基板間の電気的な接続確認を可能にしている。
図7に戻り、電気的な整合性のチェック(ステップS11)の後、電気的接続チェック結果記録表示部410は、チェック結果(チェックを実施した部分に対して、いつ、誰がチェックを実施したか、チェック結果はどうだったか、エラー結果に対する対応結果はどうだったか)を記憶領域3の電気的接続チェック結果情報327に記録し、必要に応じてモニタ5にチェック結果を表示する(ステップS12)。図18は電気的接続チェック結果の表示画面例を示す図であり、図6に示した電気的接続チェック結果情報327と同様の内容を表示している。ここで、「結果」の「エラー有り」、「対応状況」の「未対応」等の留意すべき事項については、赤色等の目立つ表示にすることが望ましい。
このように、製品に必要なプリント基板とそのプリント基板間の接続を登録して管理し、プリント基板と接続部分の電気的ルールチェックの実施とその結果、対応の有無を管理/表示することで、
・どのプリント基板とプリント基板の間のチェックは実施して、どこが未実施なのか?
・チェックを実施した結果、エラーは有ったのか?無かったのか?対応は済んだのか?
・回路図でチェックしたのか?仕様書情報でチェックしたのか?
といった事項を明確にすることができ、チェック未実施の作業漏れ、結果の確認漏れ等を防ぐことができる。
<総括>
以上説明したように、本発明の実施形態によれば、次のような利点がある。
(1)各プリント基板の回路情報とプリント基板間を接続するハーネスケーブルの情報から新たな接続部分のみの回路構成を構築し直し、その回路構成に対して電気的ルールチェックを実施しているので、今まで確認できなかったプリント基板間にまたがる電気的な接続不具合を回路図入力段階で発見することができる。
(2)実施者の責任に応じてルールチェックの対象範囲を選択し、選択した範囲のみの回路構成を構築し直して、その回路構成に対して電気的ルールチェックを実施しているので、設計スケジュールの違いから関連する全てのプリント基板の回路図が完成していなくても、完成した範囲のプリント基板間から順次、電気的ルールチェックを実施することができる。
(3)回路図の元になる設計仕様書から電気的な仕様を抽出し、その電気的な仕様から回路構成を構築し直して、その回路構成に対して電気的ルールチェックを実施しているので、回路図無しの状態でも電気的ルールチェックを実施することができる。
(4)製品に必要なプリント基板とそのプリント基板間の接続関係と、プリント基板とプリント基板の接続部分の電気的ルールのチェック実施の有無と結果の可否を管理し、チェック未実施およびチェック結果否の接続部分を明らかにしているので、チェック未実施の作業漏れ、結果否の確認漏れ等を防ぐことができる。
以上、本発明の好適な実施の形態により本発明を説明した。ここでは特定の具体例を示して本発明を説明したが、特許請求の範囲に定義された本発明の広範な趣旨および範囲から逸脱することなく、これら具体例に様々な修正および変更を加えることができることは明らかである。すなわち、具体例の詳細および添付の図面により本発明が限定されるものと解釈してはならない。
従来におけるプリント基板電気的接続チェックの概要を示す図である。 本発明の一実施形態にかかるプリント基板間電気的接続チェックシステムの構成例を示す図である。 プリント基板情報、回路接続情報、信号情報および部品情報の例を示す図である。 ハーネスケーブル情報の例を示す図である。 仕様書情報の例を示す図である。 電気的接続チェック結果情報の例を示す図である。 実施形態の処理例を示すフローチャートである。 チェック対象のプリント基板の選択画面の例を示す図である。 コネクタ接続情報の生成の手法例を示す図である。 チェック対象部分の選択画面の例を示す図である。 回路接続情報等がある場合にチェック対象部分の選択を行わなかった場合における信号系統線情報の生成の手法例を示す図である。 信号系統線情報の例を示す図である。 回路接続情報等がある場合にチェック対象部分の選択を行った場合における信号系統線情報の生成の手法例を示す図である。 回路接続情報等のあるプリント基板についての信号系統線情報の生成の手法例を示す図である。 信号系統線情報の例を示す図である。 仕様書情報を用いた信号系統線情報の生成の手法例を示す図である。 信号系統線情報の統合の例を示す図である。 電気的接続チェック結果の表示画面例を示す図である。
符号の説明
1 プリント基板間電気的接続チェックシステム
2 記憶デバイス
3 記憶領域
31 制御プログラム
32 各種情報
321 プリント基板情報
322 回路接続情報
323 信号情報
324 部品情報
325 ハーネスケーブル情報
326 仕様書情報
327 電気的接続チェック結果情報
4 情報処理デバイス
401 対ユーザ入出力制御部
402 プリント基板選択部
403 ハーネスケーブル情報取得部
404 コネクタ接続情報生成部
405 チェック対象部分選択部
406 信号系統線情報生成部
407 仕様書情報取得/解析/信号系統線情報生成部
408 信号系統線情報統合部
409 電気的接続チェック実行部
410 電気的接続チェック結果記録表示部
421 コネクタ接続情報
422、422a、422b 信号系統線情報
5 モニタ
6 キーボード
7 マウス

Claims (5)

  1. プリント基板の回路図設計で電気的ルールをチェックするにあたり、製品を構成するプリント基板群からチェックの対象となるプリント基板を選択する手段と、
    各プリント基板を接続するハーネスケーブルの情報を取り込む手段と、
    チェック実施者の責任範囲に応じたルールチェックの対象範囲を選択する手段と、
    プリント基板と他のプリント基板の接続部分の情報を抜き出して、選択されたルールチェックの対象範囲のみの新たな回路構成を構築し直す手段と、
    構築し直した回路構成に電気的ルールチェックを実行する手段と
    を備え、
    単一のプリント基板内だけではなく、接続先の他のプリント基板までを含めた範囲の電気的ルールチェックを行うとともに、ルールチェックの対象範囲を可変にする
    ことを特徴とするプリント基板間電気的接続チェックシステム。
  2. 請求項1に記載のプリント基板間電気的接続チェックシステムにおいて、
    回路図の元になる設計仕様書から電気的な仕様を作成する手段と、
    その電気的な仕様から回路構成を構築し直す手段と
    を備え、
    回路図無しの状態でも電気的ルールチェックを実施可能とする
    ことを特徴とするプリント基板間電気的接続チェックシステム。
  3. 請求項1または2のいずれか一項に記載のプリント基板間電気的接続チェックシステムにおいて、
    製品に必要なプリント基板とそのプリント基板間の接続関係を管理する手段と、
    プリント基板間の接続部分の電気的ルールのチェック実施の有無と結果の可否を管理する手段と、
    チェック未実施およびチェック結果否の接続部分を明らかにする手段と
    を備え、
    チェック未実施の作業漏れ、結果否の確認漏れを防ぐ
    ことを特徴とするプリント基板間電気的接続チェックシステム。
  4. プリント基板間電気的接続チェックシステムのプリント基板選択部が、プリント基板の回路図設計で電気的ルールをチェックするにあたり、製品を構成するプリント基板群からチェックの対象となるプリント基板を選択する工程と、
    前記プリント基板間電気的接続チェックシステムのハーネスケーブル情報取得部が、各プリント基板を接続するハーネスケーブルの情報を取り込む工程と、
    前記プリント基板間電気的接続チェックシステムのチェック対象部分選択部が、チェック実施者の責任範囲に応じたルールチェックの対象範囲を選択する手段と、
    前記プリント基板間電気的接続チェックシステムの信号系統線情報生成部が、プリント基板と他のプリント基板の接続部分の情報を抜き出して、選択されたルールチェックの対象範囲のみの新たな回路構成を構築し直す工程と、
    前記プリント基板間電気的接続チェックシステムの電気的接続チェック実行部が、構築し直した回路構成に電気的ルールチェックを実行する工程と
    を備え、
    単一のプリント基板内だけではなく、接続先の他のプリント基板までを含めた範囲の電気的ルールチェックを行うとともに、ルールチェックの対象範囲を可変にする
    ことを特徴とするプリント基板間電気的接続チェック方法。
  5. システムを構成するコンピュータを、
    プリント基板の回路図設計で電気的ルールをチェックするにあたり、製品を構成するプリント基板群からチェックの対象となるプリント基板を選択する手段、
    各プリント基板を接続するハーネスケーブルの情報を取り込む手段、
    チェック実施者の責任範囲に応じたルールチェックの対象範囲を選択する手段、
    プリント基板と他のプリント基板の接続部分の情報を抜き出して、選択されたルールチェックの対象範囲のみの新たな回路構成を構築し直す手段、
    構築し直した回路構成に電気的ルールチェックを実行する手段
    として機能させ、
    単一のプリント基板内だけではなく、接続先の他のプリント基板までを含めた範囲の電気的ルールチェックを行うとともにルールチェックの対象範囲を可変にする
    ことを特徴とするプリント基板間電気的接続チェック制御プログラム。
JP2007320130A 2007-12-11 2007-12-11 プリント基板間電気的接続チェックシステム Active JP5020048B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007320130A JP5020048B2 (ja) 2007-12-11 2007-12-11 プリント基板間電気的接続チェックシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007320130A JP5020048B2 (ja) 2007-12-11 2007-12-11 プリント基板間電気的接続チェックシステム

Publications (2)

Publication Number Publication Date
JP2009146003A JP2009146003A (ja) 2009-07-02
JP5020048B2 true JP5020048B2 (ja) 2012-09-05

Family

ID=40916570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007320130A Active JP5020048B2 (ja) 2007-12-11 2007-12-11 プリント基板間電気的接続チェックシステム

Country Status (1)

Country Link
JP (1) JP5020048B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5233933B2 (ja) * 2009-09-15 2013-07-10 株式会社リコー 回路設計支援システム、回路設計支援方法及び回路設計支援プログラム
JP5182973B1 (ja) * 2011-10-19 2013-04-17 三菱航空機株式会社 配線の接続確認システム
JP6322928B2 (ja) * 2013-08-20 2018-05-16 株式会社リコー 回路デザイン電気的チェックシステムおよびプログラム
JP6205970B2 (ja) * 2013-08-20 2017-10-04 株式会社リコー 回路デザイン電気的チェックシステム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0612469A (ja) * 1992-06-25 1994-01-21 Oki Electric Ind Co Ltd ファンアウトチェック装置
JPH0869486A (ja) * 1994-08-30 1996-03-12 Fuji Xerox Co Ltd コネクタ情報確認装置
JP3031311B2 (ja) * 1997-08-26 2000-04-10 日本電気株式会社 プリント基板cadシステム
JP2001325315A (ja) * 2000-05-16 2001-11-22 Fujitsu Ltd マルチpcb間接続設計支援装置
JP2006072759A (ja) * 2004-09-02 2006-03-16 Matsushita Electric Ind Co Ltd 配線基板設計支援装置、及び配線基板設計方法
JP4472562B2 (ja) * 2005-03-11 2010-06-02 株式会社図研 プリント基板の設計方法、プリント基板の設計システム、プログラムおよびコンピューター読み取り可能な記録媒体
JP2006350451A (ja) * 2005-06-13 2006-12-28 Sharp Corp 回路設計支援装置、および回路設計支援方法
JP4589207B2 (ja) * 2005-09-08 2010-12-01 株式会社リコー 回路デザイン電気的チェックシステム
JP4633666B2 (ja) * 2006-03-30 2011-02-16 富士通株式会社 基板設計支援装置及び基板設計支援プログラム

Also Published As

Publication number Publication date
JP2009146003A (ja) 2009-07-02

Similar Documents

Publication Publication Date Title
US7444612B2 (en) Apparatus, method and program for supporting designing of integrated circuit using a common format
US20060259891A1 (en) System and method of generating an auto-wiring script
US20070124709A1 (en) Method and system for design rule checking for an SiP device
JP5020048B2 (ja) プリント基板間電気的接続チェックシステム
US8347256B2 (en) System and method of assisting circuit design
DE102010037566A1 (de) Systeme und Verfahren zur Generierung von Hardwarebeschreibungssprache (Hardware Description Language - HDL) für Kundenspezifische Leiterplatten
CN101364174B (zh) 印刷电路板测试文件生成***及方法
Lee et al. Virtualwire: Supporting rapid prototyping with instant reconfigurations of wires in breadboarded circuits
JP2006085576A (ja) 半導体集積回路のレイアウト方法、半導体集積回路のレイアウトプログラムおよび半導体集積回路のレイアウトシステム
JP2007094506A (ja) 回路検証システムと方法、及びプログラム
CN113705143A (zh) 一种自动化仿真***和自动化仿真方法
JP4648194B2 (ja) プリント基板設計指示支援方法およびその装置
JP2010175459A (ja) 診断装置、診断方法および試験装置
CN103310033B (zh) 编辑***和编辑方法
US11270056B2 (en) Method and apparatus for verifying electronic circuits
JP2004178170A (ja) 設計製造データ管理システム及びプログラム
JP2009174977A (ja) 電子部品の検査装置および検査プログラム
JP2013196368A (ja) 検証装置、検証方法、検証プログラム
CN104462681B (zh) 辅助干涉检查的方法
JP7355462B1 (ja) 回路設計装置、回路設計方法、及び、プログラム
Lin Human-Centered Circuit Board Design With Flexible Levels of Abstraction and Ambiguity
JP2009223697A (ja) 検証装置及び検証方法
US11036909B1 (en) Method and apparatus for designing multi-board electrical and electronic circuits
JP5456574B2 (ja) 基板検査システム
JP5014215B2 (ja) 検証装置及び検証方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120612

R150 Certificate of patent or registration of utility model

Ref document number: 5020048

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250