JP5014215B2 - 検証装置及び検証方法 - Google Patents
検証装置及び検証方法 Download PDFInfo
- Publication number
- JP5014215B2 JP5014215B2 JP2008068459A JP2008068459A JP5014215B2 JP 5014215 B2 JP5014215 B2 JP 5014215B2 JP 2008068459 A JP2008068459 A JP 2008068459A JP 2008068459 A JP2008068459 A JP 2008068459A JP 5014215 B2 JP5014215 B2 JP 5014215B2
- Authority
- JP
- Japan
- Prior art keywords
- logical connection
- information
- connection information
- terminal
- verification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
図1は本実施形態の検証装置の機能構成を示す図である。図1の検証装置1では、プリント基板の設計仕様書に基づいて作成された回路図の論理接続を最終的に検証するが、設計仕様書を作成する段階において、設計仕様書の検証も単独に行うことができる。設計仕様書が有する設計仕様書情報には、例えば、プリント基板に配置される部品の情報、部品に含まれる端子の情報、端子間の論理接続情報等が含まれる。設計仕様書情報とは、設計仕様書に含まれる情報のうち、コンピュータによって処理されることのできる電子的な情報をいう。設計仕様書には、プリント基板に配置される部品の端子間の接続の情報を有する機能ブロック図、プリント基板の外部インタフェースとなるコネクターへの接続の情報を有するコネクター仕様表等がある。
図2は本実施形態における設計仕様書の作成から回路図の検証までのフロー図である。図2のステップS1では、仕様書作成部100において、設計仕様書が作成される。ステップS1に続いてステップS2に進み、論理接続情報取得部200が、ステップS1で作成された設計仕様書に含まれる設計仕様書情報の中から、論理接続情報を取得する。ステップS2に続くステップS3では、設計仕様書検証部300が、ステップS2で取得された論理接続情報により、設計仕様書に基づくプリント基板の端子間の論理接続の検証を行う。ステップS3に続いてステップS4に進み、カバレッジ測定部400が、ステップS2で取得された論理接続情報に基づき、設計仕様書において論理接続の仕様が確立された端子の割合を測定する。
図3及び図4は、設計仕様書の作成に用いられるシンボルを説明する図である。
図5は、シンボル作成部110によって作成される設計仕様書の例を示す図である。図5(A)では、部品のシンボルに含まれる端子のシンボルが、接続を表すシンボルによって接続されている。図5のシンボルa1は、部品「LSI1」の端子「ADD[10:31]」と、部品「MEM1」の端子「ADD[20:0]」及び部品「MEM2」の端子「ADD[18:0]」とを接続するバスを表すシンボルである。また、図5のシンボルa2は、部品「LSI1」の端子「DATA[0:15]」と、部品「MEM1」の端子「D_Q[15:0]」とを双方向信号により接続するバスを表すシンボルである。
図6は、論理接続情報を含む設計仕様書の例である。図6において、「CN103」は部品の識別情報である。また、「Pin No」はコネクターの端子の番号、「論理信号名」はコネクターの端子に入力され、あるいはその端子から出力される信号の識別情報、「I/O」は信号の方向を表す情報である。例えば、論理接続情報dにおいて、「A5」は端子の識別情報、「SBU_CLK」は信号の識別情報、「O」は信号の方向を表す情報である。
図7は、設計仕様書から取得された論理接続情報のカバレッジを説明する図である。図7において、左下がりの斜線のハッチングを施された端子が、設計仕様書に基づいて論理接続が確立された端子であり、右下がりの斜線のハッチングを施された端子が、設計仕様書に論理接続情報が含まれていない端子である。
図8は、設計仕様書に含まれている論理接続情報を検証する処理の例を示すフロー図である。図8では、設計仕様書検証部300によって、コネクター仕様表と機能ブロック図とに含まれている論理接続情報の検証が行われる。
図9は、図8のステップS108及びステップS109で行われる設計仕様書内の論理接続の検証の処理を示すフロー図である。図9では、設計仕様書検証部300により、コネクター仕様表及び機能ブロック図に含まれる論理接続情報が検証される。図9の処理は、一の論理接続情報毎に実行される。
図10は、設計仕様書検証部300により出力される、設計仕様書の検証結果の例を示す図である。図10(A)は、設計仕様書における検証結果のサマリーである。図10(A)では、検証によって検出された誤りの数が、誤りの種類毎に示されている。図10(A)において、論理接続情報カバレッジの情報eは、設計仕様書の検証において、論理接続が確立された端子の割合を表す。
図11は、設計仕様書に基づいて作成された回路図における論理接続情報を、設計仕様書に含まれている論理接続情報と比較することにより検証する処理の例を示すフロー図である。図11の処理は、設計検証部600によって行われる。図11のステップS21では、ライブラリ情報が読み込まれる。ライブラリ情報は、例えば、論理接続毎に対応する期待値である真理値の情報を有する。ステップS21に続いてステップS22に進み、設計仕様書の機能ブロック図に含まれている論理接続情報が読み込まれる。ステップS22に続いてステップS23に進み、設計仕様書のコネクター仕様表に含まれている論理接続情報が読み込まれる。
図12は、設計仕様書の論理接続情報によるネットリストの検証の処理を示すフロー図である。図12のステップS301では、設計仕様書の機能ブロック図とコネクター仕様書との間の、論理接続情報の矛盾の有無が検証される。この処理は、図8の処理と同様である。ステップS301に続いてステップS302に進み、ステップS301の処理において、設計仕様書の論理接続情報に矛盾が含まれていた場合には、処理を終了する。
図13は、図12のステップS305におけるネットリストを読み込む処理の詳細を示すフロー図である。
図14は、読み込まれたネットリストに含まれている端子の情報を、外部インタフェース信号の情報と対応づける処理の例を示すフロー図である。図14の処理は、図13のステップS404及びステップS411で行われる処理の詳細である。
図15は、図12から図14の処理によりネットリストが検証される際に、検出される誤りの種類を説明する図である。図15(A)は、コネクター仕様表に基づくネットリストの誤りの種類を説明する図である。図15(A)の「エラー番号」は、コネクター仕様表における信号の方向と、ネットリストにおける信号の方向とが異なる場合に、出力されるエラーを表す識別情報である。また、図15(B)の「エラー番号」は、設計仕様書とネットリストとで、端子の識別情報又は信号の情報の有無が異なる場合に、出力されるエラーを表す識別情報である。
100 仕様書作成部
110 シンボル作成部
111 部品選択部
113 接続選択部
115 出力部
130 論理接続表入力部
200 論理接続情報取得部
210 取得部
230 出力部
300 設計仕様書検証部
400 カバレッジ測定部
410 測定部
430 確立情報取得部
500 回路図入力部
600 設計検証部
610 期待値生成部
630 比較部
700 画面生成部
Claims (7)
- プリント基板に配置される部品の端子間の論理接続情報を有する、設計の関係者によるレビュー対象となる表および図を含む設計仕様書情報から、前記論理接続情報を取得する論理接続情報取得手段と、
前記論理接続情報取得手段により取得された、表から取得された論理接続情報と図から取得された論理接続情報の信号方向の一致性を確認することにより、前記論理接続情報を検証する設計仕様検証手段と
を備えたことを特徴とする検証装置。 - 前記論理接続情報は、前記端子毎に、該端子の識別情報と該端子に入力される信号あるいは当該端子から出力される信号の情報とが対応づけられ、
前記設計仕様検証手段は、前記端子に対応する論理接続情報毎に同一の信号の情報を有する論理接続情報の有無により、前記論理接続情報を検証する
ことを特徴とする請求項1に記載の検証装置。 - 前記論理接続情報は、前記端子毎に、該端子の識別情報と該端子に入力される信号の情報及び/又は該端子から出力される信号の情報とが対応づけられ、前記信号の情報は、該信号の方向の情報及び該信号の識別情報とを有し、
前記設計仕様検証手段は、第1の論理接続情報における信号の方向と、前記第1の論理接続情報と同一の信号の情報を有する第2の論理接続情報における信号の方向との一致性を検証する
ことを特徴とする請求項1または2のいずれか一項に記載の検証装置。 - 前記論理接続情報取得手段によって取得された論理接続情報に基づき、論理接続が確立した接続の割合を測定する測定手段
を備えたことを特徴とする請求項1乃至3のいずれか一項に記載の検証装置。 - 前記論理接続情報取得手段によって取得された論理接続情報に基づき、論理接続仕様が確立した接続の情報及び/又は論理接続仕様が確立していない接続の情報を取得する確立情報取得手段
を備えたことを特徴とする請求項1乃至4のいずれか一項に記載の検証装置。 - 前記確立情報取得手段によって取得された情報を表示する画面を生成する画面生成手段
を備えたことを特徴とする請求項5に記載の検証装置。 - 検証装置が、プリント基板に配置される部品の端子間の論理接続情報を有する、設計の関係者によるレビュー対象となる表および図を含む設計仕様書情報から、前記論理接続情報を取得する論理接続情報取得工程と、
前記検証装置が、前記論理接続情報取得工程において取得された、表から取得された論理接続情報と図から取得された論理接続情報の信号方向の一致性を確認することにより、前記論理接続情報を検証する設計仕様検証工程と
を備えたことを特徴とする検証方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008068459A JP5014215B2 (ja) | 2008-03-17 | 2008-03-17 | 検証装置及び検証方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008068459A JP5014215B2 (ja) | 2008-03-17 | 2008-03-17 | 検証装置及び検証方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009223698A JP2009223698A (ja) | 2009-10-01 |
JP5014215B2 true JP5014215B2 (ja) | 2012-08-29 |
Family
ID=41240388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008068459A Expired - Fee Related JP5014215B2 (ja) | 2008-03-17 | 2008-03-17 | 検証装置及び検証方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5014215B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6015018B2 (ja) | 2012-02-07 | 2016-10-26 | 株式会社リコー | 製品全体エレキ仕様の編集・検証システム |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1063537A (ja) * | 1996-08-21 | 1998-03-06 | Fujitsu Ltd | プロパティ検証方法および装置 |
JP2001005847A (ja) * | 1999-06-22 | 2001-01-12 | Nec Corp | 形式的検証装置および方法 |
JP2001022817A (ja) * | 1999-07-13 | 2001-01-26 | Hitachi Ltd | 論理回路自動生成装置 |
JP2005196681A (ja) * | 2004-01-09 | 2005-07-21 | Matsushita Electric Ind Co Ltd | Lsi検証装置 |
JP4472562B2 (ja) * | 2005-03-11 | 2010-06-02 | 株式会社図研 | プリント基板の設計方法、プリント基板の設計システム、プログラムおよびコンピューター読み取り可能な記録媒体 |
JP2006350451A (ja) * | 2005-06-13 | 2006-12-28 | Sharp Corp | 回路設計支援装置、および回路設計支援方法 |
-
2008
- 2008-03-17 JP JP2008068459A patent/JP5014215B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009223698A (ja) | 2009-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080294939A1 (en) | Debugging device and method using the lpc/pci bus | |
CN105740487B (zh) | 基于工艺设计包的版图与原理图一致性验证方法 | |
CN103852709A (zh) | 电路板上电子元件与电路板功能检测的***及其方法 | |
US20080141183A1 (en) | CAD apparatus, method, and computer product for designing printed circuit board | |
JP5107106B2 (ja) | 検証装置及び検証方法 | |
JP5014215B2 (ja) | 検証装置及び検証方法 | |
JP5050809B2 (ja) | 嵌合チェック支援装置および嵌合チェック支援プログラム | |
CN109885327A (zh) | 一种升级cpld的方法及装置 | |
TWI281629B (en) | Interactive circuit assembly test/inspection scheduling | |
JP2007094506A (ja) | 回路検証システムと方法、及びプログラム | |
US20100269080A1 (en) | Computer-aided design system and method for simulating pcb specifications | |
JP4962084B2 (ja) | 回路設計検証システム、方法、及び、プログラム | |
JP5020048B2 (ja) | プリント基板間電気的接続チェックシステム | |
TWI468965B (zh) | 佈線檢查系統及方法 | |
CN115081389B (zh) | 一种印刷电路板走线检查方法、装置、设备、存储介质 | |
TW201346607A (zh) | 電磁相容性檢測方法及裝置 | |
JP6047900B2 (ja) | 検証装置、検証方法、検証プログラム | |
US20190005179A1 (en) | Circuit comparing method and electronic device | |
JP2020165713A (ja) | 検査データ出力装置、表示システムおよび検査データ出力方法 | |
JP2014222188A (ja) | 検査装置、検査方法、検査プログラム及び検査システム | |
TW201423125A (zh) | 電路板上電子元件與電路板功能檢測的系統及其方法 | |
US8223404B2 (en) | Image forming system, computer readable recording medium storing image forming program and image forming method | |
TW201437834A (zh) | 直流電流傳輸設計檢測方法及裝置 | |
TW201520797A (zh) | 印刷電路檢查方法與裝置 | |
JP2014186706A (ja) | 配線検査装置、配線検査プログラム及び配線検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100412 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120605 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5014215 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |