JP5015696B2 - 半導体装置の製造方法及び製造装置 - Google Patents

半導体装置の製造方法及び製造装置 Download PDF

Info

Publication number
JP5015696B2
JP5015696B2 JP2007220122A JP2007220122A JP5015696B2 JP 5015696 B2 JP5015696 B2 JP 5015696B2 JP 2007220122 A JP2007220122 A JP 2007220122A JP 2007220122 A JP2007220122 A JP 2007220122A JP 5015696 B2 JP5015696 B2 JP 5015696B2
Authority
JP
Japan
Prior art keywords
polishing
semiconductor device
manufacturing
polished
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007220122A
Other languages
English (en)
Other versions
JP2008091883A (ja
Inventor
昌史 白谷
朋岳 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2007220122A priority Critical patent/JP5015696B2/ja
Priority to US11/847,124 priority patent/US8334210B2/en
Priority to KR1020070088449A priority patent/KR100870205B1/ko
Priority to TW096132698A priority patent/TWI357102B/zh
Priority to CN2007101482533A priority patent/CN101140857B/zh
Publication of JP2008091883A publication Critical patent/JP2008091883A/ja
Application granted granted Critical
Publication of JP5015696B2 publication Critical patent/JP5015696B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は半導体装置の製造方法に関し、特にウエハの研磨を行う工程を有する半導体装置の製造方法、及びその製造装置に関する。
半導体装置の製造工程において、表面を平坦化するための研磨が行われることがある。その研磨は、例えば、層間絶縁膜の平坦化、トランジスタの素子分離を形成する工程、トランジスタと上部の配線層を接続するコンタクトを形成する工程、金属配線形成工程などで行われる。このような工程における表面研磨は、表面を平坦化させるのみならず、不要な膜を除去する目的で行われることが有る。
例えば、コンタクトを形成する工程や、金属配線を形成する工程では、絶縁膜層に凹部を形成しておき、この凹部にスパッタリングやCVD法等によって金属膜が埋めこまれる。ここで、凹部以外の表面にも金属膜が形成される。凹部以外に形成された金属膜は、除去する必要が有る。表面を研磨することにより、不要部分に形成された金属膜が除去される。
このような研磨の一例として、コンタクトを形成する工程での研磨について説明する。図1は、研磨前と研磨後の、被研磨対象の断面図である。図1(a)は研磨前、(b)は研磨後の断面図を示している。図1(a)に示されるように、基板1上には層間絶縁膜3が設けられている。層間絶縁膜3には、電極やソース・ドレイン領域と上部配線層との電気的接続を行うためのホール4が形成されている。このホール4には、金属膜2が埋めこまれている。スパッタリング法やCVD法によって金属膜を埋めこんだ場合、特別な工夫をしない限り、金属膜はホール4以外の層間絶縁膜3上にも形成される。ホール4以外の部分に形成された金属膜2は不要であるので研磨により除去される。研磨によって、図1(b)に示されるように、不要な金属膜2が除去される。
このような研磨工程に対しては、近年の微細化および複雑化したデバイス構造により、より良好な研磨後形状が得られることが求められている。一方で、量産性に対する要求から、スループット等の生産性を向上させることも重要な課題となっている。
上記と関連して、特許文献1には、高いスループットを実現する事を目的とした技術が示されている。特許文献1には、複数の研磨テーブルと、研磨テーブルの数より多い研磨ヘッドを有する研磨装置が記載されている。その特許文献1では、研磨に用いられていない研磨ヘッドに対して、半導体基板の取り付け、取り外しを行う事が記載されている。
一方、特許文献2には、金属膜表面を除去する表面層除去工程において、研磨を少なくとも2段階で行い、研磨の第1段階は高荷重で研磨を行い、第2段階はそれより低荷重で行う事が記載されている。
特開2004−296596号公報 特開2000−173959号公報
ところで、被研磨対象を研磨する際には、研磨の不均一性によって生じる研磨残りの除去などを目的として、オーバー研磨が行われることがある。即ち、一度、被研磨対象の表面層を、所定の量だけ研磨した後に、更にオーバー研磨を行って研磨残りを除去するのである。
しかしながら、オーバー研磨を実施した場合、研磨初期に生じる実質的に研磨が進行しない時間(インキュベーションタイム)が長くなることがあった。このようなインキュベーションタイムの増大は、金属膜と絶縁膜との双方が露出した面を研磨する際に顕著であった。インキュベーションタイムが長くなると、スループットが低下してしまう。また、金属膜と絶縁膜との双方が露出した面をオーバー研磨する場合には、インキュベーションタイム中に金属材料が研磨液により侵食されてしまいやすくなる。即ち、リセス(薬液の浸食作用による配線パターンの後退)やエロージョン(密集配線の局所的後退)の増大が問題となる。このような問題の原因としては、絶縁膜が露出しているためにオーバー研磨を開始した直後に温度が上昇しづらく、金属膜が研磨されるのに必要な熱が加えられないことが考えられる。
既述の特許文献2には、ウエハの表面の全面が金属膜である場合について、インキュベーションタイムを短縮させる技術について記載されている。しかしながら、金属膜と絶縁膜の双法が露出した面をオーバー研磨する際に、インキュベーションタイムを短くさせる技術は、何れの文献にも記載されていない。従って、オーバー研磨時にインキュベーションタイムを短縮させる事のできる技術の提供が望まれる。
その課題を解決するための手段が、下記のように表現される。その表現中に現れる技術
的事項には、括弧()つきで、番号、記号等が添記されている。その番号、記号等は、本
発明の実施の複数の形態又は複数の実施例のうちの少なくとも1つの実施の形態又は複数の実施例を構成する技術的事項、特に、その実施の形態又は実施例に対応する図面に表現されている技術的事項に付せられている参照番号、参照記号等に一致している。このような参照番号、参照記号は、請求項記載の技術的事項と実施の形態又は実施例の技術的事項との対応・橋渡しを明確にしている。このような対応・橋渡しは、請求項記載の技術的事項が実施の形態又は実施例の技術的事項に限定されて解釈されることを意味しない。
本発明にかかる半導体装置の製造方法は、被研磨対象の表面を、絶縁膜(3)と金属膜(2)との双方が露出した状態にする初期工程(ステップS20)と、絶縁膜と金属膜との双方が露出した状態の前記被研磨対象の表面を研磨するオーバー研磨工程(ステップS30〜40)と、を具備する。オーバー研磨工程(S30〜40)は、高荷重研磨工程(ステップS30)と、高荷重研磨工程(S30)の後に実施される通常荷重研磨工程(ステップS40)と、を有する。高荷重研磨工程(S30)において、通常荷重研磨工程(S40)よりも高い研磨荷重で研磨を行う。
このように、オーバー研磨工程において、高荷重で研磨した後に、通常の荷重で研磨することにより、オーバー研磨工程の初期において、被研磨対象と研磨パッドとの摩擦が増加し、熱の発生が大きくなる。金属膜に対しても早期に研磨に必要な熱が加えられ、インキュベーションタイムが短縮される。その結果、スループットの低下が抑制される。
本発明に依れば、オーバー研磨時にインキュベーションタイムを短くさせる事のできる半導体装置の製造方法、及び半導体装置の製造装置が提供される。
(第1の実施形態)
図面を参照しつつ、本発明の第1の実施形態について説明する。尚、以下に述べる本実施形態では、一例として、ホールに金属膜としてタングステン膜やTiN/Tiの埋め込まれた半導体ウエハを研磨する場合について説明する。但し、本発明の工夫は、これに限られるものではなく、半導体導体ウエハ上に形成された凹部に金属膜の埋め込まれたものであれば適用できる。
図2は、本実施形態にかかる半導体装置の製造装置100の構成を示す概略構成図である。この半導体装置の製造装置100は、制御装置101と研磨装置102とを有している。制御装置101は、研磨装置102の動作を制御するものである。制御装置101は、例えば、インストールされたプログラムによりその機能を実現するコンピュータである。後述する研磨装置102の動作は、特に断りの無い限り、この制御装置101の指示により実現される。
本実施形態に係る半導体装置の製造装置によって研磨される被研磨対象105は、図1(a)で示したように、層間絶縁膜3(酸化膜)に形成されたホール4に金属膜2(TiN/Tiの積層膜21とタングステン膜22)が埋め込まれた後の半導体ウエハである。金属膜2を形成する際には、ホール4以外の部分にも金属膜2が形成されるので、金属膜2が全面に露出した状態になっている。
図2へ戻り、研磨装置102について説明する。研磨装置102は、本実施形態ではCMP装置である。研磨装置102は、3つの研磨テーブルを有している。3つの研磨テーブルのうちの一つはタングステン膜除去用テーブル103であり、他の一つはバリア層除去用テーブル104であり、更に他の一つはオーバー研磨用テーブル106である。夫々の研磨テーブルには、研磨パッド(図示せず)が貼り付けられている。被研磨対象105は、研磨ヘッド(図示せず)に取り付けられて、タングステン膜除去用テーブル103、バリア層除去用テーブル104、オーバー研磨用テーブル106によりこの順で研磨される。
このように、複数の研磨テーブルを有する研磨装置102を用いる事で、一度に複数枚のウエハを研磨することができるので、単一の研磨テーブルを有する研磨装置を用いた場合よりもスループットを向上させる事ができる。
続いて、本実施形態にかかる半導体装置の製造方法について説明する。図3は、この半導体装置の製造方法のフローチャートである。この半導体装置の製造方法は、金属膜を形成する工程(ステップS10)、初期研磨工程(ステップS20)、オーバー研磨工程(ステップS30、40)を有している。各工程における動作の詳細について、以下に説明する。
ステップS10;金属膜の形成
層間絶縁膜3にホール4の形成された半導体ウエハを用意する。この半導体ウエハの表面に金属膜2を形成させる。金属膜2の形成は、例えば、CVD法やスパッタリング法により行われる。このようにして金属膜2を形成させると、ホール4内は金属膜2によって埋めこまれる。また、ホール4以外の半導体ウェハ表面も、金属膜2によって覆われる。
ステップS20;初期研磨工程
続いて、半導体ウエハの表面の金属膜2を、研磨装置102によって研磨する。まずタングステン膜除去用テーブル103によって、図4(a)に示されるように、タングステン膜層22を研磨する。続いて、バリア層除去用テーブル104によって、図4(b)に示されるように、バリア層21を研磨する。ウエハ表面の少なくとも一部において層間絶縁膜3が露出した状態を終点として、金属膜2の初期研磨を終了させる。尚、終点を検知する手法としては、例えば、研磨テーブルの駆動電圧や駆動電流の変化に基いて検知するなど、公知の手法を用いる事ができる。
終点を検知した直後では、図4(c)に示されるように、金属膜2がウエハ表面の一部に残っている事がある。本実施形態のCMP法などでは、研磨速度が比較的遅い外周側に、金属膜2の研磨残りが発生し易い。
ステップS30〜40;オーバー研磨
続いて、研磨残りを除去するために、ウエハ表面をオーバー研磨する。このオーバー研磨工程は、オーバー研磨用テーブル106上で行われる。図5は、初期研磨工程(S20)と、オーバー研磨工程(S30〜40)とにおける、研磨時間と研磨荷重の関係を示すグラフである。オーバー研磨を行うにあたっては、まず高荷重で研磨が行われる(高荷重研磨;ステップS30)。続いて、通常荷重(S30の荷重よりも低い荷重)での研磨が行われる。このステップS30、40の処理によって、図4(d)に示されるように、ホール4部分を除いて金属膜2が除去された状態となる。これにより、不要部分に形成された金属膜2が除去される。
尚、図5に示されるグラフでは、初期研磨工程(S20)と通常荷重研磨工程(S40)との研磨荷重が同じになっているが、通常荷重研磨工程(S20)の研磨荷重は、必ずしも初期研磨工程(S20)における研磨荷重と同じである必要はない。また、初期研磨工程(S20)において、必ずしも、タングステン膜層の研磨時とバリア層の研磨時とを同一荷重で研磨する必要もない。
また、本実施形態では、タングステン膜除去用テーブル103においてタングステン膜層22を研磨し、バリア層除去用テーブル104でバリア層21を研磨する場合について説明したが、必ずしもタングステン膜層22とバリア層21との研磨を別テーブル上で行う必要はない。例えば、タングステン膜層22を途中まで一の研磨テーブルで研磨し、残存したタングステン膜層22とバリア層21とを別テーブル上で研磨してもよい。このとき、研磨装置21に含まれる複数の研磨テーブルの各々の研磨時間が略同じになるようにすれば、スループットが向上する。
各工程における研磨時間は、例えば、金属膜2の膜厚が400nmであった場合、初期研磨工程のタングステン膜研磨時(タングステン研磨用テーブル上での研磨)が20〜50秒、バリア層研磨時(バリア層研磨用テーブル上での研磨)が20〜50秒、オーバー研磨時(S30とS40の合計)が10〜50秒である。
本実施形態によれば、高荷重研磨工程(S30)を用いない場合と比較して、インキュベーションタイムを短縮させる事ができる。これは、以下に記載する理由による。
CMP法などのように、被研磨対象の表面と研磨パッドとの摩擦を用いて研磨を行う場合、研磨速度は研磨部分の温度に依存する傾向がある。金属膜2と層間絶縁膜3との双方が露出した表面をオーバー研磨する場合、層間絶縁膜3が摩擦により発生する熱を逃がしてしまうので、金属膜2に対しては熱が加わり難く、温度が上昇し難い。従って、インキュベーションタイムが長くなってしまう。
これに対して本実施形態では、オーバー研磨の初めに高荷重研磨を行っているので、ウエハ表面に加わる摩擦を大きくして、熱の発生量を増やす事ができる。これにより、金属膜2に加わる熱量も増大し、金属膜2の温度も比較的早く上昇する。従って、インキュベーションタイムを短縮させる事ができ、金属膜2を除去するのに必要な時間も短縮させる事ができる。その結果として、スループットが向上する。
また、インキュベーションタイムが短縮されるので、リセスやエロージョンの発生も抑制される。更に、スラリーとの接触時間も低減するので、研磨後の表面形状もより平滑になり、理想的な形状が得られる。
また、オーバー研磨工程(S30〜40)と、それ以前の工程(S10、20)とを別の研磨テーブルで実施する場合には、同じテーブル上で実施する場合よりも、オーバー研磨工程開始時における被研磨部の温度が下がり易い。よって、上述のように高荷重研磨工程(S30)によるインキュベーションタイムの短縮効果が、より効果的になる。
尚、高荷重研磨工程(S30)における研磨荷重は、通常荷重研磨工程(S40)における研磨荷重よりも、0.5から3.5psiほど高いことが好ましい。S30とS40における研磨荷重の差が、0.5psiより小さい場合には、インキュベーションタイムを十分に短縮させる事が難しくなる。一方、この差が3.5psiよりも大きい場合には、研磨荷重が高くなりすぎて、研磨が不均一になる事がある。
また、高荷重研磨工程(S30)を実施する時間としては、1〜15秒が好ましい。
尚、本発明者らによる実験の結果、オーバー研磨工程を最初から最後まで一定の荷重で研磨を行った場合には、不要部分の金属膜2を除去するのに要した時間が34秒であったのに対して、高荷重研磨工程(S30)を用いた場合には28秒であった。尚、高荷重研磨工程では、3.8psiで10秒間、通常荷重研磨工程では2.3psiで研磨を行った。また、高荷重研磨工程及び通常荷重研磨工程ともに、研磨テーブルの回転数を100rpm、研磨ヘッドの回転数を100rpmとして、研磨を行った。この実験結果からも、高荷重研磨工程(S30)を導入することにより、オーバー研磨時のインキュベーションタイムが短縮され、研磨時間全体としても短縮される事が確認された。
また、本発明者らによって行われた別の実験結果を、図6に示す。図6は、研磨時間と、半導体ウェハ表面の研磨量とを示すグラフである。比較例1は、オーバー研磨工程における研磨荷重を2.3psiで一定として研磨した場合の結果である。実施例1は、高荷重研磨(3.8psi)を10秒間実施し、その後通常荷重(2.3psi)で研磨した場合の結果である。また、高荷重研磨工程及び通常荷重研磨工程ともに、研磨テーブルの回転数を100rpm、研磨ヘッドの回転数を100rpmとして、研磨を行った。
実施例1において、表面の研磨が実質的に始まる時間は、開始から約8秒後であった。一方、比較例1では、開始から約12秒後であった。このように、実施例1では、比較例2よりも、インキュベーションタイムが約4秒間短縮される事が確認された。
尚、本実施形態では、タングステン膜やTi/TiN積層膜を金属膜に埋めこむ場合(プラグ形成)における研磨について説明したが、これに限られず、Cu配線やビア形成時のような他の金属配線形成工程へも適用可能である。例えば、Cu配線形成時には、絶縁膜中に配線溝やビアホールが凹部として形成される。そして、金属膜として、バリアメタルやCu膜が形成される。このとき、凹部以外のウエハ表面にもCu膜やバリア膜が成膜される。この凹部以外に形成されたCu膜やバリア膜を除去するために、本実施形態で述べたような研磨荷重の工夫を適用することもできる。また、他の例として、金属膜として、Cu膜及びTa/TaNの積層膜を含む膜を用いた場合にも適用可能である。
(第2の実施形態)
続いて、本発明の第2の実施形態について説明する。本実施形態では、第1の実施形態に対して、高荷重研磨工程(S30)の動作が更に工夫されている。高荷重研磨工程(S30)以外の動作については、第1の実施形態と同様であるので説明を省略する。
図7は、本実施形態における、研磨工程での荷重を示すグラフである。本実施形態では高荷重研磨工程(S30)が、第1高荷重研磨工程と、第2高荷重研磨工程とを有している。第1高荷重研磨工程の研磨荷重は、第2高荷重研磨工程の研磨荷重よりも高い。また、第2高荷重研磨工程の研磨荷重は、通常荷重研磨工程の研磨荷重よりも高くなっている。即ち、オーバー研磨工程(S30〜40)において、研磨荷重が段階的に小さくなる。
高荷重で研磨することのできる時間は、金属膜2の強度によって制限を受ける事がある。例えば、Low−k膜等のように強度の比較的弱い膜を研磨する際には、高荷重研磨工程(S30)を長時間実施すると、金属膜2が損傷してしまうことがある。本実施形態によれば、段階的に研磨荷重を小さくしていく事により、このような金属膜2の損傷を抑えた上で、通常荷重研磨工程よりも高い研磨荷重での研磨を続ける事ができる。即ち、金属膜2の損傷を抑制し、且つ、インキュベーションタイムを十分に短縮させる事ができる。
(第3の実施形態)
続いて、本発明の第3の実施形態について説明する。本実施形態では、既述の実施形態と比較して、研磨装置21内の研磨テーブルの数が異なっている。既述の実施形態では、研磨テーブルが3個であったのに対して、本実施形態では2個である。本実施形態では、金属膜2の除去が、単一の研磨テーブルで行われる。尚、既述の実施形態と同じ構成、動作については、説明を省略する。
図8は、本実施形態にかかる半導体装置の製造装置100の概略構成図である。本実施の形態において、研磨装置102には、2つの研磨テーブルが配置されている。その2つの研磨テーブルは、金属膜除去用テーブル108とオーバー研磨用テーブル106である。金属膜除去用テーブル108上では、タングステン膜層22とバリア層21とが研磨される。金属膜除去用テーブル108による処理の終了した基板は、オーバー研磨用テーブル106上に移されて、既述の実施形態と同様にオーバー研磨工程が施される。
図9(a)、(b)は、本実施形態における研磨荷重と時間との関係を示すグラフである。図9(a)に示されるように、2個目の研磨テーブルによってオーバー研磨が実行される。既述の実施形態と同様に、このオーバー研磨時に高荷重研磨工程が実施される。図9(a)は、第1の実施形態と同様に、高荷重研磨工程が1段階である場合についてのグラフを示している。図9(b)は、第2の実施形態と同様に、高荷重研磨工程において、段階的に研磨荷重を低くしていく場合の例について示している。
このように、研磨テーブルの数は、既述の実施形態のように必ずしも3個である必要は無く、オーバー研磨工程において、高荷重研磨工程と通常荷重研磨工程とがあれば、研磨テーブル数は2個であってもよい。
(第4の実施形態)
本発明の第4の実施形態について説明する。図10は、本実施形態に係る半導体装置の製造装置100の概略構成図である。本実施形態にかかる半導体装置の製造装置100は、第3の実施形態に対して、更に仕上げ研磨用テーブル109が追加される。オーバー研磨工程の終了した半導体ウエハは、仕上げ研磨用テーブル109にて仕上げ研磨が行われる。尚、既述の実施形態と同じ構成、動作については、説明を省略する。
図11(a)、(b)は、本実施形態における研磨荷重と時間との関係を示すグラフである。図11(a)、(b)に示されるように、オーバー研磨工程において、高荷重研磨工程が実施される。図11(a)は、第1の実施形態と同様に、高荷重研磨工程が一定の研磨荷重で実施される場合のグラフを示している。図11(b)は、第2の実施形態と同様に、高荷重研磨工程において段階的に研磨荷重を低くしていく場合の例について示している。
図11(a)、(b)に示されるように、オーバー研磨工程の終了した半導体ウエハに対して、更に仕上げ研磨工程が施される。仕上げ研磨工程は、仕上げ研磨用テーブル上にて、一定の研磨荷重で実施される。この仕上げ研磨は、オーバー研磨終了後に残る微小な研磨傷を消失させるために行われる。通常、オーバー研磨工程時とは別のスラリーを用いて行われる。
このように、オーバー研磨工程は、必ずしも最後にウエハを処理する研磨テーブル上で行われる必要は無い。オーバー研磨工程以後に仕上げ研磨工程などの別工程を別テーブル上で実施してもよい。
(第5の実施形態)
続いて、第5の実施形態について説明する。本実施形態では、既述の第1の実施形態の高荷重研磨工程(S30)に代えて、高回転数で研磨を行う高回転数研磨工程(S30)が実施される。その他の点については、第1の実施形態と同様とすることができるので、詳細な説明は省略する。
図12は、初期研磨工程(S20)と、オーバー研磨工程(S30〜40)とにおける、研磨時間、研磨荷重、及び回転数の関係を示すグラフである。初期研磨工程及びオーバー研磨工程においては、研磨パッドの貼り付けられた研磨テーブルを回転させながら、研磨ヘッドに取りつけられた半導体ウェハを研磨パッドに押しつけ、研磨が行われる。本実施形態において、オーバー研磨を行うにあたっては、まず高回転数で研磨が行われる(高回転数研磨;ステップS30)。続いて、通常回転数(S30の回転数よりも低い回転数)での研磨が行われる(ステップS40)。尚、ここでの回転数は、研磨テーブルの回転数を指す。このステップS30、40の処理によって、図4(d)で示したように、ホール4部分を除いて金属膜2が除去された状態となる。これにより、不要部分に形成された金属膜2が除去される。尚、本実施形態では、初期研磨工程(S20)〜オーバー研磨工程(S30〜40)における研磨荷重は、一定である。
尚、図12に示されるグラフでは、初期研磨工程(S20)と通常回転数研磨工程(S40)との研磨荷重が同じになっているが、通常回転数研磨工程(S40)の研磨回転数は、必ずしも初期研磨工程(S20)における研磨回転数と同じである必要はない。また、初期研磨工程(S20)において、必ずしも、タングステン膜層の研磨時とバリア層の研磨時とを同一回転数で研磨する必要もない。
各工程における研磨時間は、例えば、金属膜2の膜厚が400nmであった場合、初期研磨工程のタングステン膜研磨時(タングステン研磨用テーブル上での研磨)が20〜50秒、バリア層研磨時(バリア層研磨用テーブル上での研磨)が20〜50秒、オーバー研磨時(S30とS40の合計)が10〜50秒である。
高回転数研磨工程における研磨回転数は、通常回転数研磨工程における研磨回転数よりも、10〜80rpmほど高いことが好ましい。研磨回転数の差が、10rpmより小さい場合には、インキュベーションタイムを十分に短縮させることが難しくなる。一方、この差が80rpmよりも大きい場合には、通常回転数に戻すのに時間を多大な時間を要してしまう。そのため、研磨速度が所望の値よりも速くなり、研磨量が増加して研磨後のウエハ形状が変化することがある。また、高回転数研磨工程を実施する時間としては、1〜15秒が好ましい。
本実施形態のように、オーバー研磨時において、高回転数研磨工程(S30)を実施する事によっても、ウエハ表面に加わる摩擦を大きくして、熱の発生量を増やす事ができる。これにより、第1の実施形態と同様に、金属膜2に加わる熱量を増大させ、金属膜2の温度を比較的早く上昇させることができる。従って、インキュベーションタイムを短縮させる事ができ、金属膜2を除去するのに必要な時間も短縮させる事ができる。その結果として、スループットが向上する。
また、インキュベーションタイムが短縮されるので、リセスやエロージョンの発生も抑制される。更に、スラリーとの接触時間も低減するので、研磨後の表面形状もより平滑になり、理想的な形状が得られる。
また、オーバー研磨工程(S30〜40)と、それ以前の工程(S10、20)とを別の研磨テーブルで実施する場合には、同じテーブル上で実施する場合よりも、オーバー研磨工程開始時における被研磨部の温度が下がり易い。よって、上述のように高回転数研磨工程(S30)によるインキュベーションタイムの短縮効果が、より効果的になる。
尚、本実施形態では、第1の実施形態における高荷重研磨工程(S30)を、高回転数研磨工程(S30)に置き換えた場合について説明した。しかし、第2〜4の実施形態における高荷重研磨工程(S30)を、高回転数研磨工程(S30)に置き換えて実施してもよい。すなわち、第2の実施形態のように、高回転数研磨工程を2段階とし、段階的に回転数を下げてもよい。また、第3の実施形態のように、研磨テーブルが2個の場合に適用してもよい。また、第4の実施形態のように、オーバー研磨の後に、仕上げ研磨工程を追加してもよい。
(第6の実施形態)
続いて、第6の実施形態について説明する。第1、第5の実施形態では、オーバー研磨工程の初期において、高荷重研磨工程及び高回転数研磨工程のいずれかを実施する場合について説明した。これに対して、本実施形態では高荷重、且つ、高回転数で研磨が行われる。その他の点については、既述の実施形態と同様とすることができるので、詳細な説明は省略する。
図13は、初期研磨工程(S20)と、オーバー研磨工程(S30〜40)とにおける、研磨時間と研磨荷重の関係を示すグラフである。本実施形態において、オーバー研磨を行うにあたっては、まず高回転数、且つ、高荷重で研磨が行われる(高荷重高回転数研磨;ステップS30)。続いて、通常回転数、且つ、通常荷重での研磨が行われる(通常荷重通常回転数研磨;ステップS40)。尚、ここでの回転数は、研磨テーブルの回転数を指す。このステップS30、40の処理によって、図4(d)で示したように、ホール4部分を除いて金属膜2が除去された状態となる。これにより、不要部分に形成された金属膜2が除去される。
本実施形態のように、オーバー研磨時の初期において、高荷重、且つ、高回転数で研磨を行うことによっても、ウエハ表面に加わる摩擦を大きくして、熱の発生量を増やす事ができる。これにより、第1の実施形態と同様に、金属膜2に加わる熱量を増大させ、金属膜2の温度を比較的早く上昇させることができる。従って、インキュベーションタイムを短縮させる事ができ、金属膜2を除去するのに必要な時間も短縮させる事ができる。その結果として、スループットが向上する。
この際、高荷重、且つ、高回転数とすることにより、半導体ウェハ表面に加えられる摩擦力による熱量を、相乗的に多くすることができ、効果的に研磨時の温度を上昇させる事ができる。
尚、本実施形態では、第1、5の実施形態における高荷重研磨工程、高回転数研磨工程を、高荷重高回転数研磨工程(S30)に置き換えた場合について説明した。しかし、第2〜4の実施形態における高荷重研磨工程(S30)を、高荷重高回転数研磨工程(S30)に置き換えて実施してもよい。
研磨前(a)と研磨後(b)におけるウエハの断面図である。 第1の実施形態にかかる半導体装置の製造装置の概略構成図である。 半導体装置の製造方法のフローチャートである。 研磨過程におけるウエハの断面図である。 第1の実施形態において、研磨工程における時間と研磨荷重との関係を示すグラフである。 実施例1及び比較例1の実験結果を示すグラフである。 第2の実施形態において、研磨工程における時間と研磨荷重との関係を示すグラフである。 第3の実施形態にかかる半導体装置の製造装置の概略構成図である。 第3の実施形態において、研磨工程における時間と研磨荷重との関係を示すグラフである。 第4の実施形態にかかる半導体装置の製造装置の概略構成図である。 第4の実施形態において、研磨工程における時間と研磨荷重との関係を示すグラフである。 第5の実施形態において、研磨工程における時間と研磨荷重との関係を示すグラフである。 第6の実施形態において、研磨工程における時間と研磨荷重との関係を示すグラフである。
符号の説明
1 基板
2 金属膜
21 TiN/Ti
22 タングステン膜層
3 層間絶縁膜
4 ホール
100 半導体装置の製造装置
101 制御装置
102 研磨装置
103 タングステン膜除去用テーブル
104 バリア層除去用テーブル
105 ウエハ
106 オーバー研磨用テーブル
107 仕上げ研磨用テーブル
108 金属膜除去用テーブル

Claims (27)

  1. 被研磨対象の表面を、絶縁膜と金属膜との双方が露出した状態にする初期工程と、
    絶縁膜と金属膜との双方が露出した状態の前記被研磨対象の表面を研磨するオーバー研磨工程と、
    を具備し、
    前記オーバー研磨工程は、
    高荷重研磨工程と、
    前記高荷重研磨工程の後に実施される通常荷重研磨工程と、
    を有し、
    前記高荷重研磨工程において、前記通常荷重研磨工程よりも高い研磨荷重で研磨を行う
    半導体装置の製造方法。
  2. 請求項1に記載された半導体装置の製造方法であって、
    前記初期工程は、
    表面に絶縁膜の形成された前記被研磨対象の前記絶縁膜に、凹部を形成する工程と、
    前記凹部及び表面を被覆するように前記金属膜を形成させる金属膜形成工程と、
    前記金属膜形成工程の後に、表面の前記金属膜を研磨して、前記絶縁膜の少なくとも
    一部を露出させる初期研磨工程と、
    を有する
    半導体装置の製造方法。
  3. 請求項2に記載された半導体装置の製造方法であって、
    前記オーバー研磨工程と、前記初期研磨工程とは、異なる研磨テーブル上で実施される
    半導体装置の製造方法。
  4. 請求項1乃至3のいずれかに記載された半導体装置の製造方法であって、
    前記金属膜は、バリア層と、前記バリア層上に形成されたタングステン膜層とを有し、
    前記バリア層は、TiN層を含んでいる
    半導体装置の製造方法。
  5. 請求項4に記載された半導体装置の製造方法であって、
    前記バリア層は、TiNとTiとの積層膜層である
    半導体装置の製造方法。
  6. 請求項4又は5に記載された半導体装置の製造方法であって、
    前記初期研磨工程は、
    前記タングステン膜層を除去するタングステン除去工程と、
    前記バリア層を除去するバリア層除去工程と、を有し、
    前記タングステン除去工程と、前記バリア層除去工程とは、異なる研磨テーブル上で実
    施される
    半導体装置の製造方法。
  7. 請求項1乃至3のいずれかに記載された半導体装置の製造方法であって、
    前記金属膜は、Cu膜を含んでいる
    半導体装置の製造方法。
  8. 請求項7に記載された半導体装置の製造方法であって、
    前記金属膜は、更に、TaとTaNとの積層膜を含んでいる
    半導体装置の製造方法。
  9. 請求項1乃至8のいずれかに記載された半導体装置の製造方法であって、
    前記高荷重研磨工程は、
    第1高荷重研磨工程と、
    前記第1高荷重研磨工程の後に実施される第2高荷重研磨工程と、
    を有し、
    前記第2高荷重研磨工程における研磨荷重は、前記第1高荷重研磨工程と前記通常荷重
    研磨工程との間である
    半導体装置の製造方法。
  10. 請求項1乃至9のいずれかに記載された半導体装置の製造方法であって、
    更に、
    前記オーバー研磨工程の後に、研磨液を変更して仕上げ研磨を行う仕上げ研磨工程、
    を具備する
    半導体装置の製造方法。
  11. 請求項1乃至10のいずれかに記載された半導体装置の製造方法であって、
    前記被研磨対象は、半導体ウエハ上に形成された膜である
    半導体装置の製造方法。
  12. 請求項1乃至11のいずれかに記載された半導体装置の製造方法であって、
    前記オーバー研磨工程は、CMP(Chemical Mechanical Pol
    ishing)法により行われる
    半導体装置の製造方法。
  13. 研磨装置と、
    前記研磨装置の動作を制御する制御装置と、
    を具備し、
    前記研磨装置は、
    被研磨対象の研磨を行う露出用研磨テーブル群と、
    前記露出用研磨テーブル群で研磨された後の被研磨対象を、更に研磨するオーバー研
    磨用研磨テーブルと、を有し、
    前記制御装置は、
    前記露出用研磨テーブル群により、被研磨対象を、絶縁膜と金属膜との双方が露出し
    た状態になるように研磨し、
    前記オーバー研磨用テーブルにより前記被研磨対象を研磨するにあたり、初期の研磨
    荷重が高くなるように前記研磨装置の動作を制御する
    半導体装置の製造装置。
  14. 請求項13に記載された半導体装置の製造装置であって、
    前記研磨装置は、更に、前記オーバー研磨用研磨テーブルで研磨された後の被研磨対象
    を仕上げ研磨する仕上げ研磨用研磨テーブル、
    を有する
    半導体装置の製造装置。
  15. 請求項13又は14に記載された半導体装置の製造装置であって、
    前記研磨装置は、CMP装置である
    半導体装置の製造装置。
  16. 請求項13乃至15のいずれかに記載された半導体装置の製造装置であって、
    前記露出用研磨テーブル群は、
    タングステン膜を除去するためのタングステン膜除去用研磨テーブルと、
    バリア層を除去するためのバリア層除去用研磨テーブルと
    を有する
    半導体装置の製造装置。
  17. 被研磨対象の表面を、絶縁膜と金属膜との双方が露出した状態にする初期工程と、
    絶縁膜と金属膜との双方が露出した状態の前記被研磨対象の表面を研磨するオーバー研磨工程と、
    を具備し、
    前記オーバー研磨工程は、
    高摩擦研磨工程と、
    前記高摩擦研磨工程の後に実施される通常摩擦研磨工程と、
    を有し、
    前記高摩擦研磨工程において、前記通常摩擦研磨工程よりも、高い摩擦力が発生するような条件で研磨を行う
    半導体装置の製造方法。
  18. 請求項17に記載された半導体装置の製造方法であって、
    前記オーバー研磨工程において、研磨パッドの貼られた研磨テーブルを回転させ、前記被研磨対象を前記研磨パッドに押しつけることで研磨を行い、
    前記高摩擦研磨工程における前記研磨テーブルの回転数は、前記通常摩擦研磨工程よりも、高い
    半導体装置の製造方法。
  19. 請求項18に記載された半導体装置の製造方法であって、
    前記高摩擦研磨工程は、
    第1高摩擦研磨工程と、
    前記第1高摩擦研磨工程の後に実施される第2高摩擦研磨工程と、
    を有し、
    前記第2高摩擦研磨工程における前記研磨テーブルの回転数は、前記第1高摩擦研磨工程における回転数と、前記通常摩擦研磨工程における回転数との間である
    半導体装置の製造方法。
  20. 請求項17乃至19のいずれかに記載された半導体装置の製造方法であって、
    前記初期工程は、
    表面に絶縁膜の形成された前記被研磨対象の前記絶縁膜に、凹部を形成する工程と、
    前記凹部及び表面を被覆するように前記金属膜を形成させる金属膜形成工程と、
    前記金属膜形成工程の後に、表面の前記金属膜を研磨して、前記絶縁膜の少なくとも
    一部を露出させる初期研磨工程と、
    を有する
    半導体装置の製造方法。
  21. 請求項20に記載された半導体装置の製造方法であって、
    前記オーバー研磨工程と、前記初期研磨工程とは、異なる研磨テーブル上で実施される
    半導体装置の製造方法。
  22. 請求項17乃至21のいずれかに記載された半導体装置の製造方法であって、
    更に、
    前記オーバー研磨工程の後に、研磨液を変更して仕上げ研磨を行う仕上げ研磨工程、
    を具備する
    半導体装置の製造方法。
  23. 請求項17乃至22のいずれかに記載された半導体装置の製造方法であって、
    前記被研磨対象は、半導体ウエハ上に形成された膜である
    半導体装置の製造方法。
  24. 請求項17乃至23のいずれかに記載された半導体装置の製造方法であって、
    前記オーバー研磨工程は、CMP(Chemical Mechanical Pol
    ishing)法により行われる
    半導体装置の製造方法。
  25. 研磨装置と、
    前記研磨装置の動作を制御する制御装置と、
    を具備し、
    前記研磨装置は、
    被研磨対象の研磨を行う露出用研磨テーブル群と、
    前記露出用研磨テーブル群で研磨された後の被研磨対象を、更に研磨するオーバー研
    磨用研磨テーブルと、を有し、
    前記制御装置は、
    前記露出用研磨テーブル群により、被研磨対象を、絶縁膜と金属膜との双方が露出し
    た状態になるように研磨し、
    前記オーバー研磨用テーブルにより前記被研磨対象を研磨するにあたり、研磨初期において前記被研磨対象に働く摩擦力が高くなるように、前記研磨装置の動作を制御する
    半導体装置の製造装置。
  26. 請求項25に記載された半導体装置の製造装置であって、
    前記研磨装置は、更に、前記オーバー研磨用研磨テーブルで研磨された後の被研磨対象
    を仕上げ研磨する仕上げ研磨用研磨テーブル、
    を有する
    半導体装置の製造装置。
  27. 請求項25又は26に記載された半導体装置の製造装置であって、
    前記研磨装置は、CMP装置である
    半導体装置の製造装置。
JP2007220122A 2006-09-04 2007-08-27 半導体装置の製造方法及び製造装置 Expired - Fee Related JP5015696B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007220122A JP5015696B2 (ja) 2006-09-04 2007-08-27 半導体装置の製造方法及び製造装置
US11/847,124 US8334210B2 (en) 2006-09-04 2007-08-29 Method and apparatus of manufacturing semiconductor device
KR1020070088449A KR100870205B1 (ko) 2006-09-04 2007-08-31 반도체 소자를 제조하는 방법 및 장치
TW096132698A TWI357102B (en) 2006-09-04 2007-09-03 Method and apparatus of manufacturing semiconducto
CN2007101482533A CN101140857B (zh) 2006-09-04 2007-09-04 制造半导体器件的方法和设备

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006238654 2006-09-04
JP2006238654 2006-09-04
JP2007220122A JP5015696B2 (ja) 2006-09-04 2007-08-27 半導体装置の製造方法及び製造装置

Publications (2)

Publication Number Publication Date
JP2008091883A JP2008091883A (ja) 2008-04-17
JP5015696B2 true JP5015696B2 (ja) 2012-08-29

Family

ID=39152287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007220122A Expired - Fee Related JP5015696B2 (ja) 2006-09-04 2007-08-27 半導体装置の製造方法及び製造装置

Country Status (5)

Country Link
US (1) US8334210B2 (ja)
JP (1) JP5015696B2 (ja)
KR (1) KR100870205B1 (ja)
CN (1) CN101140857B (ja)
TW (1) TWI357102B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5149020B2 (ja) * 2008-01-23 2013-02-20 株式会社ディスコ ウエーハの研削方法
JP5572979B2 (ja) * 2009-03-30 2014-08-20 ソニー株式会社 半導体装置の製造方法
JP2014011408A (ja) * 2012-07-02 2014-01-20 Toshiba Corp 半導体装置の製造方法および研磨装置
US9646894B2 (en) 2013-03-15 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors
US9070644B2 (en) 2013-03-15 2015-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors
US9227294B2 (en) * 2013-12-31 2016-01-05 Taiwan Semiconductor Manufacturing Company Ltd. Apparatus and method for chemical mechanical polishing
CN105631106B (zh) * 2015-12-25 2018-11-20 北京航天微电科技有限公司 一种高频声表面波器件声电协同全波仿真方法
US20240033878A1 (en) * 2022-07-27 2024-02-01 Applied Materials, Inc. Minimizing substrate bow during polishing

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5340370A (en) * 1993-11-03 1994-08-23 Intel Corporation Slurries for chemical mechanical polishing
KR19990048787A (ko) * 1997-12-10 1999-07-05 김영환 반도체소자의 연마방법
JP3206654B2 (ja) 1998-12-03 2001-09-10 日本電気株式会社 半導体装置の製造方法
KR20010020818A (ko) 1999-05-05 2001-03-15 조셉 제이. 스위니 마찰-기초 제어를 가진 화학 기계 연마
US7041599B1 (en) * 1999-12-21 2006-05-09 Applied Materials Inc. High through-put Cu CMP with significantly reduced erosion and dishing
US6790768B2 (en) * 2001-07-11 2004-09-14 Applied Materials Inc. Methods and apparatus for polishing substrates comprising conductive and dielectric materials with reduced topographical defects
US7104869B2 (en) * 2001-07-13 2006-09-12 Applied Materials, Inc. Barrier removal at low polish pressure
US6821881B2 (en) * 2001-07-25 2004-11-23 Applied Materials, Inc. Method for chemical mechanical polishing of semiconductor substrates
JP2002198333A (ja) * 2001-10-15 2002-07-12 Hitachi Chem Co Ltd 金属用研磨液及びそれを用いた基板の研磨方法
JP2004296596A (ja) 2003-03-26 2004-10-21 Fujitsu Ltd 半導体装置の製造方法
US6830504B1 (en) * 2003-07-25 2004-12-14 Taiwan Semiconductor Manufacturing Company Barrier-slurry-free copper CMP process
US6946397B2 (en) * 2003-11-17 2005-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Chemical mechanical polishing process with reduced defects in a copper process
JP3897030B2 (ja) * 2004-04-26 2007-03-22 セイコーエプソン株式会社 半導体装置の製造方法
JP3904578B2 (ja) * 2005-04-08 2007-04-11 シャープ株式会社 半導体装置の製造方法
US8129278B2 (en) * 2005-11-14 2012-03-06 United Microelectronics Corp. Chemical mechanical polishing process
JP2007157841A (ja) * 2005-12-01 2007-06-21 Toshiba Corp Cmp用水系分散液、研磨方法、および半導体装置の製造方法

Also Published As

Publication number Publication date
KR100870205B1 (ko) 2008-11-24
KR20080021556A (ko) 2008-03-07
TW200823987A (en) 2008-06-01
US20080057837A1 (en) 2008-03-06
CN101140857A (zh) 2008-03-12
JP2008091883A (ja) 2008-04-17
CN101140857B (zh) 2012-07-18
TWI357102B (en) 2012-01-21
US8334210B2 (en) 2012-12-18

Similar Documents

Publication Publication Date Title
JP5015696B2 (ja) 半導体装置の製造方法及び製造装置
US7452817B2 (en) CMP method providing reduced thickness variations
US20060057945A1 (en) Chemical mechanical polishing process
US20110189857A1 (en) Chemical mechanical polishing apparatus, chemical mechanical polishing method, and control program
CN101352844A (zh) 用于化学机械抛光的抛光垫及应用其的化学机械抛光方法
US10008391B2 (en) Method of forming copper interconnects
JP5141068B2 (ja) 研磨方法、研磨装置及び半導体装置の製造方法
JP2003297812A (ja) 半導体製造装置及び半導体素子製造方法
US8846535B2 (en) Method of fabricating a semiconductor device
JP2004193377A (ja) 半導体装置の製造方法
JP2008021704A (ja) 半導体装置の製造方法
JP4064943B2 (ja) 半導体装置の製造方法
JPH07221054A (ja) 研磨方法
CN102800580B (zh) 抛光方法以及栅极的形成方法
US7799689B2 (en) Method and apparatus for chemical mechanical polishing including first and second polishing
KR100830744B1 (ko) 금속 라인의 디싱을 최소화하는 화학적 기계적 폴리싱 공정
US20040043611A1 (en) Method of reducing a defect level after chemically mechanically polishing a copper-containing substrate by rinsing the substrate with an oxidizing solution
US20080045014A1 (en) Complex chemical mechanical polishing and method for manufacturing shallow trench isolation structure
US20070235345A1 (en) Polishing method that suppresses hillock formation
JP2010182869A (ja) 半導体装置の製造方法
KR100457340B1 (ko) 반도체 소자 제조방법
JP2008277495A (ja) 半導体装置の製造方法
KR100642921B1 (ko) 반도체 소자의 금속배선 형성 방법
CN118197920A (zh) 一种半导体晶圆的表面处理方法、装置、电子设备及介质
KR100757119B1 (ko) 상감법에 의한 구리 금속배선의 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120521

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120607

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5015696

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees