JP5011585B2 - 電力素子の駆動回路 - Google Patents
電力素子の駆動回路 Download PDFInfo
- Publication number
- JP5011585B2 JP5011585B2 JP2009521476A JP2009521476A JP5011585B2 JP 5011585 B2 JP5011585 B2 JP 5011585B2 JP 2009521476 A JP2009521476 A JP 2009521476A JP 2009521476 A JP2009521476 A JP 2009521476A JP 5011585 B2 JP5011585 B2 JP 5011585B2
- Authority
- JP
- Japan
- Prior art keywords
- state
- node
- switch
- electrode
- matrix circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008859 change Effects 0.000 claims description 64
- 239000011159 matrix material Substances 0.000 claims description 61
- 230000007704 transition Effects 0.000 claims description 44
- 238000001514 detection method Methods 0.000 claims description 29
- 238000012544 monitoring process Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 46
- 239000003990 capacitor Substances 0.000 description 20
- 230000000630 rising effect Effects 0.000 description 20
- 230000004048 modification Effects 0.000 description 18
- 238000012986 modification Methods 0.000 description 18
- 230000004044 response Effects 0.000 description 17
- 230000000694 effects Effects 0.000 description 14
- 230000003111 delayed effect Effects 0.000 description 12
- 230000001934 delay Effects 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 9
- 230000007423 decrease Effects 0.000 description 7
- 230000004069 differentiation Effects 0.000 description 6
- 238000007599 discharging Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 101100489717 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND2 gene Proteins 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0045—Full bridges, determining the direction of the current through the load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0081—Power supply means, e.g. to the switch driver
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
図1は、本発明の実施の形態1として、IGBT10の駆動回路1について、その基本的構成を示す回路図である。NチャネルのIGBT10では、第1の主電極であるコレクタ電極Cから第2の主電極であるエミッタ電極Eに流れる主電流が、制御電極であるゲート電極Gとエミッタ電極Eとの間に印加される電圧によって制御される。
図2の時刻T1では、入力信号SG0がLレベルからHレベルに切換わる。これに応じて、制御部20は、スイッチ素子Q1〜Q4の状態を第2の状態から第1の状態に切換える。第1の状態では、接続ノードP1が電源ノード11に接続され、接続ノードP2が接地ノード12に接続されるので、接続ノードP1の電位V(P1)は、0からVccに変化し、接続ノードP2に接続されたIGBTのエミッタ電極Eの電位V(E)は、Vccから0に変化する。この結果、IGBT10には、エミッタ電極Eの電位に対してゲート電極Gの電位が正になる順バイアス電圧がかかって、IGBT10はターンオンする。
図4、図5は、バイポーラトランジスタを用いて構成した例である、電力素子の駆動回路1a,1bを示す回路図であり、図6、図7は、MOSFETを用いて構成した例である、電力素子の駆動回路1c,1dを示す回路図である。
IGBTなどの電力素子のターンオフ時に逆バイアスを印加する場合は、逆バイアスを印加しない場合に比べて、概略4倍の駆動電流が必要になる。このため、駆動用電源には比較的大きな電流容量が必要になり、駆動回路の各スイッチ素子にも電流容量の大きなものが必要になる。また、電力素子のターンオン時間が増加するので、スイッチングロスが増大する。電力素子のスイッチングスピードを速めるために、ゲート抵抗またはベース抵抗の抵抗値を小さくすると、かえって、駆動電流のピーク値が増加するので、さらに大きな電流容量の駆動用電源が必要になる。
図9の時刻T1では、入力信号SG0がLレベルからHレベルに切換わる。このとき、入力信号SG0が制御信号SG1として供給されるバイポーラトランジスタQ1,Q2は、それぞれオン状態、オフ状態になり、入力信号SG0を反転した制御信号SG2が供給されるバイポーラトランジスタQ4はオン状態になる。
実施の形態3は、IGBT10をターンオフするときの駆動電流IDの低減を目的とする。具体的には、スイッチ素子Q1〜Q4の状態を第1の状態から第2の状態に切換えるとき、スイッチ素子Q2,Q3のいずれか一方についてオン状態になるタイミングを遅延させる。そして、この間に電源15を経由しないでIGBT10のエミッタ電極Eとゲート電極Gとが接続することによって、ゲート・エミッタ間に蓄積した電荷を放電させるものである。以下、図16〜図23を参照して詳しく説明する。
図17の時刻T1で、入力信号SG0がLレベルからHレベルに切換わるとき、入力信号SG0が供給されるバイポーラトランジスタQ1,Q2は、それぞれオン状態、オフ状態になり、入力信号SG0を反転した制御信号SG2が供給されるバイポーラトランジスタQ4はオン状態になる。一方、制御信号SG2がHレベルからLレベルに変化する立下りエッジでは、遅延回路40aによる遅延は生じないので、遅延回路40aに接続されるバイポーラトランジスタQ3は、時刻T1から遅れることなくオフ状態に遷移する。この結果、バイポーラトランジスタQ1〜Q4の状態が図1で説明した第1の状態になるので、IGBT10のゲート電極Gに順バイアスが印加されて、IGBT10がターンオンする。時刻T1〜T2のターンオン時間で、ゲート・エミッタ間電圧VGEは−VccからVccに変化する。
図18に示すように、遅延回路40aは、入力側ノード41と中間ノード44との間に接続された抵抗42と、中間ノード44と出力側ノード47との間に直列接続されたバッファ用の2個のインバータ46a,46bと、抵抗42と並列に接続されるダイオード43と、中間ノード44と接地ノード12(接地GND1)との間に接続されるコンデンサ45とを含む。ダイオード43の極性については、カソードが入力側ノード41に接続され、アノードが中間ノード44に接続される。遅延回路40aの入力側ノード41は、接続ノードP4に接続され、出力側ノード47は、バイポーラトランジスタQ3のベース電極G3に接続される。
図22に示す遅延回路40bは、ダイオード43のアノードを入力側ノード41に接続し、カソードを中間ノード44に接続する点で、図18に示す遅延回路40aと異なる。このようにダイオード43の極性が図18と異なるために、入力側ノード41にパルス信号が入力されたとき、図18の遅延回路40aでは、立上りのタイミングが遅延したのに対して、図22の遅延回路40bでは、立下りのタイミングが遅延する。
実施の形態4は、実施の形態3とは逆にIGBT10をターンオンするときの駆動電流IDの低減を目的とする。具体的方法は、実施の形態3と類似したものであり、スイッチ素子Q1〜Q4の状態を第1の状態から第2の状態に切換えるとき、スイッチ素子Q1,Q4のいずれか一方についてオン状態になるタイミングを遅延させる。そして、この間に電源15を経由しないでIGBT10のエミッタ電極Eとゲート電極Gとが接続することによって、ゲート・エミッタ間に蓄積した電荷を放電させるものである。以下、図24〜図27を参照して詳しく説明する。
図25の時刻T1以前で、バイポーラトランジスタQ1〜Q4のオン/オフの状態は図1で説明した第2の状態なので、IGBT10には、ゲート電極Gの電位がエミッタ電極Eの電位に対して負となるように逆バイアスが印加されている。
実施の形態5は、IGBT10のターンオン時およびターンオフ時の両方の駆動電流IDを低減することを目的とする。具体的には、入力信号SG0に応じて、スイッチ素子Q1〜Q4の状態を第1、第2の状態に切換えるとき、スイッチ素子Q1,Q3をオン状態にし、かつ、スイッチ素子Q2,Q4をオフ状態にするか、または、スイッチ素子Q1,Q3をオフ状態にし、かつ、スイッチ素子Q2,Q4をオン状態にするかの、いずれかの状態にする。そして、この間に、電源15を経由しない経路でIGBT10のゲート電極Gとエミッタ電極Eとを接続して、ゲート・エミッタ間に蓄積した電荷を放電させるものである。以下、図28〜図33を参照して詳しく説明する。
図29の時刻T1で、入力信号SG0がLレベルからHレベルに切換わるとき、入力信号SG0が供給されるMOSFETQ1,Q2は、それぞれオン状態、オフ状態になる。一方、遅延回路40cには、入力信号SG0を反転させた制御信号SG2が供給される。遅延回路は、HレベルからLレベルに変化する制御信号SG2の立下りのタイミングをT2まで遅延させて出力する。この出力を受けて、MOSFETQ3,Q4は、それぞれ、時刻T2までオン状態、オフ状態を維持し、時刻T2でオフ状態、オン状態に遷移する。
図30に示す遅延回路40cは、入力側ノード41と中間ノード44との間に接続されるダイオード43を取り除いた点で、図18、図22に示す遅延回路40a,40bと異なる。このようにダイオード43を取り除いたために、入力側ノード41にパルス信号が入力されたとき、遅延回路40a,40bでは、それぞれ立上り、立下りのタイミングが遅延するのに対して、図30の遅延回路40cでは、立上り、立下りのいずれのタイミングも遅延する。
実施の形態6では、本発明の駆動回路を電流検出電極(センス電極)を有する電力素子に適用する。
実施の形態7の駆動回路7は、実施の形態6の駆動回路6に実施の形態3の駆動回路3a,3b、実施の形態4の駆動回路4a,4bの構成を組み合わせたものである。以下、図37〜図39を参照して詳しく説明する。
実施の形態8の駆動回路8は、実施の形態7の駆動回路7に実施の形態2の駆動回路2の構成を組み合わせたものである。以下、図40、図41を参照して詳しく説明する。
Claims (14)
- 制御電極に与えられる信号に応じて第1、第2の主電極間に流れる主電流を制御する電力素子の駆動回路であって、
第1のノードと第2のノードとの間に接続される電源と、
前記制御電極を前記第1、第2のノードの一方に選択的に接続し、前記第2の主電極を前記第1、第2のノードの一方に選択的に接続するように構成されるスイッチマトリクス回路と、
前記電力素子のオン/オフの切換を行なうための入力信号に応じて前記スイッチマトリクス回路を制御する制御部とを備え、
前記制御部は、前記入力信号が前記電力素子をオン状態からオフ状態に遷移させる変化をした場合には、前記制御電極を前記第1のノードに接続し、かつ、前記第2の主電極を前記第2のノードに接続する第1の状態から、前記制御電極を前記第2のノードに接続し、かつ、前記第2の主電極を前記第1のノードに接続する第2の状態に、前記スイッチマトリクス回路の状態を切換え、
前記スイッチマトリクス回路は、
前記制御電極および前記第1のノード間に接続される第1のスイッチ素子と、
前記制御電極および前記第2のノード間に接続される第2のスイッチ素子と、
前記第2の主電極および前記第1のノード間に接続される第3のスイッチ素子と、
前記第2の主電極および前記第2のノード間に接続される第4のスイッチ素子とを含み、
前記制御部は、前記第1の状態では、前記第1、第4のスイッチ素子をオン状態にし、かつ、前記第2、第3のスイッチ素子をオフ状態にし、前記第2の状態では、前記第1、第4のスイッチ素子をオフ状態にし、かつ、前記第2、第3のスイッチ素子をオン状態にし、
前記スイッチマトリクス回路は、前記第1のスイッチ素子と並列に接続される抵抗をさらに含み、
前記制御部は、前記入力信号が前記電力素子をオン状態からオフ状態に遷移させる変化をした場合には、前記スイッチマトリクス回路の状態を一時的に前記第2の状態にした後、前記第3のスイッチ素子をオン状態に維持し、かつ、前記第1、第2、第4のスイッチ素子をオフ状態にする、電力素子の駆動回路。 - 制御電極に与えられる信号に応じて第1、第2の主電極間に流れる主電流を制御する電力素子の駆動回路であって、
第1のノードと第2のノードとの間に接続される電源と、
前記制御電極を前記第1、第2のノードの一方に選択的に接続し、前記第2の主電極を前記第1、第2のノードの一方に選択的に接続するように構成されるスイッチマトリクス回路と、
前記電力素子のオン/オフの切換を行なうための入力信号に応じて前記スイッチマトリクス回路を制御する制御部とを備え、
前記制御部は、前記入力信号が前記電力素子をオン状態からオフ状態に遷移させる変化をした場合には、前記制御電極を前記第1のノードに接続し、かつ、前記第2の主電極を前記第2のノードに接続する第1の状態から、前記制御電極を前記第2のノードに接続し、かつ、前記第2の主電極を前記第1のノードに接続する第2の状態に、前記スイッチマトリクス回路の状態を切換え、
前記スイッチマトリクス回路は、
前記制御電極および前記第1のノード間に接続される第1のスイッチ素子と、
前記制御電極および前記第2のノード間に接続される第2のスイッチ素子と、
前記第2の主電極および前記第1のノード間に接続される第3のスイッチ素子と、
前記第2の主電極および前記第2のノード間に接続される第4のスイッチ素子とを含み、
前記制御部は、前記第1の状態では、前記第1、第4のスイッチ素子をオン状態にし、かつ、前記第2、第3のスイッチ素子をオフ状態にし、前記第2の状態では、前記第1、第4のスイッチ素子をオフ状態にし、かつ、前記第2、第3のスイッチ素子をオン状態にし、
前記スイッチマトリクス回路は、前記第4のスイッチ素子と並列に接続される抵抗をさらに含み、
前記制御部は、前記入力信号が前記電力素子をオン状態からオフ状態に遷移させる変化をした場合には、前記スイッチマトリクス回路の状態を一時的に前記第2の状態にした後、前記第2のスイッチ素子をオン状態に維持し、かつ、前記第1、第3、第4のスイッチ素子をオフ状態にする、電力素子の駆動回路。 - 制御電極に与えられる信号に応じて第1、第2の主電極間に流れる主電流を制御する電力素子の駆動回路であって、
第1のノードと第2のノードとの間に接続される電源と、
前記制御電極を前記第1、第2のノードの一方に選択的に接続し、前記第2の主電極を前記第1、第2のノードの一方に選択的に接続するように構成されるスイッチマトリクス回路と、
前記電力素子のオン/オフの切換を行なうための入力信号に応じて前記スイッチマトリクス回路を制御する制御部とを備え、
前記制御部は、前記入力信号が前記電力素子をオン状態からオフ状態に遷移させる変化をした場合には、前記制御電極を前記第1のノードに接続し、かつ、前記第2の主電極を前記第2のノードに接続する第1の状態から、前記制御電極を前記第2のノードに接続し、かつ、前記第2の主電極を前記第1のノードに接続する第2の状態に、前記スイッチマトリクス回路の状態を切換え、
前記スイッチマトリクス回路は、
前記制御電極および前記第1のノード間に接続される第1のスイッチ素子と、
前記制御電極および前記第2のノード間に接続される第2のスイッチ素子と、
前記第2の主電極および前記第1のノード間に接続される第3のスイッチ素子と、
前記第2の主電極および前記第2のノード間に接続される第4のスイッチ素子とを含み、
前記制御部は、前記第1の状態では、前記第1、第4のスイッチ素子をオン状態にし、かつ、前記第2、第3のスイッチ素子をオフ状態にし、前記第2の状態では、前記第1、第4のスイッチ素子をオフ状態にし、かつ、前記第2、第3のスイッチ素子をオン状態にし、
前記スイッチマトリクス回路は、前記第3のスイッチ素子と並列に、前記第4のスイッチ素子がオン状態のときに前記電源によって逆方向にバイアスされるように接続されるダイオードをさらに含み、
前記制御部は、前記入力信号が前記電力素子をオフ状態からオン状態に遷移させる変化をした場合には、前記第1のスイッチ素子をオン状態にし、かつ、前記第2〜第4のスイッチ素子をオフ状態にした後、前記スイッチマトリクス回路の状態を前記第1の状態にする、電力素子の駆動回路。 - 制御電極に与えられる信号に応じて第1、第2の主電極間に流れる主電流を制御する電力素子の駆動回路であって、
第1のノードと第2のノードとの間に接続される電源と、
前記制御電極を前記第1、第2のノードの一方に選択的に接続し、前記第2の主電極を前記第1、第2のノードの一方に選択的に接続するように構成されるスイッチマトリクス回路と、
前記電力素子のオン/オフの切換を行なうための入力信号に応じて前記スイッチマトリクス回路を制御する制御部とを備え、
前記制御部は、前記入力信号が前記電力素子をオン状態からオフ状態に遷移させる変化をした場合には、前記制御電極を前記第1のノードに接続し、かつ、前記第2の主電極を前記第2のノードに接続する第1の状態から、前記制御電極を前記第2のノードに接続し、かつ、前記第2の主電極を前記第1のノードに接続する第2の状態に、前記スイッチマトリクス回路の状態を切換え、
前記スイッチマトリクス回路は、
前記制御電極および前記第1のノード間に接続される第1のスイッチ素子と、
前記制御電極および前記第2のノード間に接続される第2のスイッチ素子と、
前記第2の主電極および前記第1のノード間に接続される第3のスイッチ素子と、
前記第2の主電極および前記第2のノード間に接続される第4のスイッチ素子とを含み、
前記制御部は、前記第1の状態では、前記第1、第4のスイッチ素子をオン状態にし、かつ、前記第2、第3のスイッチ素子をオフ状態にし、前記第2の状態では、前記第1、第4のスイッチ素子をオフ状態にし、かつ、前記第2、第3のスイッチ素子をオン状態にし、
前記スイッチマトリクス回路は、前記第2のスイッチ素子と並列に、前記第1のスイッチ素子がオン状態のときに前記電源によって逆方向にバイアスされるように接続されるダイオードをさらに含み、
前記制御部は、前記入力信号が前記電力素子をオフ状態からオン状態に遷移させる変化をした場合には、前記第4のスイッチ素子をオン状態にし、かつ、前記第1〜第3のスイッチ素子をオフ状態にした後、前記スイッチマトリクス回路を前記第1の状態にする、電力素子の駆動回路。 - 制御電極に与えられる信号に応じて第1、第2の主電極間に流れる主電流を制御する電力素子の駆動回路であって、
第1のノードと第2のノードとの間に接続される電源と、
前記制御電極を前記第1、第2のノードの一方に選択的に接続し、前記第2の主電極を前記第1、第2のノードの一方に選択的に接続するように構成されるスイッチマトリクス回路と、
前記電力素子のオン/オフの切換を行なうための入力信号に応じて前記スイッチマトリクス回路を制御する制御部とを備え、
前記制御部は、前記入力信号が前記電力素子をオン状態からオフ状態に遷移させる変化をした場合には、前記制御電極を前記第1のノードに接続し、かつ、前記第2の主電極を前記第2のノードに接続する第1の状態から、前記制御電極を前記第2のノードに接続し、かつ、前記第2の主電極を前記第1のノードに接続する第2の状態に、前記スイッチマトリクス回路の状態を切換え、
前記スイッチマトリクス回路は、
前記制御電極および前記第1のノード間に接続される第1のスイッチ素子と、
前記制御電極および前記第2のノード間に接続される第2のスイッチ素子と、
前記第2の主電極および前記第1のノード間に接続される第3のスイッチ素子と、
前記第2の主電極および前記第2のノード間に接続される第4のスイッチ素子とを含み、
前記制御部は、前記第1の状態では、前記第1、第4のスイッチ素子をオン状態にし、かつ、前記第2、第3のスイッチ素子をオフ状態にし、前記第2の状態では、前記第1、第4のスイッチ素子をオフ状態にし、かつ、前記第2、第3のスイッチ素子をオン状態にし、
前記スイッチマトリクス回路は、前記第1のスイッチ素子と並列に、前記第2のスイッチ素子がオン状態のときに前記電源によって逆方向にバイアスされるように接続されるダイオードをさらに含み、
前記制御部は、前記入力信号が前記電力素子をオン状態からオフ状態に遷移させる変化をした場合には、前記第3のスイッチ素子をオン状態にし、かつ、前記第1、第2、第4のスイッチ素子をオフ状態にした後、前記スイッチマトリクス回路の状態を前記第2の状態にする、電力素子の駆動回路。 - 制御電極に与えられる信号に応じて第1、第2の主電極間に流れる主電流を制御する電力素子の駆動回路であって、
第1のノードと第2のノードとの間に接続される電源と、
前記制御電極を前記第1、第2のノードの一方に選択的に接続し、前記第2の主電極を前記第1、第2のノードの一方に選択的に接続するように構成されるスイッチマトリクス回路と、
前記電力素子のオン/オフの切換を行なうための入力信号に応じて前記スイッチマトリクス回路を制御する制御部とを備え、
前記制御部は、前記入力信号が前記電力素子をオン状態からオフ状態に遷移させる変化をした場合には、前記制御電極を前記第1のノードに接続し、かつ、前記第2の主電極を前記第2のノードに接続する第1の状態から、前記制御電極を前記第2のノードに接続し、かつ、前記第2の主電極を前記第1のノードに接続する第2の状態に、前記スイッチマトリクス回路の状態を切換え、
前記スイッチマトリクス回路は、
前記制御電極および前記第1のノード間に接続される第1のスイッチ素子と、
前記制御電極および前記第2のノード間に接続される第2のスイッチ素子と、
前記第2の主電極および前記第1のノード間に接続される第3のスイッチ素子と、
前記第2の主電極および前記第2のノード間に接続される第4のスイッチ素子とを含み、
前記制御部は、前記第1の状態では、前記第1、第4のスイッチ素子をオン状態にし、かつ、前記第2、第3のスイッチ素子をオフ状態にし、前記第2の状態では、前記第1、第4のスイッチ素子をオフ状態にし、かつ、前記第2、第3のスイッチ素子をオン状態にし、
前記スイッチマトリクス回路は、前記第4のスイッチ素子と並列に、前記第3のスイッチ素子がオン状態のときに前記電源によって逆方向にバイアスされるように接続されるダイオードをさらに含み、
前記制御部は、前記入力信号が前記電力素子をオン状態からオフ状態に遷移させる変化をした場合には、前記第2のスイッチ素子をオン状態にし、かつ、前記第1、第3、第4のスイッチ素子をオフ状態にした後、前記スイッチマトリクス回路の状態を前記第2の状態にする、電力素子の駆動回路。 - 制御電極に与えられる信号に応じて第1、第2の主電極間に流れる主電流を制御する電力素子の駆動回路であって、
第1のノードと第2のノードとの間に接続される電源と、
前記制御電極を前記第1、第2のノードの一方に選択的に接続し、前記第2の主電極を前記第1、第2のノードの一方に選択的に接続するように構成されるスイッチマトリクス回路と、
前記電力素子のオン/オフの切換を行なうための入力信号に応じて前記スイッチマトリクス回路を制御する制御部とを備え、
前記制御部は、前記入力信号が前記電力素子をオン状態からオフ状態に遷移させる変化をした場合には、前記制御電極を前記第1のノードに接続し、かつ、前記第2の主電極を前記第2のノードに接続する第1の状態から、前記制御電極を前記第2のノードに接続し、かつ、前記第2の主電極を前記第1のノードに接続する第2の状態に、前記スイッチマトリクス回路の状態を切換え、
前記スイッチマトリクス回路は、
前記制御電極および前記第1のノード間に接続される第1のスイッチ素子と、
前記制御電極および前記第2のノード間に接続される第2のスイッチ素子と、
前記第2の主電極および前記第1のノード間に接続される第3のスイッチ素子と、
前記第2の主電極および前記第2のノード間に接続される第4のスイッチ素子とを含み、
前記制御部は、前記第1の状態では、前記第1、第4のスイッチ素子をオン状態にし、かつ、前記第2、第3のスイッチ素子をオフ状態にし、前記第2の状態では、前記第1、第4のスイッチ素子をオフ状態にし、かつ、前記第2、第3のスイッチ素子をオン状態にし、
前記制御部は、前記入力信号が前記電力素子をオン状態からオフ状態に遷移させる変化をした場合には、前記第1、第3のスイッチ素子をオン状態にし、かつ、前記第2、第4のスイッチ素子をオフ状態にした後、前記スイッチマトリクス回路の状態を前記第2の状態にする、電力素子の駆動回路。 - 制御電極に与えられる信号に応じて第1、第2の主電極間に流れる主電流を制御する電力素子の駆動回路であって、
第1のノードと第2のノードとの間に接続される電源と、
前記制御電極を前記第1、第2のノードの一方に選択的に接続し、前記第2の主電極を前記第1、第2のノードの一方に選択的に接続するように構成されるスイッチマトリクス回路と、
前記電力素子のオン/オフの切換を行なうための入力信号に応じて前記スイッチマトリクス回路を制御する制御部とを備え、
前記制御部は、前記入力信号が前記電力素子をオン状態からオフ状態に遷移させる変化をした場合には、前記制御電極を前記第1のノードに接続し、かつ、前記第2の主電極を前記第2のノードに接続する第1の状態から、前記制御電極を前記第2のノードに接続し、かつ、前記第2の主電極を前記第1のノードに接続する第2の状態に、前記スイッチマトリクス回路の状態を切換え、
前記スイッチマトリクス回路は、
前記制御電極および前記第1のノード間に接続される第1のスイッチ素子と、
前記制御電極および前記第2のノード間に接続される第2のスイッチ素子と、
前記第2の主電極および前記第1のノード間に接続される第3のスイッチ素子と、
前記第2の主電極および前記第2のノード間に接続される第4のスイッチ素子とを含み、
前記制御部は、前記第1の状態では、前記第1、第4のスイッチ素子をオン状態にし、かつ、前記第2、第3のスイッチ素子をオフ状態にし、前記第2の状態では、前記第1、第4のスイッチ素子をオフ状態にし、かつ、前記第2、第3のスイッチ素子をオン状態にし、
前記制御部は、前記入力信号が前記電力素子をオン状態からオフ状態に遷移させる変化をした場合には、前記第2、第4のスイッチ素子をオン状態にし、かつ、前記第1、第3のスイッチ素子をオフ状態にした後、前記スイッチマトリクス回路の状態を前記第2の状態にする、電力素子の駆動回路。 - 制御電極に与えられる信号に応じて第1、第2の主電極間に流れる主電流を制御する電力素子の駆動回路であって、
第1のノードと第2のノードとの間に接続される電源と、
前記制御電極を前記第1、第2のノードの一方に選択的に接続し、前記第2の主電極を前記第1、第2のノードの一方に選択的に接続するように構成されるスイッチマトリクス回路と、
前記電力素子のオン/オフの切換を行なうための入力信号に応じて前記スイッチマトリクス回路を制御する制御部とを備え、
前記制御部は、前記入力信号が前記電力素子をオン状態からオフ状態に遷移させる変化をした場合には、前記制御電極を前記第1のノードに接続し、かつ、前記第2の主電極を前記第2のノードに接続する第1の状態から、前記制御電極を前記第2のノードに接続し、かつ、前記第2の主電極を前記第1のノードに接続する第2の状態に、前記スイッチマトリクス回路の状態を切換え、
前記スイッチマトリクス回路は、
前記制御電極および前記第1のノード間に接続される第1のスイッチ素子と、
前記制御電極および前記第2のノード間に接続される第2のスイッチ素子と、
前記第2の主電極および前記第1のノード間に接続される第3のスイッチ素子と、
前記第2の主電極および前記第2のノード間に接続される第4のスイッチ素子とを含み、
前記制御部は、前記第1の状態では、前記第1、第4のスイッチ素子をオン状態にし、かつ、前記第2、第3のスイッチ素子をオフ状態にし、前記第2の状態では、前記第1、第4のスイッチ素子をオフ状態にし、かつ、前記第2、第3のスイッチ素子をオン状態にし、
前記制御部は、前記入力信号が前記電力素子をオフ状態からオン状態に遷移させる変化をした場合には、前記第1、第3のスイッチ素子をオン状態にし、かつ、前記第2、第4のスイッチ素子をオフ状態にした後、前記スイッチマトリクス回路の状態を前記第1の状態にする、電力素子の駆動回路。 - 制御電極に与えられる信号に応じて第1、第2の主電極間に流れる主電流を制御する電力素子の駆動回路であって、
第1のノードと第2のノードとの間に接続される電源と、
前記制御電極を前記第1、第2のノードの一方に選択的に接続し、前記第2の主電極を前記第1、第2のノードの一方に選択的に接続するように構成されるスイッチマトリクス回路と、
前記電力素子のオン/オフの切換を行なうための入力信号に応じて前記スイッチマトリクス回路を制御する制御部とを備え、
前記制御部は、前記入力信号が前記電力素子をオン状態からオフ状態に遷移させる変化をした場合には、前記制御電極を前記第1のノードに接続し、かつ、前記第2の主電極を前記第2のノードに接続する第1の状態から、前記制御電極を前記第2のノードに接続し、かつ、前記第2の主電極を前記第1のノードに接続する第2の状態に、前記スイッチマトリクス回路の状態を切換え、
前記スイッチマトリクス回路は、
前記制御電極および前記第1のノード間に接続される第1のスイッチ素子と、
前記制御電極および前記第2のノード間に接続される第2のスイッチ素子と、
前記第2の主電極および前記第1のノード間に接続される第3のスイッチ素子と、
前記第2の主電極および前記第2のノード間に接続される第4のスイッチ素子とを含み、
前記制御部は、前記第1の状態では、前記第1、第4のスイッチ素子をオン状態にし、かつ、前記第2、第3のスイッチ素子をオフ状態にし、前記第2の状態では、前記第1、第4のスイッチ素子をオフ状態にし、かつ、前記第2、第3のスイッチ素子をオン状態にし、
前記制御部は、前記入力信号が前記電力素子をオフ状態からオン状態に遷移させる変化をした場合には、前記第2、第4のスイッチ素子をオン状態にし、かつ、前記第1、第3のスイッチ素子をオフ状態にした後、前記スイッチマトリクス回路の状態を前記第1の状態にする、電力素子の駆動回路。 - 前記第1のノードから前記第3のスイッチ素子を経由して前記第2の主電極に至る経路上、および前記制御電極から前記第2のスイッチ素子を経由して前記第2のノードに至る経路上の少なくとも一方に設けられ、前記第1、第2のノード間の電圧の一部を分担する定電圧部をさらに備える、請求項1〜10のいずれか1項に記載の電力素子の駆動回路。
- 前記電力素子は、センス電極をさらに含み、
前記主電流の一部は、前記第1の主電極および前記センス電極間を流れ、
前記駆動回路は、前記第2のノードおよび前記センス電極間に接続される電流検出抵抗と、前記電流検出抵抗に生じる電圧を監視する電圧監視部とをさらに備える、請求項1〜10のいずれか1項に記載の電力素子の駆動回路。 - 前記駆動回路は、前記電流検出抵抗と並列に接続される第5のスイッチ素子をさらに備え、
前記制御部は、前記入力信号が前記電力素子をオン状態からオフ状態に遷移させる変化をした場合に、前記第5のスイッチ素子をオン状態にする、請求項12に記載の電力素子の駆動回路。 - 前記電源は、前記電力素子をオン状態に遷移させるのに必要十分な電圧を出力する単一の直流電源である、請求項1〜10のいずれか1項に記載の電力素子の駆動回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2007/063270 WO2009004715A1 (ja) | 2007-07-03 | 2007-07-03 | 電力素子の駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009004715A1 JPWO2009004715A1 (ja) | 2010-08-26 |
JP5011585B2 true JP5011585B2 (ja) | 2012-08-29 |
Family
ID=40225785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009521476A Active JP5011585B2 (ja) | 2007-07-03 | 2007-07-03 | 電力素子の駆動回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8040162B2 (ja) |
EP (2) | EP3537582B1 (ja) |
JP (1) | JP5011585B2 (ja) |
KR (1) | KR101173923B1 (ja) |
CN (1) | CN101689799B (ja) |
WO (1) | WO2009004715A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104111689A (zh) * | 2013-08-22 | 2014-10-22 | 广东美的制冷设备有限公司 | 一种智能功率模块 |
WO2018047561A1 (ja) * | 2016-09-09 | 2018-03-15 | 富士電機株式会社 | 電力素子の駆動回路 |
WO2018070307A1 (ja) * | 2016-10-14 | 2018-04-19 | 富士電機株式会社 | 電力素子の駆動回路 |
WO2018070308A1 (ja) * | 2016-10-14 | 2018-04-19 | 富士電機株式会社 | 電力素子の駆動回路 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2251979A1 (de) * | 2009-05-11 | 2010-11-17 | SMA Solar Technology AG | Verfahren und Treiberschaltung zum Treiben eines Halbleiterleistungsschalters |
JP5905393B2 (ja) | 2009-12-01 | 2016-04-20 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | 連続的に可変なスイッチドキャパシタdc−dc電圧コンバータ |
BR112012014900B1 (pt) | 2009-12-17 | 2019-09-10 | Dsm Ip Assets Bv | processo para fabricação de aditivo com base em substrato |
JP5206757B2 (ja) * | 2010-10-07 | 2013-06-12 | 株式会社デンソー | 電子装置 |
FR2969850B1 (fr) * | 2010-12-22 | 2013-09-27 | IFP Energies Nouvelles | Convertisseur d'equilibrage des cellules d'une batterie electrique |
US9136795B2 (en) | 2011-05-19 | 2015-09-15 | Skyworks Solutions, Inc. | Variable switched DC-to-DC voltage converter |
JP2012253974A (ja) * | 2011-06-06 | 2012-12-20 | Mitsubishi Electric Corp | ゲート駆動回路 |
JP5561352B2 (ja) * | 2012-02-22 | 2014-07-30 | 株式会社デンソー | 駆動回路 |
JP5790671B2 (ja) * | 2013-01-16 | 2015-10-07 | 株式会社デンソー | 回路制御装置 |
JP5733330B2 (ja) | 2013-03-22 | 2015-06-10 | 株式会社デンソー | 駆動回路 |
WO2014196136A1 (ja) | 2013-06-04 | 2014-12-11 | パナソニックIpマネジメント株式会社 | ゲートドライバおよびこれを備えたパワーモジュール |
US9379774B2 (en) * | 2013-09-12 | 2016-06-28 | Texas Instruments Incorporated | System for transmitting information between circuits |
JP6422278B2 (ja) * | 2014-09-19 | 2018-11-14 | ルネサスエレクトロニクス株式会社 | 電力制御回路 |
US9621034B2 (en) | 2014-09-30 | 2017-04-11 | Skyworks Solutions, Inc. | Frequency modulation based voltage controller configuration |
DE102015111207A1 (de) * | 2015-07-10 | 2016-03-03 | Semikron Elektronik Gmbh & Co. Kg | Verfahren zum Ansteuern eines IGBT und Ansteuereinrichtung |
CN105958802A (zh) * | 2016-05-10 | 2016-09-21 | 深圳市航天新源科技有限公司 | 基于单电源的大功率igbt驱动供电电路 |
JP6992498B2 (ja) * | 2017-12-26 | 2022-01-13 | 株式会社デンソー | 駆動対象スイッチの駆動回路 |
JP7091819B2 (ja) | 2018-05-10 | 2022-06-28 | 富士電機株式会社 | ゲート駆動装置およびスイッチ装置 |
JP7099199B2 (ja) * | 2018-09-03 | 2022-07-12 | 株式会社デンソー | 駆動対象スイッチの駆動回路 |
CN109495092B (zh) * | 2018-11-19 | 2024-06-04 | 深圳市格瑞普智能电子有限公司 | 功率开关管驱动电路及驱动方法 |
JP7279502B2 (ja) | 2019-05-14 | 2023-05-23 | 株式会社デンソー | スイッチング回路とゲート駆動回路 |
CN113054826A (zh) * | 2019-12-26 | 2021-06-29 | 财团法人工业技术研究院 | 高功率模块 |
US20230344426A1 (en) * | 2022-04-26 | 2023-10-26 | Hamilton Sundstrand Corporation | Bipolar gate drive systems |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56112873A (en) * | 1980-02-07 | 1981-09-05 | Toyo Electric Mfg Co Ltd | Gate circuit of gate turn-off thyristor |
JPS5787626A (en) * | 1980-11-21 | 1982-06-01 | Hitachi Ltd | Driving circuit for self-distinguishing type switch element |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS579256A (en) | 1980-06-19 | 1982-01-18 | Fanuc Ltd | Driving circuit for gate turn-off thyristor |
JPS5913422A (ja) | 1982-07-14 | 1984-01-24 | Matsushita Electric Ind Co Ltd | ゲ−ト・タ−ン・オフ・サイリスタのドライブ回路 |
JPS63215114A (ja) | 1987-03-03 | 1988-09-07 | Mitsubishi Electric Corp | 半導体装置 |
US4849873A (en) * | 1987-11-05 | 1989-07-18 | Medar, Inc. | Active snubber for an inverter |
JPH05276761A (ja) * | 1992-03-19 | 1993-10-22 | Hitachi Ltd | パワー半導体素子の過電流検出方法及び回路並びにこれを用いたインバータ装置 |
JPH07131971A (ja) | 1993-11-01 | 1995-05-19 | Fuji Electric Co Ltd | 電圧駆動形半導体スイッチ素子のゲート駆動回路 |
FR2712126B1 (fr) * | 1993-11-05 | 1995-12-01 | Thomson Csf | Amplificateur de puissance du type pont en H et ses moyens de blocage et dispositif amplificateur de puissance comportant de tels amplificateurs. |
JPH09140122A (ja) | 1995-11-10 | 1997-05-27 | Nippon Electric Ind Co Ltd | Igbt駆動の逆バイアス回路 |
JP3665419B2 (ja) * | 1996-05-02 | 2005-06-29 | 新電元工業株式会社 | 誘導性負荷駆動方法、及びhブリッジ回路制御装置 |
JPH1051285A (ja) * | 1996-05-28 | 1998-02-20 | Mitsubishi Electric Corp | 電圧制御型トランジスタの駆動回路 |
JP3339311B2 (ja) * | 1996-07-16 | 2002-10-28 | 富士電機株式会社 | 自己消弧形半導体素子の駆動回路 |
JP3764784B2 (ja) * | 1996-09-03 | 2006-04-12 | 新電元工業株式会社 | 誘導性負荷の同期駆動方法、及びhブリッジ回路の同期制御装置 |
US6963773B2 (en) * | 1997-03-05 | 2005-11-08 | Medtronic Physio-Control Manufacturing Corp. | H-bridge circuit for generating a high-energy biphasic waveform in an external defibrillator using single SCR and IGBT switches in an integrated package |
JPH1155936A (ja) * | 1997-07-29 | 1999-02-26 | Mitsubishi Electric Corp | 絶縁ゲートトランジスタの駆動回路 |
US6204729B1 (en) * | 1997-12-19 | 2001-03-20 | Nikon Research Corporation Of America | H-bridge power amplifier for a motor |
JP3034508B1 (ja) * | 1998-11-12 | 2000-04-17 | 本田技研工業株式会社 | 電動機駆動装置 |
JP3559750B2 (ja) | 2000-06-15 | 2004-09-02 | Necマイクロシステム株式会社 | Cmosインバータ回路 |
US6441673B1 (en) * | 2000-11-06 | 2002-08-27 | General Electric Company | High-frequency resonant gate driver circuit for MOS-gated power switches |
US6731525B2 (en) * | 2001-11-28 | 2004-05-04 | Phase Technologies, Llc. | H-bridge electronic phase converter |
CN100356671C (zh) * | 2004-08-06 | 2007-12-19 | 台达电子工业股份有限公司 | 驱动电路改善方法 |
US7834761B2 (en) * | 2004-11-22 | 2010-11-16 | Sensormatic Electronics, LLC | H-bridge activator/deactivator and method for activating/deactivating EAS tags |
US7817452B2 (en) * | 2007-08-13 | 2010-10-19 | Stephen William Smith | Phase shifted H-Bridge resonant converter with symmetrical currents |
-
2007
- 2007-07-03 EP EP19171448.4A patent/EP3537582B1/en active Active
- 2007-07-03 JP JP2009521476A patent/JP5011585B2/ja active Active
- 2007-07-03 WO PCT/JP2007/063270 patent/WO2009004715A1/ja active Application Filing
- 2007-07-03 KR KR1020107002133A patent/KR101173923B1/ko active IP Right Grant
- 2007-07-03 US US12/667,306 patent/US8040162B2/en active Active
- 2007-07-03 CN CN2007800536182A patent/CN101689799B/zh active Active
- 2007-07-03 EP EP07768044.5A patent/EP2164155B1/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56112873A (en) * | 1980-02-07 | 1981-09-05 | Toyo Electric Mfg Co Ltd | Gate circuit of gate turn-off thyristor |
JPS5787626A (en) * | 1980-11-21 | 1982-06-01 | Hitachi Ltd | Driving circuit for self-distinguishing type switch element |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104111689A (zh) * | 2013-08-22 | 2014-10-22 | 广东美的制冷设备有限公司 | 一种智能功率模块 |
CN104111689B (zh) * | 2013-08-22 | 2015-10-21 | 广东美的制冷设备有限公司 | 一种智能功率模块 |
WO2018047561A1 (ja) * | 2016-09-09 | 2018-03-15 | 富士電機株式会社 | 電力素子の駆動回路 |
US10911030B2 (en) | 2016-09-09 | 2021-02-02 | Fuji Electric Co., Ltd. | Drive circuit for power element |
WO2018070307A1 (ja) * | 2016-10-14 | 2018-04-19 | 富士電機株式会社 | 電力素子の駆動回路 |
WO2018070308A1 (ja) * | 2016-10-14 | 2018-04-19 | 富士電機株式会社 | 電力素子の駆動回路 |
US10243552B2 (en) | 2016-10-14 | 2019-03-26 | Fuji Electric Co., Ltd. | Drive circuit for power element |
US10243549B2 (en) | 2016-10-14 | 2019-03-26 | Fuji Electric Co., Ltd. | Drive circuit for power element |
Also Published As
Publication number | Publication date |
---|---|
EP2164155A1 (en) | 2010-03-17 |
US8040162B2 (en) | 2011-10-18 |
KR20100025591A (ko) | 2010-03-09 |
EP3537582A1 (en) | 2019-09-11 |
JPWO2009004715A1 (ja) | 2010-08-26 |
US20100141304A1 (en) | 2010-06-10 |
EP2164155A4 (en) | 2014-03-12 |
EP3537582B1 (en) | 2021-05-26 |
EP2164155B1 (en) | 2019-06-26 |
WO2009004715A1 (ja) | 2009-01-08 |
CN101689799A (zh) | 2010-03-31 |
CN101689799B (zh) | 2013-04-03 |
KR101173923B1 (ko) | 2012-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5011585B2 (ja) | 電力素子の駆動回路 | |
US8710878B2 (en) | Output circuit | |
US7746155B2 (en) | Circuit and method for transistor turn-off with strong pulldown | |
JP7080185B2 (ja) | エンハンスメントモードfetドライバic | |
US9300285B2 (en) | Gate driver circuit | |
JP6194959B2 (ja) | 駆動回路および半導体装置 | |
JP5759831B2 (ja) | 電力用半導体装置及びその動作方法 | |
JP5341781B2 (ja) | 電力供給制御回路 | |
JP6304966B2 (ja) | 半導体駆動装置及び半導体装置 | |
JP2011139403A (ja) | 電力供給制御回路 | |
US10218351B2 (en) | Parallel driving circuit of voltage-driven type semiconductor element | |
JP7282599B2 (ja) | ハイサイドトランジスタの駆動回路、スイッチング回路、dc/dcコンバータのコントローラ | |
US6903590B2 (en) | Pulse generating circuit and high-side driver circuit | |
CN109075693B (zh) | 功率元件的驱动电路 | |
US7064603B2 (en) | Driving circuit and semiconductor device | |
JPH11205123A (ja) | 高耐圧パワー集積回路 | |
CN114204926A (zh) | 半导体装置 | |
JP4727360B2 (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
JP2021150532A (ja) | 半導体装置 | |
CN108702150B (zh) | 功率元件的驱动电路 | |
US7102416B2 (en) | High side switching circuit | |
CN109075692B (zh) | 功率元件的驱动电路 | |
JP2021005950A (ja) | トランジスタ駆動回路及びトランジスタのゲート電圧制御方法 | |
US7733154B2 (en) | Semiconductor device | |
JP2003318714A (ja) | ドライブ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120516 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5011585 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |