KR20170076350A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20170076350A
KR20170076350A KR1020150186488A KR20150186488A KR20170076350A KR 20170076350 A KR20170076350 A KR 20170076350A KR 1020150186488 A KR1020150186488 A KR 1020150186488A KR 20150186488 A KR20150186488 A KR 20150186488A KR 20170076350 A KR20170076350 A KR 20170076350A
Authority
KR
South Korea
Prior art keywords
decoder
decoding
type
power consumption
throughput
Prior art date
Application number
KR1020150186488A
Other languages
English (en)
Inventor
김도훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150186488A priority Critical patent/KR20170076350A/ko
Priority to US15/184,438 priority patent/US9998151B2/en
Priority to CN201610586796.2A priority patent/CN106920575B/zh
Publication of KR20170076350A publication Critical patent/KR20170076350A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2948—Iterative decoding
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3707—Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3746—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 ECC 디코딩 동작을 효율적으로 수행할 수 있는 데이터 저장 장치에 관한 것이다. 상기 데이터 저장 장치는, 불휘발성 메모리 장치; 및 제1 타입 디코더들을 포함하는 제1 디코딩 그룹, 제2 타입 디코더들을 포함하는 제2 디코딩 그룹 및 상기 불휘발성 메모리 장치로부터 독출된 데이터에 대한 상기 제1 디코더 그룹과 상기 제2 디코더 그룹의 디코딩 동작을 제어하는 디코딩 컨트롤 블럭을 포함하는 에러 정정 코드(ECC) 유닛을 포함하되, 상기 디코딩 컨트롤 블럭은, 상기 독출된 데이터가 저장된 상기 불휘발성 메모리 장치의 메모리 영역의 상태 정보와 상기 제1 타입 디코더들의 특성 정보 및 상기 제2 타입 디코더들의 특성 정보를 포함하는 참조 정보에 근거하여 상기 디코딩 실패율들 각각에 대하여 산출된 상기 제1 디코더 그룹의 전력 소모량과 상기 제2 디코더 그룹의 전력 소모량을 합한 총 전력 소모량들 중에서 최소 값에 대응하는, 제1 타입 디코더의 반복 횟수와 클럭을 상기 제1 디코딩 제어 정보로 생성하고, 제2 타입 디코더의 반복 횟수와 클럭을 상기 제2 디코딩 제어 정보로 생성한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 ECC 디코딩 동작을 효율적으로 수행할 수 있는 데이터 저장 장치 및 그것의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
휴대용 전자 장치에서 음악, 동영상 등과 같은 대용량 파일들이 재생됨에 따라 데이터 저장 장치 역시 큰 저장 용량을 갖도록 요구된다. 데이터 저장 장치는 큰 저장 용량을 확보하기 위해서 메모리 셀의 집적도가 높은 메모리 장치, 예를 들면, 불휘발성 메모리 장치의 하나인 플래시 메모리 장치를 저장 매체로서 사용한다.
본 발명의 실시 예는 ECC 디코딩 동작을 효율적으로 수행할 수 있는 데이터 저장 장치 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 불휘발성 메모리 장치; 및 제1 타입 디코더들을 포함하는 제1 디코딩 그룹, 제2 타입 디코더들을 포함하는 제2 디코딩 그룹 및 상기 불휘발성 메모리 장치로부터 독출된 데이터에 대한 상기 제1 디코더 그룹과 상기 제2 디코더 그룹의 디코딩 동작을 제어하는 디코딩 컨트롤 블럭을 포함하는 에러 정정 코드(ECC) 유닛을 포함하되, 상기 디코딩 컨트롤 블럭은, 상기 독출된 데이터가 저장된 상기 불휘발성 메모리 장치의 메모리 영역의 상태 정보와 상기 제1 타입 디코더들의 특성 정보 및 상기 제2 타입 디코더들의 특성 정보를 포함하는 참조 정보에 근거하여 상기 디코딩 실패율들 각각에 대하여 산출된 상기 제1 디코더 그룹의 전력 소모량과 상기 제2 디코더 그룹의 전력 소모량을 합한 총 전력 소모량들 중에서 최소 값에 대응하는, 제1 타입 디코더의 반복 횟수와 클럭을 상기 제1 디코딩 제어 정보로 생성하고, 제2 타입 디코더의 반복 횟수와 클럭을 상기 제2 디코딩 제어 정보로 생성한다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은, 제1 반복 횟수에 대응하는 제1 타입 디코더의 제1 디코딩 실패율, 제2 반복 횟수에 대응하는 상기 제1 타입 디코더의 제2 디코딩 실패율 및 제2 타입 디코더의 성능이 최대가되는 포화 상태의 반복 횟수를 정의하고, 목표 스루풋과 상기 제1 디코딩 실패율에 근거하여 산출된 상기 제1 타입 디코더의 제1 스루풋을 유지하기 위해서 소모되는 제1 전력 소모량과, 상기 목표 스루풋과 상기 제1 타입 디코더의 상기 제1 스루풋의 차인 상기 제2 타입 디코더의 제1 스루풋을 유지하기 위해서 소모되는 제2 전력 소모량의 합을 제1 총 전력 소모량으로 산출하고, 상기 목표 스루풋과 상기 제2 디코딩 실패율에 근거하여 산출된 상기 제1 타입 디코더의 제2 스루풋을 유지하기 위해서 소모되는 제3 전력 소모량과, 상기 목표 스루풋과 상기 제1 타입 디코더의 상기 제2 스루풋의 차인 상기 제2 타입 디코더의 제2 스루풋을 유지하기 위해서 소모되는 제4 전력 소모량의 합을 제2 총 전력 소모량으로 산출하고, 그리고 상기 제1 총 전력 소모량이 상기 제2 총 전력 소모량보다 더 작다고 판단되는 경우, 상기 제1 총 전력 소모량에 대응하는 상기 제1 반복 횟수를 상기 제1 타입 디코더를 제어하기 위한 제1 디코딩 제어 정보로서 제공하고, 상기 포화 상태의 반복 횟수를 상기 제2 타입 디코더를 제어하기 위한 제2 디코딩 제어 정보로서 제공한다.
본 발명의 실시 예에 따르면 ECC 디코딩 동작의 속도가 일정하게 유지될 수 있고, ECC 디코딩 동작이 수행되는 동안 소모되는 전력이 최적화될 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다.
도 2 내지 도 4는 도 1에 도시된 에러 정정 코드(ECC) 유닛의 블럭 다이어그램을 예시적으로 보여주는 도면들이다.
도 5는 특정 상태에 따른 불휘발성 메모리 장치의 에러 발생률을 예시적으로 보여주는 그래프이다.
도 6은 제1 디코더 그룹의 제1 타입 디코더들의 디코딩 실패율을 예시적으로 보여주는 그래프이다.
도 7은 제1 디코더 그룹의 제1 타입 디코더들과 제2 디코더 그룹의 제2 타입 디코더들의 디코딩 동작의 포화 특성을 예시적으로 보여주는 그래프이다.
도 8은 디코딩 제어 정보를 생성하기 위해서 참조되는 룩업 테이블을 예시적으로 보여주는 도면이다.
도 9는 도 10의 총 전력 소모량을 그래프로 도시한 것이다.
도 10 및 도 11은 디코딩 컨트롤 블럭이 제1 디코딩 제어 정보와 제2 디코딩 제어 정보를 생성하는 과정을 예시적으로 설명하기 위한 표이다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 13은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이버(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 14는 도 13에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블럭도이다.
도 15는 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다.
도 16은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치의 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
[ 블럭 다이어그램 ]
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다.
데이터 저장 장치(100)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(100)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(100)는 호스트 장치와 연결되는 인터페이스 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(100)는 불휘발성 메모리 장치(300)를 포함할 수 있다. 불휘발성 메모리 장치(300)는 데이터 저장 장치(100)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(300)는, 메모리 셀에 따라서, 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 컨트롤러(200)를 포함할 수 있다. 컨트롤러(200)는 불휘발성 메모리 장치(300)와 채널을 통해서 연결될 수 있다. 채널은 컨트롤러(200)가 불휘발성 메모리 장치(300)를 제어하기 위한 제어 신호(예를 들면, 칩 선택 신호, 커맨드, 어드레스 등)를 전송하기 위한 신호 라인을 포함할 수 있다. 또한, 채널은 컨트롤러(200)와 불휘발성 메모리 장치(300) 사이에 데이터를 전송하기 위한 신호 라인을 포함할 수 있다.
컨트롤러(200)는 컨트롤 유닛(210), 랜덤 액세스 메모리(220), 에러 정정 코드(ECC) 유닛(230) 및 데이터 버퍼 메모리(240)를 포함할 수 있다.
컨트롤 유닛(210)은 컨트롤러(200)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(210)은 호스트 장치로부터 입력된 신호, 명령 또는 요청을 분석하고 처리할 수 있다. 이를 위해서, 컨트롤 유닛(210)은 랜덤 액세스 메모리(220)에 로딩된 펌웨어 또는 소프트웨어를 해독하고 구동할 수 있다. 컨트롤 유닛(210)은 하드웨어 또는 하드웨어와 소프트웨어가 조합된 형태로 구현될 수 있다.
랜덤 액세스 메모리(220)는 컨트롤 유닛(210)에 의해서 구동되는 펌웨어 또는 소프트웨어를 저장할 수 있다. 또한, 랜덤 액세스 메모리(220)는 펌웨어 또는 소프트웨어의 구동에 필요한 데이터, 예를 들면, 어드레스 맵핑 정보와 같은 관리 데이터를 저장할 수 있다. 즉, 랜덤 액세스 메모리(220)는 컨트롤 유닛(210)의 동작 메모리(working memory)로서 동작할 수 있다.
데이터 버퍼 메모리(230)는 호스트 장치로부터 불휘발성 메모리 장치(300)로 또는 불휘발성 메모리 장치(300)로부터 호스트 장치로 전송될 데이터를 임시 저장할 수 있다. 데이터 버퍼 메모리(230)는 데이터 캐시(cache) 메모리로 불릴 수 있다. 설명의 간략화를 위해서, 도 1에서는, 불휘발성 메모리 장치(300)로부터 호스트 장치로 전송될 데이터가 데이터 버퍼 메모리(230)에 저장되는 흐름만이 도시되어 있다. 예를 들면, 불휘발성 메모리 장치(300)로부터 독출된 데이터(RDT)는 에러 정정 코드(ECC) 유닛(240)을 통해 에러 정정되고, 디코딩된 데이터(DDT)의 형태로 데이터 버퍼 메모리(230)에 저장될 수 있다.
에러 정정 코드(ECC) 유닛(240)(이하, ECC 유닛으로 칭함)은 불휘발성 메모리 장치(300)로부터 독출된 데이터(RDT)에 포함된 에러를 정정할 수 있다. 독출된 데이터(RDT)에 포함된 에러를 정정하기 위해서, ECC 유닛(240)은 디코딩 컨트롤 블럭(241), 제1 디코더 그룹(245) 및 제2 디코더 그룹(247)를 포함할 수 있다. 제1 디코더 그룹(245)은 복수의 제1 타입 디코더들(245a~245m)을 포함할 수 있다. 제2 디코더 그룹(247)은 복수의 제2 타입 디코더들(247a~247n)을 포함할 수 있다.
비록 도시되지는 않았지만, ECC 유닛(240)은 호스트 장치로부터 전송된 데이터를 ECC 인코딩하는 블럭들을 포함할 수 있다.
디코딩 컨트롤 블럭(241)은 데이터 저장 장치(100)에 포함된 불휘발성 메모리 장치(300)의 특성, 제1 디코더 그룹(245)과 제2 디코더 그룹(247)의 특성 및 제1 디코더 그룹(245)과 제2 디코더 그룹(247)의 디코딩 동작의 결과에 근거하여 룩업 테이블(LUT)을 구성할 수 있다.
디코딩 컨트롤 블럭(241)은 룩업 테이블(LUT)에 따라서 제1 디코더 그룹(245)과 제2 디코더 그룹(247)의 디코딩 동작을 제어할 수 있다. 예를 들면, 디코딩 컨트롤 블럭(241)은 제1 디코더 그룹(245)과 제2 디코더 그룹(247)의 전력 소모와 단위 시간당 처리량(이하, 스루풋(throughput)이라 칭함)을 제어할 수 있다. 제1 디코더 그룹(245)과 제2 디코더 그룹(247)의 전력 소모와 스루풋이 효율적으로 제어되는 것은, 결국 디코딩 동작이 최적화되는 것을 의미할 수 있다.
디코딩 컨트롤 블럭(241)은, 제1 디코더 그룹(245)의 제1 타입 디코더들(245a~245m) 중에서 동작 가능한 상태에 있는 디코더가 독출된 데이터(RDT)를 디코딩하도록 제어할 수 있다. 비록 도시되지는 않았지만, 여러 채널들을 통해서 독출된 데이터(RDT)가 병렬적으로 전송되는 경우, 디코딩 컨트롤 블럭(241)은 동작 가능한 상태에 있거나, 가장 우선적으로 디코딩 동작을 수행할 수 있는 제1 타입 디코더가 독출된 데이터(RDT)를 디코딩하도록 제어할 수 있다.
디코딩 컨트롤 블럭(241)은, 독출된 데이터(RDT)에 대한 제1 디코더 그룹(245)의 디코딩 동작이 실패되는 경우, 독출된 데이터(RDT)에 대한 제2 디코더 그룹(247)의 디코딩 동작이 수행되도록 제어할 수 있다. 즉, 디코딩 컨트롤 블럭(241)은, 제1 디코더 그룹(235)의 제1 타입 디코더들(245a~245m) 중 어느 하나에 의해서 수행된 디코딩 동작이 실패되면, 제2 디코더 그룹(237)의 제2 타임 디코더들(247a~247n) 중 어느 하나가 디코딩 실패된 데이터를 디코딩하도록 제어할 수 있다.
제1 디코더 그룹(245)의 제1 타입 디코더들(245a~245m)과 제2 디코더 그룹(247)의 제2 타입 디코들(247a~247n) 각각은, "반복 기법(iteration scheme)"을 사용하는 ECC 디코더로 구성될 수 있다. 즉, 제1 타입 디코더들(245a~245m)과 제2 타입 디코더들(247a~247n) 각각은, 이전의 디코딩 동작이 실패된 경우, 동일한 데이터에 대해서 반복 횟수(Iteration Count)만큼 디코딩 동작을 반복적으로 수행할 수 있다.
제1 디코더 그룹(245)의 제1 타입 디코더들(245a~245m)과 제2 디코더 그룹(247)의 제2 타입 디코더들(247a~247n)은 서로 다른 특징을 가질 수 있다.
서로 다른 특징으로서, 제2 디코더 그룹(247)의 집적도는 제1 디코더 그룹(245)의 집적도보다 작을 수 있다. 즉, 하나의 제2 타입 디코더의 크기는 하나의 제1 타입 디코더의 크기보다 클 수 있다.
서로 다른 특징으로서, 제2 디코더 그룹(247)의 에러 정정 능력은 제1 디코더 그룹(245)의 에러 정정 능력보다 우수할 수 있다. 즉, 하나의 제2 타입 디코더는 하나의 제1 타입 디코더가 정정할 수 있는 에러의 수보다 더 많은 에러를 정정할 수 있다.
서로 다른 특징으로서, 제2 디코더 그룹(247)의 전력 소모는 제1 디코더 그룹(245)의 전력 소모보다 클 수 있다. 즉, 하나의 제2 타입 디코더가 하나의 클럭당 소모하는 전력은 하나의 제1 타입 디코더가 하나의 클럭당 소모하는 전력보다 클 수 있다. 이하의 설명에서, 타입에 관계없이 디코더의 전력 소모는 정규화(normalization)된 값으로 설명될 것이다. 예시적으로, 하나의 제1 타입 디코더가 하나의 클럭당 소모하는 전력은 "1"로 정규화되고, 하나의 제2 타입 디코더가 하나의 클럭당 소모하는 전력은, 제1 타입 디코더의 4배인 "4"로 정규화될 것이다.
도 2 내지 도 4는 도 1에 도시된 ECC 유닛의 블럭 다이어그램을 예시적으로 보여주는 도면들이다.
도 2를 참조하면, ECC 유닛(240)은 정보들(또는 신호들)(DCI1, DCI2, DRI1 및 DRI2) 및 데이터(RDT 및 DDT)가 버스(BUS)를 통해서 내부 블럭들(241, 245, 247 및 249) 간에 전송되도록 구성될 수 있다.
디코딩 컨트롤 블럭(241)은 제1 디코더 그룹(245)의 제1 타입 디코더들(245a~245m)과 제2 디코더 그룹(247)의 제2 타입 디코더들(247a~247n)의 디코딩 동작을 제어하기 위한 정보, 즉, 디코딩 제어 정보(DCI1 및 DCI2)를 제1 디코더 그룹(245)과 제2 디코더 그룹(247)으로 전송할 수 있다.
제1 디코더 그룹(245)은 독출된 데이터(RDT)를 디코딩함과 동시에 원래의 독출된 데이터(RDT)를 ECC 버퍼 메모리(249)로 전송할 수 있다. 또는 제1 디코더 그룹(245)은, 디코딩 실패한 경우, 원래의 독출된 데이터(RDT)를 ECC 버퍼 메모리(249)로 전송할 수 있다. 제1 디코더 그룹(245)은 독출된 데이터(RDT)를 디코딩 성공한 경우, 디코딩된 데이터(DDT)를 버스를 통해서 데이터 버퍼 메모리(도 1의 230)로 전송할 수 있다. 제1 디코더 그룹(245)은 디코딩 동작을 수행한 결과에 대한 정보, 즉, 디코딩 결과 정보(DRI1)를 디코딩 컨트롤 블럭(241)으로 전송할 수 있다.
제2 디코더 그룹(247)은 ECC 버퍼 메모리(249)로부터 독출된 데이터(RDT)를 가져올 수 있다. 제2 디코더 그룹(247)은 독출된 데이터(RDT)를 디코딩 성공한 경우, 디코딩된 데이터(DDT)를 버스를 통해서 데이터 버퍼 메모리(도 1의 230)로 전송할 수 있다. 제2 디코더 그룹(247)은 디코딩 동작을 수행한 결과에 대한 정보, 즉, 디코딩 결과 정보(DRI2)를 디코딩 컨트롤 블럭(241)으로 전송할 수 있다.
도 3을 참조하면, ECC 유닛(240)은, 정보들(또는 신호들)(DCI1, DCI2, DRI1 및 DRI2)이 그러한 정보들(또는 신호들)을 전송하기 위한 목적으로 구성된 신호 라인을 통해서 내부 블럭들(241, 245 및 247) 간에 전송되도록, 그리고 데이터(RDT 및 DDT)가 그러한 데이터를 전송하기 위한 목적으로 구성된 데이터 라인을 통해서 내부 블럭들(245, 247 및 249) 간에 전송되도록 구성될 수 있다.
ECC 버퍼 메모리(249)는 불휘발성 메모리 장치(도 1의 300)로부터 독출된 데이터(RDT)를 버퍼링할 수 있다.
디코딩 컨트롤 블럭(241)은 디코딩 제어 정보(DCI1 및 DCI2)를 제1 디코더 그룹(245)과 제2 디코더 그룹(247)으로 전송할 수 있다.
제1 타입 디코더 그룹(245)은 ECC 버퍼 메모리(249)로부터 독출된 데이터(RDT)를 가져올 수 있다. 제1 디코더 그룹(245)은 독출된 데이터(RDT)를 디코딩 성공한 경우, 디코딩된 데이터(DDT)를 데이터 버퍼 메모리(도 1의 230)로 전송할 수 있다. 제1 디코더 그룹(245)은 디코딩 결과 정보(DRI1)를 디코딩 컨트롤 블럭(241)으로 전송할 수 있다.
제2 타입 디코더 그룹(247)은, 제1 타입 디코더 그룹(245)의 디코딩 동작이 실패되는 경우, ECC 버퍼 메모리(249)로부터 디코딩 실패된 데이터를 가져올 수 있다. 제2 디코더 그룹(247)은 제1 타입 디코더 그룹(245)에 의해서 디코딩 실패된 데이터를 디코딩 성공한 경우, 디코딩된 데이터(DDT)를 데이터 버퍼 메모리(도 1의 230)로 전송할 수 있다. 제2 디코더 그룹(247)은 디코딩 결과 정보(DRI2)를 디코딩 컨트롤 블럭(241)으로 전송할 수 있다.
도 4를 참조하면, ECC 유닛(240)은, 정보들(또는 신호들)(DCI1, DCI2, DRI1 및 DRI2)이 그러한 정보들(또는 신호들)을 전송하기 위한 목적으로 구성된 신호 라인을 통해서 내부 블럭들(241, 245 및 247) 간에 전송되도록, 그리고 데이터(RDT 및 DDT)가 그러한 데이터를 전송하기 위한 목적으로 구성된 데이터 라인을 통해서 내부 블럭들(245, 247 및 249) 간에 전송되도록 구성될 수 있다.
디코딩 컨트롤 블럭(241)은 디코딩 제어 정보(DCI1 및 DCI2)를 제1 디코더 그룹(245)과 제2 디코더 그룹(247)으로 전송할 수 있다.
제1 디코더 그룹(245)은 독출된 데이터(RDT)를 디코딩함과 동시에 원래의 독출된 데이터(RDT)를 ECC 버퍼 메모리(249)로 전송할 수 있다. 또는 제1 디코더 그룹(245)은, 디코딩 실패한 경우, 원래의 독출된 데이터(RDT)를 ECC 버퍼 메모리(249)로 전송할 수 있다. 제1 디코더 그룹(245)은 독출된 데이터(RDT)를 디코딩 성공한 경우, 디코딩된 데이터(DDT)를 데이터 버퍼 메모리(도 1의 230)로 전송할 수 있다. 제1 디코더 그룹(245)은 디코딩 결과 정보(DRI1)를 디코딩 컨트롤 블럭(241)으로 전송할 수 있다.
제2 타입 디코더 그룹(247)은, 제1 타입 디코더 그룹(245)의 디코딩 동작이 실패되는 경우, ECC 버퍼 메모리(249)로부터 디코딩 실패된 데이터를 가져올 수 있다. 제2 디코더 그룹(247)은 제1 디코더 그룹(245)에 의해서 디코딩 실패된 데이터를 디코딩 성공한 경우, 디코딩된 데이터(DDT)를 데이터 버퍼 메모리(도 1의 230)로 전송할 수 있다. 제2 디코더 그룹(247)은 디코딩 결과 정보(DRI2)를 디코딩 컨트롤 블럭(241)으로 전송할 수 있다.
이하의 설명에서, 설명의 편의를 위해서, 도 4에 도시된 ECC 유닛(240)의 블럭 다이어그램이 도 2 및 도 3에 도시된 ECC 유닛(240)의 블럭 다이어그램을 대표하는 블럭 다이어그램으로서 설명될 것이다. 그러나, ECC 유닛(240)의 내부 블럭들의 구성, 동작 및 기능은 동일할 수 있다.
[ 디코딩 결과 정보(DRI) ]
도 4를 참조하면, 제1 디코더 그룹(245)은 디코딩을 수행한 결과에 대한 정보, 즉, 제1 디코딩 결과 정보(DRI1)를 디코딩 컨트롤 블럭(241)으로 전송할 수 있다. 제1 디코딩 결과 정보(DRI1)는 제1 타입 디코더들(245a~245m) 중에서 디코딩 동작이 완료된 디코더들 각각의 디코딩 동작의 결과들이 취합된 정보일 수 있다. 또는 제1 디코딩 결과 정보(DRI1)는 제1 타입 디코더들(245a~245m) 중에서 디코딩 동작이 완료된 디코더의 개별적인 디코딩 동작의 결과일 수 있다.
제2 디코더 그룹(247)은 디코딩을 수행한 결과에 대한 정보, 즉, 제2 디코딩 결과 정보(DRI2)를 디코딩 컨트롤 블럭(241)으로 전송할 수 있다. 제2 디코딩 결과 정보(DRI2)는 제2 타입 디코더들(247a~247n) 중에서 디코딩 동작이 완료된 디코더들 각각의 디코딩 동작의 결과들이 취합된 정보일 수 있다. 또는 제2 디코딩 결과 정보(DRI2)는 제2 타입 디코더들(247a~247n) 중에서 디코딩 동작이 완료된 디코더의 개별적인 디코딩 동작의 결과일 수 있다.
디코딩 결과 정보(DRI1 또는 DRI2)는 디코딩 동작이 성공되었는지 또는 실패되었는지를 나타내는 정보인 디코딩 패스/페일 정보(DPF)를 포함할 수 있다.
디코딩 결과 정보(DRI1 또는 DRI2)는 동일한 데이터(즉, 디코딩이 수행되는 단위 데이터)를 디코딩하기 위해서 반복된 횟수를 나타내는 정보인 반복 수행 횟수 정보(ITRCNT)를 포함할 수 있다.
디코딩 결과 정보(DRI1 또는 DRI2)는 디코딩된 데이터에 포함된 에러 개수를 나타내는 정보인 에러 개수 정보(ERRCNT)를 포함할 수 있다.
디코딩 결과 정보(DRI1 또는 DRI2)는 룩업 테이블(LUT)을 구성하는 정보로 사용될 수 있다. 예를 들면, 디코딩 결과 정보(DRI1 또는 DRI2)는, 현재 불휘발성 메모리 장치(300)의 상태에 따라 달라질 수 있는 디코딩 실패율이 반영되도록, 룩업 테이블(LUT)에 포함된 디코딩 실패율(FR)을 보정하기 위한 정보로서 사용될 수 있다.
[ 디코딩 제어 정보( DCI ) ]
디코딩 컨트롤 블럭(241)은 룩업 테이블(LUT)을 구성하는 정보를 참조하여 제1 디코딩 제어 정보(DCI1)와 제2 디코딩 제어 정보(DCI2)를 생성할 수 있다.
제1 디코딩 제어 정보(DCI1)는 제1 디코더 그룹(245)의 모든 제1 타입 디코더들(245a~245m)을 제어하기 위한 정보를 포함할 수 있다. 또는 제1 디코딩 제어 정보(DCI1)는 제1 디코더 그룹(245)의 제1 타입 디코더들(245a~245m) 중에서 적어도 하나를 제어하기 위한 정보를 포함할 수 있다.
제2 디코딩 제어 정보(DCI2)는 제2 디코더 그룹(247)의 모든 제2 타입 디코더들(247a~247n)을 제어하기 위한 정보를 포함할 수 있다. 또는 제2 디코딩 제어 정보(DCI2)는 제2 디코더 그룹(247)의 제2 타입 디코더들(247a~247n) 중에서 적어도 하나를 제어하기 위한 정보를 포함할 수 있다.
디코딩 제어 정보(DCI1 또는 DCI2)는 동일한 데이터를 반복적으로 디코딩할 수 있는 최대 횟수를 나타내는 정보인 반복 횟수 정보(ITR)를 포함할 수 있다.
설명의 편의를 위해서 "정보"라는 용어로 표현되었지만, 디코딩 제어 정보(DCI1 또는 DCI2)는 디코더의 동작에 필요한 클럭 신호를 포함할 수 있다. 클럭 신호는 디코딩 제어 정보(DCI1 또는 DCI2)를 참조하는 클럭 발생기(243)에 의해서 생성될 수 있다.
[ 룩업 테이블( LUT ) ]
불휘발성 메모리 장치(300)는 어느 제조사에서 만들어졌는지에 따라서 그 특성이 다를 수 있다. 불휘발성 메모리 장치(300)는 동일한 제조사에서 만들어졌더라도 버젼(version), 세대(generation), 테크(tech) 등으로 표현되는 기술 발전도에 따라서 그 특성이 다를 수 있다. 불휘발성 메모리 장치(300)는 동일한 제조사, 동일한 기술로 만들어졌더라도 메모리 장치들 마다 그 특성이 다를 수 있다. 또한, 불휘발성 메모리 장치(300)는 사용 환경에 따라서 그 특성이 변경될 수 있다.
도 5는 특정 상태에 따른 불휘발성 메모리 장치(도 1의 300)의 에러 발생률을 예시적으로 보여주는 그래프이다. 도 5의 그래프는, 특정 불휘발성 메모리 장치를 테스트하여 획득된 데이터에 근거하여 작성된 그래프로서, 불휘발성 메모리 장치(300)의 에러 발생률이 프로그램/삭제 횟수(PE)와 프로그램된 이후 경과 시간(R)에 따라서 변경될 수 있음을 보여준다.
도 5를 참조하면, 심볼 ○로 표시된 그래프(PE100/R0Y)를 통해서, 100회 프로그램/삭제된 불휘발성 메모리 장치에 데이터를 프로그램한 후 0년 경과되면, 1%의 확률로 50비트의 에러가 데이터에 포함될 수 있음을 알 수 있다. 또한, 심볼 X로 표시된 그래프(PE200/R1Y)를 통해서, 200회 프로그램/삭제된 불휘발성 메모리 장치에 데이터를 프로그램한 후 1년 경과되면, 1%의 확률로 100비트의 에러가 데이터에 포함될 수 있음을 알 수 있다.
불휘발성 메모리 장치의 에러 발생률은 룩업 테이블(LUT)을 구성하기 위해서 미리 획득(obtain)되거나 정의(define)될 수 있으며, 룩업 테이블(LUT)을 구성하는 정보로 사용될 수 있다.
ECC 디코더, 예를 들면, 제1 디코더 그룹(245)의 제1 타입 디코더들(245a~245m)은 어떻게 설계되었는지에 따라서 특성, 예를 들면, 디코딩 성공/실패율이 달라질 수 있다. 또한, ECC 디코더, 예를 들면, 제1 디코더 그룹(245)의 제1 타입 디코더들(245a~245m)은 동일한 데이터에 대해서 디코딩 동작을 반복한 횟수에 따라서 디코딩 성공/실패율이 달라질 수 있다.
도 6은 제1 디코더 그룹(245)의 제1 타입 디코더들(245a~245m)의 디코딩 실패율(FR)을 예시적으로 보여주는 그래프이다. 도 6의 그래프는, 100비트의 에러를 포함한 데이터를 디코딩하여 획득된 데이터에 근거하여 작성된 그래프로서, 제1 타입 디코더들(245a~245m)이 디코딩 동작을 반복하면 할수록 디코딩 실패율(FR)이 낮아질 수 있음을 보여준다.
도 6을 참조하면, 100비트의 에러를 포함한 데이터를 5회에서 10회까지 반복하여 디코딩했을 때, 디코딩 실패율(FR)은 5회에서 10회 순서로 낮아짐을 알 수 있다. 이 때, 디코딩 동작의 반복 횟수가 증가할 수록 디코딩 실패율(FR)의 차이(G1~G5)는 줄어들 수 있음을 알 수 있다.
제1 디코더 그룹(245)의 제1 타입 디코더들(245a~245m)의 디코딩 실패율(FR), 즉, 반복 횟수에 대응되는 디코딩 실패율(FR)은 룩업 테이블(LUT)을 구성하기 위해서 미리 획득되거나 정의될 수 있으며, 룩업 테이블(LUT)을 구성하는 정보로 사용될 수 있다. 앞서 설명된 바와 같이, 디코딩 실패율(FR)은, 디코딩 결과 정보(DRI1 또는 DRI2)에 근거하여 보정될 수 있다.
ECC 디코더, 예를 들면, 제1 디코더 그룹(245)의 제1 타입 디코더들(245a~245m)과 제2 디코더 그룹(247)의 제2 타입 디코더들(247a~247n)은 어떻게 설계되었는지에 따라서 특성, 예를 들면, 디코딩 포화(saturation) 특성이 달라질 수 있다. 디코딩 포화 특성이란, 디코더의 성능이 최대가 될 때의 특성으로 정의될 수 있다. 그리고 디코딩 포화 상태는 디코더의 성능이 최대가 될 때의 상태로 정의될 수 있다. 디코더는 포화 상태일 때의 반복 횟수만큼 디코딩 동작을 수행하면 디코딩 동작을 완벽히 성공할 수 있다. 즉, 디코딩 동작에 소모되는 전력이나 디코딩 동작에 소요되는 시간에 제한을 두지 않는다는 조건하에서, 포화 상태의 반복 횟수만큼 디코딩 동작을 반복적으로 수행하면 에러 비트의 수에 무관하게 디코딩 동작이 성공될 수 있다.
도 7은 제1 디코더 그룹(245)의 제1 타입 디코더들(245a~245m)과 제2 디코더 그룹(247)의 제2 타입 디코더들(247a~247n)의 디코딩 동작의 포화(saturation) 특성을 예시적으로 보여주는 그래프이다.
도 7을 참조하면, 제1 타입 디코더는 디코딩 동작을 15회 이상 반복하는 경우 포화 상태에 진입할 수 있음을 알 수 있다. 또한, 제2 타입 디코더는 디코딩 동작을 10회 이상 반복하는 경우 포화 상태에 진입할 수 있음을 알 수 있다.
앞서 설명된 바와 같이, 제1 디코더 그룹의 디코딩 동작이 실패되는 경우, 제2 디코더 그룹의 디코딩 동작이 수행될 수 있다. 제2 디코더 그룹의 디코딩 동작이 실패되는 경우 디코딩 동작과 더불어 또 다른 에러 핸들링 알고리즘이 수행될 수 있기 때문에, 제2 디코더 그룹의 디코딩 동작은 최대한 성공되도록 제어되어야 할 것이다. 따라서, 제1 디코더 그룹의 반복 횟수(ITR)는 디코딩 컨트롤 블럭(241)에 의해서 실시간적으로 또는 동적으로 조절될 수 있지만, 제2 디코더 그룹의 반복 횟수(ITR)는 포화 상태의 반복 횟수로 고정될 수 있다.
제2 디코더 그룹(245)의 제2 타입 디코더들(247a~247n)이 포화 상태일 때의 반복 횟수는 룩업 테이블(LUT)을 구성하기 위해서 미리 획득되거나 정의될 수 있으며, 룩업 테이블(LUT)을 구성하는 정보로 사용될 수 있다.
도 8은 디코딩 제어 정보(DCI1 또는 DCI2)를 생성하기 위해서 참조되는 룩업 테이블(LUT)을 예시적으로 보여주는 도면이다. 도 8에 도시된 룩업 테이블(LUT)은, 도 5에 도시된 불휘발성 메모리 장치의 에러 발생률, 도 6에 도시된 제1 디코더 그룹의 디코딩 실패율(FR) 그리고 도 7에 도시된 제2 디코더 그룹의 포화 특성에 근거하여 작성될 수 있다. 즉, 도 8에 도시된 룩업 테이블(LUT)은, 도 5에 도시된 에러 발생률의 특성이 있는 불휘발성 메모리 장치를 도 6에 도시된 제1 디코더 그룹을 이용하여 디코딩한 경우, 반복 횟수에 따른 디코딩 실패율(FR)에 대한 정보를 포함할 수 있다. 또한, 도 8에 도시된 룩업 테이블(LUT)은 제2 디코더 그룹(245)의 제2 타입 디코더들(247a~247n)이 포화 상태에서 동작할 수 있는 반복 횟수(ITR2) 정보를 포함할 수 있다.
룩업 테이블(LUT)은 데이터 저장 장치(도 1의 100)에 포함될 불휘발성 메모리 장치(300)와 ECC 유닛(240)의 특성에 따라서 미리 결정될 수 있다. 다양한 정보를 도식화하였기 때문에 룩업 테이블(LUT)이라는 용어가 사용되었다. 그러나, 다양한 정보, 즉, 불휘발성 메모리 장치의 에러 발생률, 제1 디코더 그룹의 디코딩 실패율(FR) 그리고 제2 디코더 그룹의 포화 특성 정보를 포함하는 룩업 테이블(LUT)은 참조 정보로 불릴 수 있다.
[ 디코딩 제어 정보( DCI )를 이용한 디코더 제어의 목적 ]
도 9는 도 10의 총 전력 소모량(TPWR)을 그래프로 도시한 것이다. 도 9의 그래프는, 도 8의 룩업 테이블(LUT)에 따라서 제1 디코더 그룹(245)과 제2 디코더 그룹(247)의 디코딩 동작을 제어한 경우, 제1 디코더 그룹(245)과 제2 디코더 그룹(247)의 정규화된 총 전력 소모량(TPWR)의 양상을 보여준다.
도 9를 참조하면, 제1 디코더 그룹(245)과 제2 디코더 그룹(247)의 정규화된 목표 스루풋(TT)이 "100"으로 유지되는 조건에서, 불휘발성 메모리 장치의 상태(즉, 프로그램/삭제 횟수(PE)와 프로그램된 이후 경과 시간(R))와 제1 디코더 그룹(245)의 반복 횟수(ITR1)가 총 전력 소모량(TPWR)에 변화를 주는 요인으로 작용될 수 있음을 알 수 있다.
또한, 도 9의 그래프를 통해서, 제1 디코더 그룹(245)과 제2 디코더 그룹(247)의 정규화된 목표 스루풋(TT)이 "100"으로 유지되는 조건에서, 총 전력 소모량(TPWR)은 제1 디코더 그룹(245)의 반복 횟수(ITR1)가 많다고 해서 또는 적다고 해서 최소가 되지 않음을 알 수 있다. 즉, 심볼 ○로 표시된 그래프(PE100/R0Y)를 통해서, 제1 디코더 그룹(245)이 디코딩 동작을 8회 반복 수행했을 때 정규화된 총 전력 소모량(TPWR)이 "58"로 최소가 됨을 알 수 있다. 또한, 심볼 X로 표시된 그래프(PE200/R1Y)를 통해서, 제1 디코더 그룹(245)이 디코딩 동작을 7회 반복 수행했을 때 정규화된 총 전력 소모량(TPWR)이 "48.75"로 최소가 됨을 알 수 있다.
디코딩 컨트롤 블럭(241)은, 제1 디코더 그룹(245)과 제2 디코더 그룹(247)이 목표 스루풋(TT)을 충족시키면서도 최소의(또는 최적의) 전력을 소모할 수 있도록, 제1 디코더 그룹(245)과 제2 디코더 그룹(247)의 동작을 실시간적으로 또는 동적으로 제어할 것이다. 이를 위해서, 디코딩 컨트롤 블럭(241)은, 제1 디코더 그룹(245)에 제1 디코딩 제어 정보(DCI1)를, 제2 디코더 그룹(247)에 제2 디코딩 제어 정보(DCI2)를 전송할 수 있다. 제1 디코더 그룹(245)은 제1 디코딩 제어 정보(DCI1)에 의해서, 제2 디코더 그룹(247)은 제2 디코딩 제어 정보(DCI2)에 의해서, 반복 횟수(ITR)와 클럭(CLK)이 제어될 수 있다.
[ 디코딩 제어 정보( DCI )의 생성 ]
도 10 및 도 11은 디코딩 컨트롤 블럭(241)이 제1 디코딩 제어 정보(DCI1)와 제2 디코딩 제어 정보(DCI2)를 생성하는 과정을 예시적으로 설명하기 위한 표이다. 도 10 및 도 11을 설명함에 있어서, 다음과 같은 설정을 전제할 것이다. 그러나, 아래의 설정은, 불휘발성 메모리 장치(도 1의 300)의 특성과 ECC 유닛(240)의 설계 방향에 따라서 다양하게 변경될 수 있다.
제1 디코더 그룹(245)과 제2 디코더 그룹(247)의 목표 스루풋(TT)은, 정규화된 값으로서, "100"으로 설정될 것이다.
제1 디코더 그룹(245)의 제1 타입 디코더들(245a~245m) 중에서 어느 하나만이 디코딩 동작을 수행하는 것으로 설정될 것이다. 이는, 제1 디코더 그룹(245)이 하나의 제1 타입 디코더로 구성되는 경우, 즉, m=1인 경우와 동일할 것이다. 또한, 제1 타입 디코더의 단위 처리량(i)은 "16"으로 설정될 것이다.
제2 디코더 그룹(247)의 제2 타입 디코더들(247a~247n) 중에서 어느 하나만이 디코딩 동작을 수행하는 것으로 설정될 것이다. 이는, 제2 디코더 그룹(247)이 하나의 제2 타입 디코더로 구성되는 경우, 즉, n=1인 경우와 동일할 것이다. 또한, 제2 타입 디코더의 단위 처리량(j)은 "8"로 설정될 것이다.
도 1에서 설명된 바와 같이, 제1 타입 디코더가 하나의 클럭당 소모하는 전력은, 정규화된 값으로서, "1"로 설정될 것이다. 또한, 제2 타입 디코더가 하나의 클럭당 소모하는 전력은, 정규화된 값으로서, "4"로 설정될 것이다.
[ 방법 1 : 디코딩 제어 정보( DCI )의 테이블화 ]
도 10을 참조하면, 불휘발성 메모리 장치의 상태(즉, 프로그램/삭제 횟수(PE)와 프로그램된 이후 경과 시간(R))별로, 제1 타입 디코더의 디코딩 실패율(FR)에 대응하는 제1 타입 디코더의 스루풋(TH1), 클럭(CLK1), 전력 소모(PWR1), 제2 타입 디코더의 스루풋(TH2), 클럭(CLK2), 전력 소모(PWR2) 및 총 전력 소모(TPWR)가 테이블 형태로 도시되어 있다. 설명의 간략화를 위해서 2가지 경우의 불휘발성 메모리 장치의 상태(PE100/ROY 및 PE200/R1Y)에 대한 제1 타입 디코더의 스루풋(TH1), 클럭(CLK1), 전력 소모(PWR1), 제2 타입 디코더의 스루풋(TH2), 클럭(CLK2), 전력 소모(PWR2) 및 총 전력 소모(TPWR)가 도시되었다. 그러나, 불휘발성 메모리 장치의 상태(즉, 프로그램/삭제 횟수(PE)와 프로그램된 이후 경과 시간(R))마다 테이블이 작성될 수 있다.
디코딩 컨트롤 블럭(241)은, 도 10에 기재된 산식을 이용하여, 불휘발성 메모리 장치의 상태별로 제1 타입 디코더의 스루풋(TH1), 클럭(CLK1), 전력 소모(PWR1), 제2 타입 디코더의 스루풋(TH2), 클럭(CLK2), 전력 소모(PWR2) 및 총 전력 소모(TPWR)를 산출하고, 산출된 값들을 테이블 형태로 보유할 수 있다. 앞서 설명된 바와 같이, 디코딩 결과 정보(DRI1 또는 DRI2)에 근거하여 디코딩 실패율(FR)이 보정될 수 있기 때문에, 디코딩 컨트롤 블럭(241)은, 보정된 실패율(FR)이 반영되도록 테이블을 변경할 수 있다.
디코딩 컨트롤 블럭(241)은 아래의 설명과 같이 제1 타입 디코더의 스루풋(TH1), 클럭(CLK1), 전력 소모(PWR1), 제2 타입 디코더의 스루풋(TH2), 클럭(CLK2), 전력 소모(PWR2) 및 총 전력 소모(TPWR)를 산출할 수 있다. 설명의 간략화를 위해서 하나의 경우만이 설명되지만, 디코딩 컨트롤 블럭(241)은 동일한 방법으로 필요한 값을 산출할 수 있다.
평균적으로 5회 디코딩을 반복하는 경우 7%의 디코딩 실패율(FR)을 가지는 제1 타입 디코더를 이용해서, 100회 프로그램/삭제되고, 프로그램된 이후 경과 시간이 0년인(PE100/R0Y) 특성이 있는 불휘발성 메모리 장치의 메모리 영역으로부터 독출된 데이터를 디코딩하는 경우, 제1 타입 디코더의 스루풋(TH1)은 목표 스루풋(TT)에 디코딩 성공률(100-FR)을 곱하여 "93"으로 산출될 수 있다. 제1 타입 디코더의 스루풋(TH1)이 "93"으로 유지되기 위해서 클럭(CLK1)은 목표 스루풋(TT)에 반복 횟수(ITR1)를 곱고 단위 처리량(i)으로 나눈 "31.25"가 제공되어야할 것이다. 제1 타입 디코더가 하나의 클럭당 소모하는 전력은 정규화된 값 "1"이므로, 제1 타입 디코더가 스루풋(TH1)을 유지하면서 소모하는 전력(PWR1)은 "31.25"가 될 수 있다. 제1 타입 디코더가 충족시키지 못하는 나머지 스루풋(TT-TH1)을 제2 타입 디코더가 보완해줄 때 목표 스루풋(TT)이 유지될 수 있다. 따라서, 제2 타입 디코더의 스루풋(TH2)은 제1 타입 디코더의 디코딩 실패율과 동일한 "7"로 산출될 수 있다. 제2 타입 디코더의 반복 횟수(ITR2)가 "10"으로 정해진 상태에서 제2 타입 디코더의 스루풋(TH2)이 "7"로 유지되기 위해서, 클럭(CLK2)은 제2 타입 디코더의 스루풋(TH2)에 반복 횟수(ITR2)를 곱하고 단위 처리량(j)으로 나눈 "8.75"가 제공되어야할 것이다. 제2 타입 디코더가 하나의 클럭당 소모하는 전력은 정규화된값 "4"이므로, 제2 타입 디코더가 스루풋(TH2)을 유지하면서 소모하는 전력(PWR2)은 "35"가 될 수 있다. 따라서, 총 전력 소모(TPWR)는 제1 타입 디코더의 전력 소모(PWR1)와 제2 타입 디코더의 전력 소모(PWR2)의 합인 "66.25"로 산출될 수 있다.
디코딩 컨트롤 블럭(241)은 현재 불휘발성 메모리 장치의 상태(즉, 현재 디코딩해야할 데이터가 저장된 메모리 영역의 프로그램/삭제 횟수(PE)와 프로그램된 이후 경과 시간(R))에 해당하는 총 전력 소모(TPWR)의 최소 값을 초이스(choice)할 수 있다. 디코딩 컨트롤 블럭(241)은 총 전력 소모(TPWR)의 최소 값에 대응하는 제1 타입 디코더의 반복 횟수(ITR1), 클럭(CLK1)을 제1 디코딩 제어 정보(DCI1)로 생성하고, 제2 타입 디코더의 반복 횟수(ITR2), 클럭(CLK2)을 제2 디코딩 제어 정보(DCI2)로 생성할 수 있다.
예시적으로, 불휘발성 메모리 장치의 상태가 PE100/R0Y인 경우에, 디코딩 컨트롤 블럭(241)은 "48.75"를 총 전력 소모(TPWR)의 최소 값으로 초이스할 수 있다. 디코딩 컨트롤 블럭(241)은 총 전력 소모(TPWR)의 최소 값 "48.75"에 대응하는 제1 타입 디코더의 반복 횟수(ITR1) "7"과, 제1 타입 디코더의 클럭(CLK1) "43.75"를 제1 디코딩 제어 정보(DCI1)로 생성할 수 있다. 디코딩 컨트롤 블럭(241)은 총 전력 소모(TPWR)의 최소 값 "48.75"에 대응하는 제2 타입 디코더의 반복 횟수(ITR2) "10"과, 제2 타입 디코더의 클럭(CLK2) "1.25"를 제2 디코딩 제어 정보(DCI2)로 생성할 수 있다.
다른 예로서, 불휘발성 메모리 장치의 상태가 PE200/R1Y인 경우에, 디코딩 컨트롤 블럭(241)은 "58"을 총 전력 소모(TPWR)의 최소 값으로 초이스할 수 있다. 디코딩 컨트롤 블럭(241)은 총 전력 소모(TPWR)의 최소 값 "58"에 대응하는 제1 타입 디코더의 반복횟수(ITR1) "8"과, 제1 타입 디코더의 클럭(CLK1) "50"을 제1 디코딩 제어 정보(DCI1)로 생성할 수 있다. 디코딩 컨트롤 블럭(241)은 총 전력 소모(TPWR)의 최소 값 "58"에 대응하는 제2 타입 디코더의 반복 횟수(ITR2) "10"과, 제2 타입 디코더의 클럭(CLK2) "2"를 제2 디코딩 제어 정보(DCI2)로 생성할 수 있다.
[ 방법 2 : 디코딩 제어 정보( DCI )의 실시간적 산출 ]
도 11을 참조하면, 실시간적으로, 총 전력 소모(TPWR)를 산출하고, 최소의 총 전력 소모(TPWR) 값을 찾고, 그리고 최소의 총 전력 소모(TPWR)에 대응하는 반복 횟수들(ITR1 및 ITR2)과 클럭들(CLK1 및 CLK2)을 디코딩 제어 정보들(DCI1 및 DCI2)로 산출하는 과정이 도시되어 있다. 실시간적으로 디코딩 제어 정보들(DCI 및 DCI2)를 산출하기 때문에, 디코딩 컨트롤 블럭(241)은 도 10에 도시된 것과 같은 테이블을 유지할 필요가 없을 수 있다.
설명의 간략화를 위해서, 100회 프로그램/삭제되고, 프로그램된 이후 경과 시간이 0년인(PE100/R0Y) 특성이 있는 불휘발성 메모리 장치의 메모리 영역으로부터 독출된 데이터를 디코딩 하는 경우만 예시될 것이다. 또한, 설명의 간략화를 위해서, 단계가 진행되더라도 디코딩 실패율(FR)이 보정되지 않고 고정되는 경우를 가정할 것이다.
1단계(①)와 같이, 디코딩 컨트롤 블럭(241)은 다음과 같이 초기 디코딩 제어 정보를 산출할 수 있다.
디코딩 컨트롤 블럭(241)은 제1 타입 디코더의 반복 횟수(ITR1)를 "8"로 랜덤하게 설정할 수 있다. 룩업 테이블(LUT)을 참조하여 제1 타입 디코더가 8회 디코딩을 반복하는 경우 0.5%의 디코딩 실패율(FR)을 갖는 것을 획득한 디코딩 컨트롤 블럭(241)은, 제1 타입 디코더의 스루풋(TH1)을 목표 스루풋(TT)에 디코딩 성공률(100-FR)을 곱하여 "99.5"로 산출할 수 있다. 제1 타입 디코더의 스루풋(TH1)을 "99.5"로 유지하기 위해서, 디코딩 컨트롤 블럭(241)은 목표 스루풋(TT)에 반복 횟수(ITR1)를 곱고 단위 처리량(i)으로 나눈 "31.25"를 클럭(CLK1)으로 산출할 수 있다. 제1 타입 디코더가 하나의 클럭당 소모하는 전력은 정규화된 값 "1"이므로, 디코딩 컨트롤 블럭(241)은 제1 타입 디코더가 스루풋(TH1)을 유지하면서 소모하는 전력(PWR1)을 "31.25"으로 산출할 수 있다.
제1 타입 디코더가 충족시키지 못하는 나머지 스루풋(TT-TH1)을 제2 타입 디코더가 보완해줄 때 목표 스루풋(TT)이 유지될 수 있다. 따라서, 디코딩 컨트롤 블럭(241)은 제2 타입 디코더의 스루풋(TH2)을 제1 타입 디코더의 디코딩 실패율과 동일한 "0.5"로 산출할 수 있다. 제2 타입 디코더의 반복 횟수(ITR2)가 "10"으로 정해진 상태에서 제2 타입 디코더의 스루풋(TH2)을 "0.5"로 유지하기 위해서, 디코딩 컨트롤 블럭(241)은 제2 타입 디코더의 스루풋(TH2)에 반복 횟수(ITR2)를 곱하고 단위 처리량(j)으로 나눈 "0.625"를 클럭(CLK2)으로 산출할 수 있다. 제2 타입 디코더가 하나의 클럭당 소모하는 전력은 정규화된 값 "4"이므로, 디코딩 컨트롤 블럭(241)은 제2 타입 디코더가 스루풋(TH2)을 유지하면서 소모하는 전력(PWR2)을 "2.5"로 산출할 수 있다.
디코딩 컨트롤 블럭(241)은, 제1 타입 디코더의 전력 소모(PWR1)와 제2 타입 디코더의 전력 소모(PWR2)의 합인 "52.5"를 총 전력 소모(TPWR)로 산출할 수 있다. 디코딩 컨트롤 블럭(241)은 총 전력 소모(TPWR)의 값 "52.5"에 대응하는 제1 타입 디코더의 반복횟수(ITR1) "8"과, 제1 타입 디코더의 클럭(CLK1) "31.25"를 제1 디코딩 제어 정보(DCI1)로 생성할 수 있다. 디코딩 컨트롤 블럭(241)은 총 전력 소모(TPWR)의 값 "52.5"에 대응하는 제2 타입 디코더의 반복 횟수(ITR2) "10"과, 제2 타입 디코더의 클럭(CLK2) "0.625"를 제2 디코딩 제어 정보(DCI2)로 생성할 수 있다.
다음 디코딩 동작이 수행되는 경우, 목표 스루풋(TT)을 충족시키면서도 최소의 전력을 소모할 수 있도록, 디코딩 컨트롤 블럭(241)은 제1 타입 디코더와 제2 타입 디코더를 제어할 수 있다. 이를 위해서, 디코딩 컨트롤 블록(241)은 최소의 총 전력 소모(TPWR) 값을 탐색하기 위한 동작을 수행할 수 있다.
즉, 2단계(②)와 같이, 디코딩 컨트롤 블럭(241)은 초기에 랜덤하게 설정한 반복 횟수(ITR1) "8"에 내림 차순과 올림 차순으로 인접한 반복 횟수, 예를 들면, "8"보다 작은 "7", "8"보다 큰 "9" 각각에 대해서, 제1 타입 디코더의 스루풋(TH1), 클럭(CLK1), 전력 소모(PWR1), 제2 타입 디코더의 스루풋(TH2), 클럭(CLK2), 전력 소모(PWR2) 및 총 전력 소모(TPWR)를 산출할 수 있다. 값을 산출하는 과정은 1단계(①)에서 설명된 바와 동일하기 때문에, 생략될 것이다.
디코딩 컨트롤 블럭(241)은 산출된 총 전력 소모(TPWR) 중에서 최소 값을 초이스할 수 있다. 디코딩 컨트롤 블럭(241)은 총 전력 소모(TPWR)의 최소 값에 대응하는 제1 타입 디코더의 반복 횟수(ITR1), 클럭(CLK1)을 제1 디코딩 제어 정보(DCI1)로 생성하고, 제2 타입 디코더의 반복 횟수(ITR2), 클럭(CLK2)을 제2 디코딩 제어 정보(DCI2)로 생성할 수 있다.
즉, 디코딩 컨트롤 블럭(241)은 "48.75"를 총 전력 소모(TPWR)의 최소 값으로 초이스할 수 있다. 디코딩 컨트롤 블럭(241)은 총 전력 소모(TPWR)의 최소 값 "48.75"에 대응하는 제1 타입 디코더의 반복횟수(ITR1) "7"과, 제1 타입 디코더의 클럭(CLK1) "43.75"를 제1 디코딩 제어 정보(DCI1)로 생성할 수 있다. 디코딩 컨트롤 블럭(241)은 총 전력 소모(TPWR)의 최소 값 "48.75"에 대응하는 제2 타입 디코더의 반복 횟수(ITR2) "10"과, 제2 타입 디코더의 클럭(CLK2) "1.25"를 제2 디코딩 제어 정보(DCI2)로 생성할 수 있다.
또 다음 디코딩 동작이 수행되는 경우, 디코딩 컨트롤 블럭(241)은 최소의 총 전력 소모(TPWR) 값을 탐색하기 위한 동작을 재차 수행할 수 있다.
즉, 3단계(③)와 같이, 디코딩 컨트롤 블럭(241)은 이전에 설정한 반복 횟수(ITR1) "7"에 내림 차순과 올림 차순으로 인접한 반복 횟수, 예를 들면, "7"보다 작은 "6", "7"보다 큰 "8" 각각에 대해서, 제1 타입 디코더의 스루풋(TH1), 클럭(CLK1), 전력 소모(PWR1), 제2 타입 디코더의 스루풋(TH2), 클럭(CLK2), 전력 소모(PWR2) 및 총 전력 소모(TPWR)를 산출할 수 있다. 값을 산출하는 과정은 1단계(①)에서 설명된 바와 동일하기 때문에, 생략될 것이다.
디코딩 컨트롤 블럭(241)은 산출된 총 전력 소모(TPWR) 중에서 최소 값을 초이스할 수 있다. 디코딩 컨트롤 블럭(241)은 총 전력 소모(TPWR)의 최소 값에 대응하는 제1 타입 디코더의 반복 횟수(ITR1), 클럭(CLK1)을 제1 디코딩 제어 정보(DCI1)로 생성하고, 제2 타입 디코더의 반복 횟수(ITR2), 클럭(CLK2)을 제2 디코딩 제어 정보(DCI2)로 생성할 수 있다.
즉, 디코딩 컨트롤 블럭(241)은 "48.75"를 총 전력 소모(TPWR)의 최소 값으로 초이스할 수 있다. 디코딩 컨트롤 블럭(241)은 총 전력 소모(TPWR)의 최소 값 "48.75"에 대응하는 제1 타입 디코더의 반복횟수(ITR1) "7"과, 제1 타입 디코더의 클럭(CLK1) "43.75"를 제1 디코딩 제어 정보(DCI1)로 생성할 수 있다. 디코딩 컨트롤 블럭(241)은 총 전력 소모(TPWR)의 최소 값 "48.75"에 대응하는 제2 타입 디코더의 반복 횟수(ITR2) "10"과, 제2 타입 디코더의 클럭(CLK2) "1.25"를 제2 디코딩 제어 정보(DCI2)로 생성할 수 있다.
디코딩 컨트롤 블럭(241)은, 1단계(①)에서 아무런 근거 데이터 없이 제1 디코더의 반복 횟수(ITR1)를 랜덤하게 설정하였더라도, 2단계(②)와 3단계(③)와 같은 탐색 과정을 디코딩 동작마다 반복하여, 총 전력 소모(TPWR)의 최소 값을 찾아낼 수 있다. 즉, 총 전력 소모(TPWR)의 최소 값을 탐색하기 위한 동작이 반복적으로 수행되면, 총 전력 소모(TPWR)의 값은 어느 값으로 수렴되어질 수 있다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 12를 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함할 수 있다.
데이터 저장 장치(1200)는 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)를 포함할 수 있다. 데이터 저장 장치(1200)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(1100)에 접속되어 사용될 수 있다. 데이터 저장 장치(1200)는 메모리 시스템이라고도 불린다.
컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 메모리 인터페이스 유닛(1213), 랜덤 액세스 메모리(1214) 그리고 에러 정정 코드(ECC) 유닛(1215)을 포함할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)의 요청에 응답하여 컨트롤러(1210)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(1212)은 불휘발성 메모리 장치(1220)를 제어하기 위한 펌웨어 또는 소프트웨어를 구동할 수 있다.
랜덤 액세스 메모리(1214)는 컨트롤 유닛(1212)의 동작 메모리(working memory)로서 이용될 수 있다. 랜덤 액세스 메모리(1214)는 불휘발성 메모리 장치(1220)로부터 읽혀진 데이터 또는 호스트 장치(1100)로부터 제공된 데이터를 임시로 저장하는 버퍼 메모리로서 이용될 수 있다.
호스트 인터페이스 유닛(1211)은 호스트 장치(1100)와 컨트롤러(1210)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은 USB(universal serial bus) 프로토콜, UFS(universal flash storage) 프로토콜, MMC(multi-media card) 프로토콜, PCI(peripheral component interconnection) 프로토콜, PCI-E(PCI-Express) 프로토콜, PATA(parallel advanced technology attachment) 프로토콜, SATA(serial advanced technology attachment) 프로토콜, SCSI(small computer system interface) 프로토콜, 그리고 SAS(serial attached SCSI) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 호스트 장치(1100)와 통신할 수 있다.
메모리 인터페이스 유닛(1213)은 컨트롤러(1210)와 불휘발성 메모리 장치(1220)를 인터페이싱할 수 있다. 메모리 인터페이스 유닛(1213)은 불휘발성 메모리 장치(1220)에 커맨드 및 어드레스를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1213)은 불휘발성 메모리 장치(1220)와 데이터를 주고 받을 수 있다.
에러 정정 코드(ECC) 유닛(1215)은 불휘발성 메모리 장치(1220)로 저장될 데이터를 ECC 인코딩할 수 있다. 그리고 에러 정정 코드(ECC) 유닛(1215)은 불휘발성 메모리 장치(1220)로부터 독출된 데이터를 ECC 디코딩할 수 있다.
비록 도시되지는 않았지만, 에러 정정 코드(ECC) 유닛(1215)은 제1 디코더 그룹과 제2 디코더 그룹을 포함할 수 있다. 에러 정정 코드(ECC) 유닛(1215)은 목표 스루풋을 충족시키면서도 최소의(또는 최적의) 전력을 소모할 수 있도록, 제1 디코더 그룹과 제2 디코더 그룹의 동작을 실시간적으로 또는 동적으로 제어할 수 있다.
불휘발성 메모리 장치(1220)는 데이터 저장 장치(1200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치(1220)는 복수의 불휘발성 메모리 칩들(또는 다이들(dies))(NVM_1~NVM_k)을 포함할 수 있다.
컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 다양한 데이터 저장 장치 중 어느 하나로 제조될 수 있다. 예를 들면, 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 하나의 반도체 장치로 집적되어 MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티미디어 카드(multi-media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal serial bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 중 어느 하나로 제조될 수 있다.
도 13은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이버(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 13을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive, 이하, SSD라 칭함, 2200)를 포함할 수 있다.
SSD(2200)는 SSD 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250), 전원 커넥터(2260)를 포함할 수 있다.
SSD 컨트롤러(2210)는 호스트 장치(2100)로부터의 요청에 응답하여 불휘발성 메모리 장치들(2231~223n)을 액세스할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 SSD 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 SSD 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
SSD 컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express) 등의 커넥터로 구성될 수 있다.
도 14는 도 13에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블럭도이다. 도 14를 참조하면, SSD 컨트롤러(2210)는 메모리 인터페이스 유닛(2211), 호스트 인터페이스 유닛(2212), 에러 정정 코드(ECC) 유닛(2213), 컨트롤 유닛(2214) 그리고 랜덤 액세스 메모리(2215)를 포함할 수 있다.
메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고 받을 수 있다. 메모리 인터페이스 유닛(2211)은 컨트롤 유닛(2214)의 제어에 따라 버퍼 메모리 장치(2220)로부터 전달된 데이터를 각각의 채널들(CH1~CHn)로 스캐터링(Scattering)할 수 있다. 그리고 메모리 인터페이스 유닛(2211)은 컨트롤 유닛(2214)의 제어에 따라 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 전달할 수 있다.
호스트 인터페이스 유닛(2212)은 호스트 장치(2100)의 프로토콜에 대응하여 SSD(2200)와의 인터페이싱을 제공할 수 있다. 예를 들면, 호스트 인터페이스(2212)는 PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss) 프로토콜들 중 어느 하나를 통해 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2212)은 호스트 장치(2100)가 SSD(2200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(2214)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2214)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 버퍼 메모리 장치(2220) 그리고 불휘발성 메모리 장치들(2231~223n)의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2215)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(2213)은 버퍼 메모리 장치(2220)에 저장된 데이터 중에서 불휘발성 메모리 장치들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2213)은 검출된 에러를 정정할 수 있다.
비록 도시되지는 않았지만, 에러 정정 코드(ECC) 유닛(2213)은 제1 디코더 그룹과 제2 디코더 그룹을 포함할 수 있다. 에러 정정 코드(ECC) 유닛(2213)은 목표 스루풋을 충족시키면서도 최소의(또는 최적의) 전력을 소모할 수 있도록, 제1 디코더 그룹과 제2 디코더 그룹의 동작을 실시간적으로 또는 동적으로 제어할 수 있다.
도 15는 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다. 도 15를 참조하면, 컴퓨터 시스템(3000)은 시스템 버스(3700)에 전기적으로 연결되는 네트워크 어댑터(3100), 중앙 처리 장치(3200), 데이터 저장 장치(3300), 램(3400), 롬(3500) 그리고 사용자 인터페이스(3600)를 포함할 수 있다. 여기에서, 데이터 저장 장치(3300)는 도 1에 도시된 데이터 저장 장치(100), 도 12에 도시된 데이터 저장 장치(1200) 또는 도 13에 도시된 SSD(2200)로 구성될 수 있다.
네트워크 어댑터(3100)는 컴퓨터 시스템(3000)과 외부의 네트워크들 사이의 인터페이싱을 제공할 수 있다. 중앙 처리 장치(3200)는 램(3400)에 상주하는 운영 체제(Operating System)나 응용 프로그램(Application Program)을 구동하기 위한 제반 연산 처리를 수행할 수 있다.
데이터 저장 장치(3300)는 컴퓨터 시스템(3000)에서 필요한 제반 데이터를 저장할 수 있다. 예를 들면, 컴퓨터 시스템(3000)을 구동하기 위한 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module), 프로그램 데이터(Program data), 그리고 유저 데이터(User data) 등이 데이터 저장 장치(3300)에 저장될 수 있다.
램(3400)은 컴퓨터 시스템(3000)의 동작 메모리로서 사용될 수 있다. 부팅 시에 램(3400)에는 데이터 저장 장치(3300)로부터 읽혀진 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module)과 프로그램들의 구동에 소요되는 프로그램 데이터(Program data)가 로드될 수 있다. 롬(3500)에는 운영 체제(Operating System)가 구동되기 이전부터 활성화되는 기본적인 입출력 시스템인 바이오스(BIOS: Basic Input/Output System)가 저장될 수 있다. 유저 인터페이스(3600)를 통해서 컴퓨터 시스템(3000)과 사용자 사이의 정보 교환이 이루어질 수 있다.
도 16은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치의 블럭도이다. 도 16을 참조하면, 불휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 열 디코더(330), 데이터 읽기/쓰기 블럭(340), 전압 발생기(350) 그리고 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다. 메모리 셀들은 소거 단위인 메모리 블럭, 프로그램 및 읽기 단위인 페이지와 같은 액세스 유닛으로 그룹 지어질 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(340)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(340)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(340)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(340)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(340)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(340)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(330)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(330)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(330)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(340)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 불휘발성 메모리 장치(300)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 불휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작과 같은 불휘발성 메모리 장치(100)의 동작을 제어할 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 저장 장치
200 : 컨트롤러
210 : 컨트롤 유닛
220 : 랜덤 액세스 메모리
230 : ECC 유닛
240 : 데이터 버퍼 메모리
300 : 불휘발성 메모리 장치

Claims (24)

  1. 불휘발성 메모리 장치; 및
    제1 타입 디코더들을 포함하는 제1 디코딩 그룹, 제2 타입 디코더들을 포함하는 제2 디코딩 그룹 및 상기 불휘발성 메모리 장치로부터 독출된 데이터에 대한 상기 제1 디코더 그룹과 상기 제2 디코더 그룹의 디코딩 동작을 제어하는 디코딩 컨트롤 블럭을 포함하는 에러 정정 코드(ECC) 유닛을 포함하되,
    상기 디코딩 컨트롤 블럭은, 상기 독출된 데이터가 저장된 상기 불휘발성 메모리 장치의 메모리 영역의 상태 정보와 상기 제1 타입 디코더들의 특성 정보 및 상기 제2 타입 디코더들의 특성 정보를 포함하는 참조 정보에 근거하여 상기 디코딩 실패율들 각각에 대하여 산출된 상기 제1 디코더 그룹의 전력 소모량과 상기 제2 디코더 그룹의 전력 소모량을 합한 총 전력 소모량들 중에서 최소 값에 대응하는, 제1 타입 디코더의 반복 횟수와 클럭을 상기 제1 디코딩 제어 정보로 생성하고, 제2 타입 디코더의 반복 횟수와 클럭을 상기 제2 디코딩 제어 정보로 생성하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 독출된 데이터가 저장된 상기 불휘발성 메모리 장치의 메모리 영역의 상태 정보는 프로그램/삭제 횟수와 프로그램된 이후 경과된 시간 정보를 포함하는 데이터 저장 장치.
  3. 제2항에 있어서,
    상기 제1 타입 디코더들의 특성 정보는 상기 제1 타입 디코더들 중 어느 하나의 디코딩 동작의 반복 횟수들에 각각 대응되는 디코딩 실패율들을 포함하고,
    상기 제2 타입 디코더들의 특성 정보는 상기 제2 타입 디코더들 중 어느 하나의 디코딩 동작이 포화 상태일 때의 반복 횟수를 포함하는 데이터 저장 장치.
  4. 제3항에 있어서,
    상기 디코딩 컨트롤 블럭은 상기 참조 정보에 근거하여 상기 디코딩 실패율들 각각에 대하여 산출된 상기 제1 디코더 그룹의 전력 소모량과 상기 제2 디코더 그룹의 전력 소모량을 합한 총 전력 소모량들 중에서 최소 값을 탐색하는 데이터 저장 장치.
  5. 제3항에 있어서,
    상기 디코딩 컨트롤 블럭은,
    상기 에러 정정 코드 유닛의 목표 스루풋 및 디코딩 실패율에 근거하여 제1 스루풋을 산출하고,
    상기 목표 스루풋, 상기 디코딩 실패율에 대응되는 반복 횟수 및 상기 제1 타입 디코더들 각각의 단위 처리량에 근거하여 제1 클럭을 산출하고, 그리고
    상기 제1 클럭에 의해서 동작하는 제1 타입 디코더들의 전력 소모량을 산출하는 데이터 저장 장치.
  6. 제5항에 있어서,
    상기 디코딩 컨트롤 블럭은,
    상기 목표 스루풋과 상기 제1 스루풋에 근거하여 제2 스루풋을 산출하고,
    상기 제2 스루풋, 상기 포화 상태의 반복 횟수 및 상기 제2 타입 디코더들 각각의 단위 처리량에 근거하여 제2 클럭을 산출하고, 그리고
    상기 제2 클럭에 의해서 동작하는 제2 타입 디코더들의 전력 소모량을 산출하는 데이터 저장 장치.
  7. 제3항에 있어서,
    상기 제1 디코더 그룹과 상기 제2 디코더 그룹은 디코딩 동작의 결과를 상기 디코딩 컨트롤 블럭으로 전송하는 데이터 저장 장치.
  8. 제7항에 있어서,
    상기 디코딩 컨트롤 블럭은 상기 제1 디코더 그룹의 디코딩 동작의 결과에 근거하여 상기 디코딩 실패율들을 보정하는 데이터 저장 장치.
  9. 제8항에 있어서,
    상기 디코딩 컨트롤 블럭은, 상기 디코딩 실패율들을 보정할 때, 상기 포화 상태일 때의 반복 횟수를 고정하는 데이터 저장 장치.
  10. 제7항에 있어서,
    상기 디코딩 동작의 결과는 디코딩 동작이 성공되었는지 또는 실패되었는지를 나타내는 디코딩 패스/페일 정보, 디코딩 동작이 반복된 횟수를 나타내는 반복 수행 횟수 정보 및 디코딩된 데이터에 포함된 에러 개수를 나타내는 에러 개수 정보를 포함하는 데이터 저장 장치.
  11. 제1항에 있어서,
    상기 디코딩 컨트롤 블럭은 상기 제1 디코딩 제어 정보를 상기 제1 디코더 그룹의 제1 타입 디코들 중에서 적어도 하나에 제공하고, 상기 제2 디코딩 제어 정보를 상기 제2 디코더 그룹의 제2 타입 디코들 중에서 적어도 하나에 제공하는 데이터 저장 장치.
  12. 제1항에 있어서,
    상기 제2 디코더 그룹에 포함된 상기 제2 타입 디코더들은 상기 제1 디코더 그룹의 상기 제1 타입 디코더들보다 에러 정정 능력이 우수한 데이터 저장 장치.
  13. 제1항에 있어서,
    상기 제2 디코더 그룹에 포함된 상기 제2 타입 디코더들은 상기 제1 디코더 그룹에 포함된 상기 제1 타입 디코더들보다 전력 소모가 큰 데이터 저장 장치.
  14. 제1항에 있어서,
    상기 디코딩 컨트롤 블럭은 상기 제1 디코딩 제어 정보를 상기 제1 디코더 그룹에 포함된 상기 제1 타입 디코더들 중에서 적어도 하나에 제공하고, 상기 제2 디코딩 제어 정보를 상기 제2 디코딩 그룹에 포함된 상기 제2 타입 디코더들 중에서 적어도 하나에 제공하는 데이터 저장 장치.
  15. 데이터 저장 장치의 동작 방법에 있어서:
    제1 반복 횟수에 대응하는 제1 타입 디코더의 제1 디코딩 실패율, 제2 반복 횟수에 대응하는 상기 제1 타입 디코더의 제2 디코딩 실패율 및 제2 타입 디코더의 성능이 최대가되는 포화 상태의 반복 횟수를 정의하고,
    목표 스루풋과 상기 제1 디코딩 실패율에 근거하여 산출된 상기 제1 타입 디코더의 제1 스루풋을 유지하기 위해서 소모되는 제1 전력 소모량과, 상기 목표 스루풋과 상기 제1 타입 디코더의 상기 제1 스루풋의 차인 상기 제2 타입 디코더의 제1 스루풋을 유지하기 위해서 소모되는 제2 전력 소모량의 합을 제1 총 전력 소모량으로 산출하고,
    상기 목표 스루풋과 상기 제2 디코딩 실패율에 근거하여 산출된 상기 제1 타입 디코더의 제2 스루풋을 유지하기 위해서 소모되는 제3 전력 소모량과, 상기 목표 스루풋과 상기 제1 타입 디코더의 상기 제2 스루풋의 차인 상기 제2 타입 디코더의 제2 스루풋을 유지하기 위해서 소모되는 제4 전력 소모량의 합을 제2 총 전력 소모량으로 산출하고, 그리고
    상기 제1 총 전력 소모량이 상기 제2 총 전력 소모량보다 더 작다고 판단되는 경우, 상기 제1 총 전력 소모량에 대응하는 상기 제1 반복 횟수를 상기 제1 타입 디코더를 제어하기 위한 제1 디코딩 제어 정보로서 제공하고, 상기 포화 상태의 반복 횟수를 상기 제2 타입 디코더를 제어하기 위한 제2 디코딩 제어 정보로서 제공하는 데이터 저장 장치의 동작 방법.
  16. 제15항에 있어서,
    상기 제1 전력 소모량을 산출하는 것은,
    상기 목표 스루풋, 상기 제1 반복 횟수 및 상기 제1 타입 디코더의 단위 처리량에 근거하여 제1 클럭을 산출하고, 그리고
    상기 제1 클럭에 의해서 동작하는 상기 제1 타입 디코더의 상기 제1 전력 소모량을 산출하는 것을 포함하는 데이터 저장 장치의 동작 방법.
  17. 제16항에 있어서,
    상기 제1 클럭을 상기 제1 디코딩 제어 정보로서 더 제공하는 데이터 저장 장치의 동작 방법.
  18. 제15항에 있어서,
    상기 제2 전력 소모량을 산출하는 것은,
    상기 제2 타입 디코더의 제1 스루풋, 상기 포화 상태의 반복 횟수 및 상기 제2 타입 디코더의 단위 처리량에 근거하여 제2 클럭을 산출하고, 그리고
    상기 제2 클럭에 의해서 동작하는 상기 제2 타입 디코더의 상기 제2 전력 소모량을 산출하는 것을 포함하는 데이터 저장 장치의 동작 방법.
  19. 제18항에 있어서,
    상기 제2 클럭을 상기 제2 디코딩 제어 정보로서 더 제공하는 데이터 저장 장치의 동작 방법.
  20. 제15항에 있어서,
    상기 제2 총 전력 소모량이 상기 제1 총 전력 소모량보다 더 작다고 판단되는 경우, 상기 제2 총 전력 소모량에 대응하는 상기 제2 반복 횟수를 상기 제1 타입 디코더를 제어하기 위한 제1 디코딩 제어 정보로서 제공하고, 상기 포화 상태의 반복 횟수를 상기 제2 타입 디코더를 제어하기 위한 제2 디코딩 제어 정보로서 제공하는 데이터 저장 장치의 동작 방법.
  21. 제20항에 있어서,
    상기 제3 전력 소모량을 산출하는 것은,
    상기 목표 스루풋, 상기 제2 반복 횟수 및 상기 제1 타입 디코더의 단위 처리량에 근거하여 제3 클럭을 산출하고, 그리고
    상기 제3 클럭에 의해서 동작하는 상기 제1 타입 디코더의 상기 제3 전력 소모량을 산출하는 것을 포함하는 데이터 저장 장치의 동작 방법.
  22. 제21항에 있어서,
    상기 제3 클럭을 상기 제1 디코딩 제어 정보로서 더 제공하는 데이터 저장 장치의 동작 방법.
  23. 제20항에 있어서,
    상기 제4 전력 소모량을 산출하는 것은,
    상기 제2 타입 디코더의 제2 스루풋, 상기 포화 상태의 반복 횟수 및 상기 제2 타입 디코더의 단위 처리량에 근거하여 제4 클럭을 산출하고, 그리고
    상기 제4 클럭에 의해서 동작하는 상기 제2 타입 디코더의 상기 제4 전력 소모량을 산출하는 것을 포함하는 데이터 저장 장치의 동작 방법.
  24. 제23항에 있어서,
    상기 제4 클럭을 상기 제2 디코딩 제어 정보로서 더 제공하는 데이터 저장 장치의 동작 방법.
KR1020150186488A 2015-12-24 2015-12-24 데이터 저장 장치 및 그것의 동작 방법 KR20170076350A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150186488A KR20170076350A (ko) 2015-12-24 2015-12-24 데이터 저장 장치 및 그것의 동작 방법
US15/184,438 US9998151B2 (en) 2015-12-24 2016-06-16 Data storage device and operating method thereof
CN201610586796.2A CN106920575B (zh) 2015-12-24 2016-07-22 数据存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150186488A KR20170076350A (ko) 2015-12-24 2015-12-24 데이터 저장 장치 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20170076350A true KR20170076350A (ko) 2017-07-04

Family

ID=59086820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150186488A KR20170076350A (ko) 2015-12-24 2015-12-24 데이터 저장 장치 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US9998151B2 (ko)
KR (1) KR20170076350A (ko)
CN (1) CN106920575B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111373663A (zh) * 2017-11-27 2020-07-03 三菱电机株式会社 纠错装置及光收发装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10747613B2 (en) * 2018-09-07 2020-08-18 Toshiba Memory Corporation Pooled frontline ECC decoders in memory systems
US10886947B2 (en) * 2018-12-20 2021-01-05 Toshiba Memory Corporation Efficient decoding of n-dimensional error correction codes
US11403111B2 (en) * 2020-07-17 2022-08-02 Micron Technology, Inc. Reconfigurable processing-in-memory logic using look-up tables
US11355170B1 (en) 2020-12-16 2022-06-07 Micron Technology, Inc. Reconfigurable processing-in-memory logic
US11593197B2 (en) * 2020-12-23 2023-02-28 Samsung Electronics Co., Ltd. Storage device with data quality metric and selectable data recovery scheme
US11990920B2 (en) * 2021-12-30 2024-05-21 Quantum Corporation Artificial intelligence augmented iterative product decoding

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3969240B2 (ja) * 2002-08-02 2007-09-05 ソニー株式会社 半導体記憶装置
CN101194428A (zh) * 2005-06-27 2008-06-04 汤姆森许可贸易公司 迭代解码器中的停止准则
KR100842680B1 (ko) * 2007-01-08 2008-07-01 삼성전자주식회사 플래시 메모리 장치의 오류 정정 컨트롤러 및 그것을포함하는 메모리 시스템
JP5007676B2 (ja) * 2008-01-31 2012-08-22 富士通株式会社 符号化装置、復号化装置、符号化・復号化装置及び記録再生装置
US20100037121A1 (en) * 2008-08-05 2010-02-11 The Hong Kong University Of Science And Technology Low power layered decoding for low density parity check decoders
US20100100797A1 (en) 2008-10-16 2010-04-22 Genesys Logic, Inc. Dual mode error correction code (ecc) apparatus for flash memory and method thereof
US8438461B2 (en) * 2009-10-12 2013-05-07 Marvell World Trade Ltd. Power consumption in LDPC decoder for low-power applications
US8677227B2 (en) * 2010-08-25 2014-03-18 Royal Institution for the Advancement of Learning / McGill University Method and system for decoding
US8497787B2 (en) * 2010-11-12 2013-07-30 Marvell World Trade Ltd. Systems and methods for performing efficient decoding using a hybrid decoder
US8869000B2 (en) * 2011-01-31 2014-10-21 Marvell World Trade Ltd. Methods and systems for efficient decoding of concatenated error correction codes
KR101892251B1 (ko) * 2011-05-09 2018-08-29 삼성전자주식회사 메모리 컨트롤러 및 메모리 컨트롤러의 동작 방법
WO2013140727A1 (ja) * 2012-03-19 2013-09-26 パナソニック株式会社 復号装置
US10009606B2 (en) * 2012-10-11 2018-06-26 Nvidia Corporation Low power context adaptive binary arithmetic decoder engine
US9590657B2 (en) * 2015-02-06 2017-03-07 Alcatel-Lucent Usa Inc. Low power low-density parity-check decoding
US9935654B2 (en) * 2015-02-06 2018-04-03 Alcatel-Lucent Usa Inc. Low power low-density parity-check decoding

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111373663A (zh) * 2017-11-27 2020-07-03 三菱电机株式会社 纠错装置及光收发装置
CN111373663B (zh) * 2017-11-27 2023-07-18 三菱电机株式会社 纠错装置及光收发装置

Also Published As

Publication number Publication date
CN106920575A (zh) 2017-07-04
US20170187397A1 (en) 2017-06-29
CN106920575B (zh) 2020-12-29
US9998151B2 (en) 2018-06-12

Similar Documents

Publication Publication Date Title
US10936485B2 (en) Data storage device for dynamic garbage collection triggering and operating method thereof
US10509602B2 (en) Data storage device and operating method thereof
US20150113207A1 (en) Operating method of data storage device
KR102565918B1 (ko) 데이터 저장 장치 및 그것의 동작방법
KR20170076350A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180025357A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170099610A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10902924B2 (en) Memory system varying pass voltage based on erase count of target memory block and operating method thereof
US9472300B2 (en) Data storage device and operating method thereof
US20200218653A1 (en) Controller, data storage device, and operating method thereof
KR20160097657A (ko) 데이터 저장 장치 그리고 그것의 동작 방법
KR102544162B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US20210397364A1 (en) Storage device and operating method thereof
US11276445B2 (en) Data storage device and operating method thereof
KR20190128498A (ko) 메모리 시스템, 그것의 동작 방법 및 전자 장치
KR20170031311A (ko) 데이터 저장 장치 및 그것의 동작 방법
US9773561B1 (en) Nonvolatile memory device and data storage device including the same
US11586379B2 (en) Memory system and method of operating the same
US20150149740A1 (en) Data storage device and data processing system including the same
KR20190041082A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
US11194512B2 (en) Data storage device which selectively performs a cache read or a normal read operation depending on work load and operating method thereof
US11429530B2 (en) Data storage device and operating method thereof
KR20140031554A (ko) 불휘발성 메모리 장치 및 그것의 동작 방법
KR20190099570A (ko) 데이터 저장 장치 및 그것의 동작 방법