JP4999492B2 - 半導体装置用リードフレームの製造方法およびそれを用いた半導体装置 - Google Patents

半導体装置用リードフレームの製造方法およびそれを用いた半導体装置 Download PDF

Info

Publication number
JP4999492B2
JP4999492B2 JP2007048222A JP2007048222A JP4999492B2 JP 4999492 B2 JP4999492 B2 JP 4999492B2 JP 2007048222 A JP2007048222 A JP 2007048222A JP 2007048222 A JP2007048222 A JP 2007048222A JP 4999492 B2 JP4999492 B2 JP 4999492B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
lead frame
mold
holding terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007048222A
Other languages
English (en)
Other versions
JP2008211102A (ja
Inventor
広志 真田
直哉 杣木
治 喜村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2007048222A priority Critical patent/JP4999492B2/ja
Publication of JP2008211102A publication Critical patent/JP2008211102A/ja
Application granted granted Critical
Publication of JP4999492B2 publication Critical patent/JP4999492B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置用リードフレームの製造方法およびそれを用いた半導体装置に係り、特に半導体装置用リードフレームの形状に関する。
従来のリードフレームを用いた半導体装置の製造方法においては、複数のリード端子を備えたリードフレームと、半導体素子などの電子部品素子と、それらを搭載する部分の周囲とを樹脂モールドして半導体パッケージを形成しており、半導体パッケージをリードフレームから各個片に分割する際に、樹脂モールド部をリードフレームの裏面側から突き出して分離している(例えば、特許文献1参照)。
図4(a)は、従来の半導体装置の樹脂モールドした状態を示した斜視図であり、図4(b)は、図4(a)の半導体装置のB−B’線に沿った断面図である。
図4(a)、(b)において、半導体装置は、プレス加工されたリードフレーム401に半導体素子などの電子部品素子402を搭載し、電子部品素子402を含んだ周囲を樹脂モールドして樹脂モールド部403を形成するとともに、リードフレーム401の裏面側で、かつ保持用端子404と樹脂モールド部との境界部に、樹脂モールド部403と連続する薄肉な樹脂片部405を一体にモールドしており、樹脂モールド部403の外面をリードフレーム401に形成された保持用端子404の先端部404aで保持している。
この樹脂モールド後に、樹脂モールド部403をリードフレーム401の裏面側から突き出し、保持用端子404と樹脂片部405とを一体に樹脂モールド部から分離している。
特開平8−118400号公報
しかしながら、上述した従来の半導体装置用リードフレームを用いた半導体装置の製造方法では、必要以上に多くのモールド樹脂を使用することになり、モールド樹脂の材料コストが上昇する。
また、保持用端子404の側面に抜きダレによる樹脂バリが生じることを抑制するには一定の効果は期待出来るが、プレス加工で形成されたリードフレームは、金型の打ち抜きパンチ形状の加工限界の制約等により保持用端子404の先端部404aがR(円弧)形状となり、このR(円弧)形状が樹脂モールド部403の側面に僅かでも露出した状態にあると、R(円弧)形状の部位に余計な樹脂が回り込み樹脂バリが発生するという問題がある。
本発明は、上記問題を解決するものであり、保持用端子404の先端部404aがR(円弧)形状となることに起因して樹脂モールド部側面に発生する樹脂バリを抑制することができる半導体装置用リードフレームの製造方法およびそれを用いた半導体装置を提供することを目的とする。
本発明の半導体装置用リードフレームの製造方法は、所定ピッチで同一方向に移送する金属薄板材料を金型によって順次に打ち抜いて半導体装置用リードフレームを形成するものであって、半導体素子をモールドする樹脂を保持するための保持用端子部を形成する打ち抜き工程と、前記保持用端子部の先端部をエッジ形状に形成する打ち抜き工程と、複数のリード部及び半導体素子を搭載するパッド部を形成する工程とを備えたことを特徴とする。
この構成により、樹脂モールド内部にエッジを形成した保持用端子部をモールドすることにより、樹脂モールド部の側面と保持用端子部との密着部分が直交密着するので樹脂の回りこみをなくすことができる。
本発明の半導体装置は、複数のリード部と、半導体素子が搭載されたパッド部と、リード部と半導体素子とを導通接続する金属細線と、少なくとも半導体素子と金属細線とを被覆したモールド樹脂からなる樹脂モールド部と、樹脂モールド部を保持する保持用端子部とからなり、先端部にエッジ部が形成された保持用端子部の先端部のみを樹脂モールド部のモールド樹脂内に浸入させて保持用端子部と前記モールド樹脂部とを直交密着させたことを特徴とする。
以上のように、本発明によれば、半導体素子などの電子部品素子を搭載する部分の周囲を樹脂モールドする際に、樹脂モールド部の側面と保持用端子部とを直交密着させることができるので樹脂の回り込みをなくすことができ、樹脂モールド部をリードフレームから取りはずす際に樹脂バリの発生を抑制することができる。
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
(実施の形態1)
図1は本発明の実施の形態1における半導体装置用リードフレームを示す平面図である。図1において、リードフレーム1は、鉄若しくは鉄合金または銅若しくは銅合金からなる金属板材をプレス加工して形成したものであり、複数のリード部2および、半導体素子などの電子部品が搭載されるパッド部3と、モールド樹脂を保持する保持用端子4とからなり、保持用端子4の先端部4aの端部にエッジ部4bが形成されている。
ここでいうエッジ部4bとは、端部にプレス加工によるバリが形成されていない直角もしくは鋭角に形成された状態である。
このような形状のリードフレーム1では、樹脂をモールドした際に、保持用端子4の先端がR形状ではなくエッジ形状に仕上がっているので、従来のR形状で懸念される樹脂の回りこみがなくなる。このため、樹脂成型品をリードフレーム1から分離する際に、樹脂バリの落下等の不良発生要因を抑制することができる。
(実施の形態2)
図2(a)〜(d)は本発明の実施の形態2における半導体装置用リードフレームの製造工程フローを示す平面図である。
図2(a)〜(d)は、順送りプレス成形法により、3回の打抜加工で1個の半導体素子組立用の領域を形成し、このステップの連続的な繰り返しによって所定数の半導体装置用リードフレームを形成する状態を説明するための図である。
図2(a)は、リードフレームの形成に使用される金型の抜き型の形状と配置関係を示す図である。金型25には、形状の異なる抜き型1s、2s、及び3sを金属薄板材20の移送ピッチと合致する間隔で配置しており、抜き型1s、2s、3sで金属薄板材20の同一部位を抜き型1s、2s、3sの順番で繰り返し打ち抜き加工を行なって半導体素子組立用の領域を形成する。
すなわち、図2bに示すように、金型25により最初の打ち抜き加工を施して、抜き型1sによって金属薄板材20に、先端部にR形状が形成された保持用端子部101を形成する。
次いで、図2cに示すように、金属薄板材20を1ピッチ移送して、金型25により2回目の打ち抜き加工を施すことにより、抜き型1sによって金属薄板材20に新たな保持用端子部102を形成し、前回の打ち抜き加工で形成した保持用端子部101の先端部に、抜き型2sによってエッジ101aを形成してエッジ形状を有する保持用端子部201となす。
次いで、図2dに示すように、金属薄板材20を1ピッチ移送して、金型25により3回目の打ち抜き加工を施すことにより、抜き型1sによって金属薄板材20に新たな保持用端子部103を形成し、前回の打ち抜き加工で形成した保持用端子部102の先端部に、抜き型2sによってエッジ102aを形成してエッジ形状を有する保持用端子部202となし、抜き型3sによってリード部及びパッド部301を形成することで、右端に位置する打ち抜き領域には半導体素子組立用の領域をなす半導体装置用リードフレームが形成される。
以上の打ち抜きステップで1巡目の打ち抜き加工が完了する。そして、金属原板を1ピッチ移送して2巡目の最初の打ち抜き加工を施す。以上説明した打ち抜き加工を連続的に施すことにより、金属薄板材には所定数の半導体装置用リードフレームが完成する。
このように、打ち抜きパンチ工程を分散させることが出来るので、打ち抜き強度が分散し、リードフレームや金型へのダメージを軽減でき、金型の強度が向上し、金型の寿命を延ばすことが出来るので、保持用端子部103と抜き型2sによる先端部のエッジ形状を長期的な生産においても維持することが出来る。
以上により、保持用端子4の先端部4aの端部にエッジ部4bを形成することができ、樹脂モールド部2と保持用端子4とを直交密着させることができるので、樹脂が回り込むことを防止し、樹脂バリの発生を抑制することができる。
(実施の形態3)
図3(a)は本発明の実施の形態3における半導体装置を示す斜視図であり、図3(b)は図3(a)のA−A’線に沿った断面図である。図3(a)、(b)において、図1と同じ構成は同符号を付して説明を省略する。
図3(a)、(b)において、リードフレーム1は、鉄若しくは鉄合金または銅若しくは銅合金からなる金属板材をプレス加工して形成するものであり、複数のリード部2と、半導体素子などの電子部品を搭載するパッド部3と、モールド樹脂を保持する保持用端子4とからなり、保持用端子4の端部にエッジ部4aが形成されている。パッド部3にはダイオードやICなどの半導体素子6が搭載され、半導体素子6はリード部2と金属細線7により導通接続されている。
半導体素子6が搭載されたパッド部3と、金属細線7により導通接続されているリード部3と、保持用端子4の先端部4aを含みモールド樹脂8で樹脂封止されている。
このとき、保持用端子4の先端がR形状ではなくエッジ形状に仕上がっており、R形状で懸念される樹脂の回りこみがなくなることから、樹脂成型品をリードフレームから分離する際に、落下する樹脂バリが発生せず、後工程においても不良発生要因を抑制することができる。
本発明の実施の形態1における半導体装置用リードフレームを示す平面図 (a)〜(d)は本発明の実施の形態2における半導体装置用リードフレームの製造工程フローを説明するための打ち抜き工程図 (a)は本発明の実施の形態3における半導体装置を示す斜視図、(b)は図3(a)のA−A’線に沿った断面図 (a)は従来の半導体装置を示す斜視図、(b)は図4(a)の半導体装置のB−B’線に沿った断面図
符号の説明
1 リードフレーム
2 リード部
3 パッド部
4 保持用端子
4a エッジ部
6 半導体素子
7 金属細線
8 モールド樹脂
1s 抜き型
2s 抜き型
3s 抜き型
20 金属薄板材(リードフレーム)
25 金型
101 、102 、103 保持用端子部<先端部R形状>
101a、102a エッジ
201 、202 保持用端子部<先端部R形状>
301 、リード部及びパッド部
401 リードフレーム
402 電子部品素子
403 樹脂モールド部
404 保持用端子
404a 先端部
405 樹脂片部

Claims (2)

  1. 所定ピッチで同一方向に移送する金属薄板材料を金型によって順次に打ち抜いて半導体装置用リードフレームを形成するものであって、半導体素子をモールドする樹脂を保持するための保持用端子部を形成する打ち抜き工程と、前記保持用端子部の先端部をエッジ形状に形成する打ち抜き工程と、複数のリード部及び半導体素子を搭載するパッド部を形成する工程とを備えたことを特徴とする半導体装置用リードフレームの製造方法。
  2. 複数のリード部と、半導体素子が搭載されたパッド部と、前記リード部と前記半導体素子とを導通接続する金属細線と、少なくとも前記半導体素子と前記金属細線とを被覆したモールド樹脂からなる樹脂モールド部と、前記樹脂モールド部を保持する保持用端子部とからなり、先端部にエッジ部が形成された前記保持用端子部の先端部のみを前記樹脂モールド部のモールド樹脂内に浸入させて前記保持用端子部と前記モールド樹脂部とを直交密着させたことを特徴とする半導体装置。
JP2007048222A 2007-02-28 2007-02-28 半導体装置用リードフレームの製造方法およびそれを用いた半導体装置 Expired - Fee Related JP4999492B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007048222A JP4999492B2 (ja) 2007-02-28 2007-02-28 半導体装置用リードフレームの製造方法およびそれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007048222A JP4999492B2 (ja) 2007-02-28 2007-02-28 半導体装置用リードフレームの製造方法およびそれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2008211102A JP2008211102A (ja) 2008-09-11
JP4999492B2 true JP4999492B2 (ja) 2012-08-15

Family

ID=39787129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007048222A Expired - Fee Related JP4999492B2 (ja) 2007-02-28 2007-02-28 半導体装置用リードフレームの製造方法およびそれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP4999492B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6212101A (ja) * 1985-07-09 1987-01-21 松下電器産業株式会社 樹脂封止電子部品用端子フ−プ
JP3986189B2 (ja) * 1998-12-01 2007-10-03 株式会社ルネサステクノロジ 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2008211102A (ja) 2008-09-11

Similar Documents

Publication Publication Date Title
US20080191328A1 (en) Surface Mount Electronic Component and Process for Manufacturing Same
JP2023033569A (ja) 電力半導体装置及びその製造方法
JP4999492B2 (ja) 半導体装置用リードフレームの製造方法およびそれを用いた半導体装置
JP2006073570A (ja) 半導体装置及びその製造方法
JP5264797B2 (ja) 半導体装置
JP2008270661A (ja) リードフレームおよびリードフレームの製造方法ならびに半導体装置および半導体装置の製造方法
JP4500819B2 (ja) 面実装型電子部品の製造方法
JP7057727B2 (ja) リードフレームおよび半導体装置
JP6434269B2 (ja) 半導体装置
JP6407042B2 (ja) 半導体装置及びその製造方法
CN202423265U (zh) 引线框架以及用于分立封装的引线框架
KR101333001B1 (ko) 반도체 패키지용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법
JP2005158778A (ja) リードフレームの製造方法及び半導体装置の製造方法
JP2008053515A (ja) 半導体装置およびその製造方法
JP4200150B2 (ja) リードフレームの製造方法
JP2013175795A5 (ja)
JP2019110258A (ja) 半導体装置
JP5744447B2 (ja) リードフレームの製造方法およびリードフレーム
JP6332053B2 (ja) 半導体装置及びその製造方法
JP2006041137A (ja) リードフレームおよび半導体装置ならびにその半導体装置の製造方法
KR100856038B1 (ko) 리드프레임 제조를 위한 다운셋 펀칭용 다이를 이용한 리드프레임의 제조 방법
JP2013175795A (ja) リードフレームの製造方法
JPS63308359A (ja) リ−ドフレ−ムの製造方法
JP5102806B2 (ja) リードフレームの製造方法、リードフレーム、半導体装置の製造方法、及び半導体装置
JP2013048150A (ja) 半導体モジュール及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120515

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees