JP4998004B2 - 抵抗測定方法 - Google Patents

抵抗測定方法 Download PDF

Info

Publication number
JP4998004B2
JP4998004B2 JP2007035009A JP2007035009A JP4998004B2 JP 4998004 B2 JP4998004 B2 JP 4998004B2 JP 2007035009 A JP2007035009 A JP 2007035009A JP 2007035009 A JP2007035009 A JP 2007035009A JP 4998004 B2 JP4998004 B2 JP 4998004B2
Authority
JP
Japan
Prior art keywords
pair
probe
pads
resistance
measuring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007035009A
Other languages
English (en)
Other versions
JP2008197056A (ja
Inventor
豊 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007035009A priority Critical patent/JP4998004B2/ja
Priority to US12/030,382 priority patent/US20080197864A1/en
Publication of JP2008197056A publication Critical patent/JP2008197056A/ja
Application granted granted Critical
Publication of JP4998004B2 publication Critical patent/JP4998004B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2829Testing of circuits in sensor or actuator systems
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/455Arrangements for functional testing of heads; Measuring arrangements for heads
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Description

本発明は、一般には、被測定素子の抵抗を測定する抵抗測定方法に係り、特に、複数のプローブを使用する抵抗測定方法に関する。本発明は、例えば、ハードディスク装置(Hard Disc Drive:HDD)に搭載されるヘッドの抵抗を測定する4端子抵抗測定方法又は6端子抵抗測定方法に好適である。
近年のインターネット等の普及に伴って大容量で安価なHDDを提供する需要が増大している。大容量化の需要に応えるために面記録密度を増加すると、磁気記録情報の最小単位である1ビットの記録媒体上での面積が縮小するため、かかる領域に対して情報を記録再生するヘッドの小型化が進められている。
ヘッドは、書き込み素子と読み取り素子とを有し、これらは製造時には同一のウエハ上にバーと呼ばれる単位で複数配置されて抵抗測定が行われる。抵抗測定においては4端子測定装置や6端子測定装置が知られている。4端子測定装置や6端子測定装置はいずれもプローブを使用し、かかるプローブは2つ一組にして被測定素子に接続された一対のパッドに接触される。
その他の従来技術としては、例えば、特許文献1及び2がある。
特許3276376号明細書 特許3420092号明細書
ウエハにより多くのヘッドを配置するためにヘッドの小型化と共にパッドも従来の100μm角から50μm乃至70μm角と小型化されている。これに伴い、パッドに押し当てるプローブの先端部の径は従来の50μmから20μm乃至30μmと小型化されるようになった。このようにプローブが細くなると製造が困難になり、機械的強度も低下する。ウエハには2万個程度の素子が搭載されており、20μmのプローブの耐久性が30万回であるとするとウエハ15枚程度でプローブを交換しなければならず、交換頻度が高いためにランニングコストが高かった。更に、一つのパッドに2つのプローブを互いに接触しないように配置することも困難であり、作業に高度の熟練を要した。ランニングコストが高かったり、プローブの製造や配置が困難になったりすることはヘッド、ひいてはそれを使用するHDDのコストアップをもたらす。
本発明は、径の大きいプローブを使用することができる抵抗測定方法に関する。
本発明の実施例としての抵抗測定方法は、各々が被測定素子と当該被測定素子に電気的に接続された一対のパッドとを有する3個以上の組の前記被測定素子に、6端子抵抗測定が可能な測定装置を利用して電流を流すと共に前記被測定素子に生じる電圧を測定し、電流と電圧から前記被測定素子の抵抗値を算出する抵抗測定方法において、3個以上の組の前記被測定素子を環状に直列接続する試験用の電気接続パターンを形成し、前記3個以上の組の前記被測定素子の一対のパッドに前記測定装置の一対の電圧測定用プローブを接触させ、前記一対のパッドの各々と前記電気接続パターンで電気接続された一対のパッドに前記測定装置の一対の電流印加用プローブを接触させ、残りの試験用の電気接続パターンで互いに接続された一対以上のパッドの中の一対のパッドに前記測定装置の一対のガード用プローブを接触させることを特徴とする。かかる抵抗測定方法によれば、一つのパッドには一つのプローブしか接触しないので、プローブの径を大きくすることができる。従って、プローブの製造と測定作業が容易になり、機械的強度とランニングコストが改善する。
本発明の更なる目的又はその他の特徴は、以下、添付図面を参照して説明される好ましい実施例によって明らかにされるであろう。
本発明によれば、径の大きいプローブを使用することができる抵抗測定方法を提供することができる。
以下、添付図面を参照して、本発明の抵抗測定方法について説明する。
実施例1の抵抗測定方法は、4端子抵抗測定機能を有する測定装置10を利用する。測定装置10は、被測定素子(Device Under Test:DUT)に電流を流すと共にDUT3に生じる電圧を測定し、電流と電圧から抵抗値を算出する。
図1に示すように、DUT3には一対のパッド4が電気的に接続されている。ここで、図1は、実施例1の抵抗測定方法を適用する測定システムのブロック図である。DUT3と一対のパッド4を一組として複数組がバー2に形成されている。
本実施例のDUT3はHDDに適用されるヘッド素子であり、図1では、Ra、Rb、Rcと区別されている。Ra1、Ra2は製造プロセス確認用素子で同一種類の素子である。Rb1、Rb2は読み取り素子で同一種類の素子である。Rc1、Rc2は書き込み素子で同一種類の素子である。最終的には、DUT3の必要部分のみがバー2から切り出されて製品(ヘッド)となる。
パッド4は、50μm角乃至70μm角の矩形形状導電部である。パッド4は、例えば、銅を含む積層構造を有し、最上層には金を蒸着することによって製造される。
図2に示すように、バー2はウエハWから切り出される。ここで、図2は、ウエハWの概略平面図と切り出されたバー2の一例の概略平面図である。図2に示すように、バー2はウエハWのオリフラOFと平行に配列されている。図2に示すように、バー2内の各組のDUT3とパッド4の配置は図1に示すものに限定されない。
測定装置10は、4端子抵抗測定機能を有する4端子抵抗測定装置であってもよいし、6端子抵抗測定装置であってもよいが、本実施例は、6端子抵抗測定装置を使用する。かかる6端子抵抗測定装置には、例えば、ケースレー社製2400シリーズソースメータを使用することができる。本実施例では、測定装置10の一対の電流端子(I+とI−)と一対の電圧端子(S+とS−)のみを使用し、ガード端子(Guard及びGuard Sense)は使用しない。
測定装置10は、図3に示すように、ケーブル11とコネクタ12を介してプリント基板13の表面13aに接続される。また、プリント基板13は、図3及び図4に示すように、裏面13bに固定されたランド14を介してプローブ15に接続されている。プローブ15は、タングステンや銅合金などから構成される。図3に示すように、プローブ15はパッド4に接触する先端部16を有する。ここで、 図3は、実施例1の測定システムの概略側面図であり、図4は図3に示すプリント基板13の背面図である。
図1においては、プローブ15は、+側の電流端子I+に接続されたプローブ15a、−側の電流端子I−に接続されたプローブ15b、+側の電圧センス端子S+に接続されたプローブ15c、−側の電圧センス端子S−に接続されたプローブ15dとして区別されている。また、プローブ15a乃至15dに接続されるパッド4もそれぞれパッド4a乃至4dとして区別されている。
図1では、DUT3としてRb2を選択した場合を示している。以下、図5を参照して、実施例1の抵抗測定方法について説明する。
まず、複数の組のDUT3を直列接続する試験用の電気接続パターン5を形成する(ステップ1002)。図1において、パターン5を点線で示す。パターン5は、例えば、パッド4の最上層形成工程で同様に金を蒸着することによって形成することができる。もちろん、パターン5をパッド4の中間層形成工程で同様に形成してもよい。
次に、DUT3(Rb2)の一対のパッド4c及び4dに測定装置10の一対の電圧測定用プローブ15c及び15dを接触させる(ステップ1004)。次に、電圧測定用プローブ15c及び15dが接触している一対のパッド4c及び4dとパターン5で電気接続された一対のパッド4a及び4bに測定装置10の一対の電流印加用プローブ15a及び15bを接触させる(ステップ1006)。従来は、パッド4cにプローブ15aと15cが接触され、パッド4dにプローブ15bと15dが接触されていた。このため、先端部16におけるプローブ15の径を小さくせざるを得ず、プローブの製造と測定作業が困難であり、また、プローブの機械的強度が低下し、ランニングコストが高くなっていた。これに対して、本実施例は、図1に示すように、一つのパッド4に一つのプローブ15しか接触させないので、先端部16におけるプローブ15の径を大きくすることができる。従って、プローブ15の製造が容易になると共に2本のプローブを接触させないようにパッドに配置する必要がないので測定作業も容易になる。更に、プローブ15の径を増加して機械的強度を高めることができるのでプローブ15の寿命が延びる。また、それにより、プローブ15の交換頻度が減るので測定のランニングコストが改善する。更に、同数の素子を測定する場合を考えるとプローブの本数が半減するのでコストも削減される。
次に、電流印加用プローブ15a及び15bを介して電流を流すと共にDUT3に生じる電圧を電圧測定用プローブ15c及び15dを介して測定する(ステップ1008)。電流は端子I+から端子I−へと流れ、例えば、10mAである。測定される電圧は、例えば、100mVとなる。次に、電流と測定された電圧からDUT3の抵抗値10Ωを算出する(ステップ1010)。
図1に示すパターン5の構成では、図6に示すように、両端にあるDUT3(例えば、Rc2)に対して図1に示すパッド4bに相当するパッドがなくなり、実施例1の抵抗測定方法を適用することができない。ここで、図6は、図1に示す測定システムの問題を説明する平面図である。
以下、図7及び図8に示すように、実施例2の抵抗測定方法について説明する。なお、図8において図6と同一のステップには同一の参照番号を付し、説明を省略する。図7は実施例2の測定システムの概略ブロック図である。図8は、実施例2の抵抗測定方法を説明するためのフローチャートである。
図8に示すように、実施例2の抵抗測定方法は、ステップ1002と1004の間に、直列接続された複数の組の両端に位置する一対のパッド4と各々が試験用の電気接続パターン5で電気接続された試験用の一対のパッド6を形成する(ステップ1003)。図7における右側のパッド6が図1に示すパッド4bと同様の効果を奏する。両端のDUT3(図7ではRa1とRc2)の外側にパッド6を形成することによって両端のDUT3の抵抗測定が可能になる。パッド6はパッド4と同様の工程でパッド4と共に形成するが、特に抵抗が非常に大きくない限り、パッド4と違う材質(チタンなど)で形成されてもよい。
本実施例でも、図7に示すように、一つのパッド4、6に一つのプローブ15しか接触させないので、先端部16におけるプローブ15の径を大きくすることができる。従って、プローブ15の製造が容易になると共に2本のプローブを接触させないようにパッドに配置する必要がないので作業に高度の熟練を要しない。更に、プローブ15の径を増加して機械的強度を高めることができるのでプローブ15の寿命が延びる。また、それにより、プローブ15の交換頻度が減るので測定のランニングコストが改善する。更に、同数の素子を測定する場合を考えるとプローブの本数が半減するのでコストも削減される。
実施例3は、図6に示す問題を実施例2とは異なり、試験用パッド6を形成しない構成で解決する。実施例3は、図9に示すように、6端子抵抗測定装置としての測定装置10と、マトリクススイッチ20とを使用する。ここで、図9は、実施例3の測定システムの概略ブロック図である。
測定装置10は、図1及び図7と異なり、一対のガード端子(Guard及びGuard Sense)も使用する。6端子抵抗測定装置は、図10に示すように環状に接続された抵抗R1、R2及びRsを含む回路網の端子17及び19間の抵抗R1を測定する装置である。左側の4つの丸印の端子は一対の電流端子と一対の電圧センス端子であり、上から端子S+、端子I+、端子I−、端子S−に相当する。一対のガード端子は、抵抗R1と並列に接続された抵抗R2及びRsの中間端子18に接続され、端子17と18が等電位になるように働く。この結果、R2には電流が流れず、R1のみに測定電流Itestが流れる。図9においては、Guard端子に接続されたプローブを15e、Guard Sense端子に接続されたプローブを15fとし、それらに対応するパッド4を4e及び4fとして区別している。
マトリクススイッチ20は、測定装置10の6つの端子に接続された6つの入力端子と6つの出力端子とを有し、測定装置10のバー2への接続を切り替える。図9に示すマトリクススイッチ20において、黒丸スイッチは入力端子と出力端子を接続し、×印の丸スイッチは入力端子と出力端子を接続していない。
図9では、DUT3としてRb2を選択した場合を示している。以下、図11を参照して、実施例3の抵抗測定方法について説明する。
まず、3個以上の組のDUT3を環状に直列接続する試験用の電気接続パターン5を形成する(ステップ1102)。図1と異なる点は、パターン5が環状に形成され、パッド4eと4fが接続されている点である。次に、ステップ1004及び1006が行われ、プローブ15a乃至15dがパッド4a乃至4dと接触される。次に、残りの一対のパッド4e及び4fに測定装置10の一対のガード用プローブ15e及び15fを接触させる(ステップ1104)。次に、ステップ1008及び1010が行われる。図10を参照して説明したように、端子17と18が等電位となるので、図9において、パッド4aからRa2へは電流が流れず、Rb2には測定電流のすべてが流れそれ以外の電流は流れない。
また、図12は、DUT3として右端のRc2を選択した場合を示しており、図11と同様の方法を適用してDUT3の抵抗を測定することができる。
本実施例でも、図9に示すように、一つのパッド4に一つのプローブ15しか接触させないので、先端部16におけるプローブ15の径を大きくすることができる。従って、プローブ15の製造が容易になると共に2本のプローブを接触させずにパッドに配置する必要がないので作業に高度の熟練を要しない。更に、プローブ15の径を増加して機械的強度を高めることができるのでプローブ15の寿命が延びる。また、それにより、プローブ15の交換頻度が減るので測定のランニングコストが改善する。更に、同数の素子を測定する場合を考えるとプローブの本数が半減するのでコストも削減される。
以上、本発明の実施の形態を説明したが、本発明はこれらの実施の形態に限定されず、その要旨の範囲内で様々な変形及び変更が可能である。
本発明の実施例1の抵抗測定方法を適用する測定システムのブロック図である。 バーを複数搭載したウエハとそのバーの拡大平面図である。 実施例1の測定システムの概略側面図である。 図3に示すプリント基板の背面図である。 実施例1の抵抗測定方法を説明するためのフローチャートである。 図1に示す測定システムの構成の問題を説明する平面図である 本発明の実施例2の抵抗測定方法を適用する測定システムのブロック図である。 実施例2の抵抗測定方法を説明するためのフローチャートである。 本発明の実施例3の抵抗測定方法を適用する測定システムのブロック図である。 図9に示す測定装置の6端子抵抗測定の原理を説明する回路図である。 実施例3の抵抗測定方法を説明するためのフローチャートである。 図9に示す測定システムが図9とは異なる被測定素子を測定する場合の構成を示すブロック図である。
符号の説明
2 バー
3 被測定素子(DUT)
4、6 パッド
5 電気接続パターン
10 測定装置
15(15a−15f)プローブ
20 マトリクススイッチ

Claims (1)

  1. 各々が被測定素子と当該被測定素子に電気的に接続された一対のパッドとを有する3個以上の組の前記被測定素子に、6端子抵抗測定が可能な測定装置を利用して電流を流すと共に前記被測定素子に生じる電圧を測定し、電流と電圧から前記被測定素子の抵抗値を算出する抵抗測定方法において、
    3個以上の組の前記被測定素子を環状に直列接続する試験用の電気接続パターンを形成し、前記3個以上の組の前記被測定素子の一対のパッドに前記測定装置の一対の電圧測定用プローブを接触させ、前記一対のパッドの各々と前記電気接続パターンで電気接続された一対のパッドに前記測定装置の一対の電流印加用プローブを接触させ、残りの試験用の電気接続パターンで互いに接続された一対以上のパッドの中の一対のパッドに前記測定装置の一対のガード用プローブを接触させることを特徴とする抵抗測定方法。
JP2007035009A 2007-02-15 2007-02-15 抵抗測定方法 Expired - Fee Related JP4998004B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007035009A JP4998004B2 (ja) 2007-02-15 2007-02-15 抵抗測定方法
US12/030,382 US20080197864A1 (en) 2007-02-15 2008-02-13 Resistance measuring method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007035009A JP4998004B2 (ja) 2007-02-15 2007-02-15 抵抗測定方法

Publications (2)

Publication Number Publication Date
JP2008197056A JP2008197056A (ja) 2008-08-28
JP4998004B2 true JP4998004B2 (ja) 2012-08-15

Family

ID=39706106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007035009A Expired - Fee Related JP4998004B2 (ja) 2007-02-15 2007-02-15 抵抗測定方法

Country Status (2)

Country Link
US (1) US20080197864A1 (ja)
JP (1) JP4998004B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6121278B2 (ja) * 2013-07-25 2017-04-26 日置電機株式会社 切替制御回路および測定装置
CN103454503B (zh) * 2013-08-30 2015-10-28 安徽省宁国天成电工有限公司 一种导线电阻测定装置
JP6150691B2 (ja) * 2013-09-12 2017-06-21 日置電機株式会社 切替制御回路および測定装置
CN104897965A (zh) * 2015-06-10 2015-09-09 中国电力科学研究院 一种电阻自动化测试***
CN109387698B (zh) * 2017-08-04 2021-01-29 常州轻工职业技术学院 一种板材电阻的测量装置及其方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228078A (ja) * 1987-03-17 1988-09-22 Matsushita Electric Ind Co Ltd コンタクト抵抗の評価方法
JP4734706B2 (ja) * 2000-11-01 2011-07-27 Jsr株式会社 電気抵抗測定用コネクター並びに回路基板の電気抵抗測定装置および測定方法
JP3652671B2 (ja) * 2002-05-24 2005-05-25 沖電気工業株式会社 測定用配線パターン及びその測定方法
JP4473093B2 (ja) * 2004-10-20 2010-06-02 日置電機株式会社 抵抗測定装置および抵抗測定方法
US7105856B1 (en) * 2005-03-31 2006-09-12 United Microelectronics Corp. Test key having a chain circuit and a kelvin structure

Also Published As

Publication number Publication date
US20080197864A1 (en) 2008-08-21
JP2008197056A (ja) 2008-08-28

Similar Documents

Publication Publication Date Title
JP4998004B2 (ja) 抵抗測定方法
KR101453474B1 (ko) 통전 시험용 프로브
EP0305076B1 (en) Personality board
US20070229104A1 (en) Micro Kelvin Probes and Micro Kelvin Probe Methodology with Concentric Pad Structures
CN115561527A (zh) 一种多路小尺寸小电阻通电老化与电阻监测***及方法
JP4847907B2 (ja) 半導体検査装置
JP2014182005A (ja) 半導体装置の検査方法及びその方法を用いた半導体装置の製造方法
KR101064852B1 (ko) 프로브 카드용 니들
JP2007121015A (ja) 半導体検査装置及びウエハチャック
US7026823B2 (en) Magnetic head smear detecting method and device
TWI809813B (zh) 電阻測量裝置和電阻測量方法
JP2005315775A (ja) 片面移動式プローブを用いた4端子検査方法及び4端子検査用治具
US10264684B2 (en) Conductivity inspection method of printed circuit board and manufacturing method of printed circuit board
JP2012026741A (ja) プローブ基板及びプローブカードの製造方法
JP6647811B2 (ja) 電気的接続装置及び検査方法
CN211697918U (zh) 一种探针卡
JP5463198B2 (ja) プローブカードの検査方法及び検査システム
TWI813361B (zh) 電阻器結構及其阻值測量系統
JPH0432757Y2 (ja)
JPH0711984Y2 (ja) 印字ヘッド
JPH0566732B2 (ja)
JPS5917259A (ja) 半導体素子の測定方法
JPH07245330A (ja) 集積回路評価装置
JP2024015875A (ja) 配線回路基板の導通検査方法および配線回路基板の製造方法
KR0169760B1 (ko) 반도체 소자의 테스트 패턴

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120430

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees