JP4995764B2 - Lead supported semiconductor package - Google Patents

Lead supported semiconductor package Download PDF

Info

Publication number
JP4995764B2
JP4995764B2 JP2008116053A JP2008116053A JP4995764B2 JP 4995764 B2 JP4995764 B2 JP 4995764B2 JP 2008116053 A JP2008116053 A JP 2008116053A JP 2008116053 A JP2008116053 A JP 2008116053A JP 4995764 B2 JP4995764 B2 JP 4995764B2
Authority
JP
Japan
Prior art keywords
lead
chip
group
lead frame
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008116053A
Other languages
Japanese (ja)
Other versions
JP2009267154A (en
Inventor
進發 王
錦弟 陳
秉勳 余
宛融 謝
Original Assignee
力成科技股▲分▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股▲分▼有限公司 filed Critical 力成科技股▲分▼有限公司
Priority to JP2008116053A priority Critical patent/JP4995764B2/en
Publication of JP2009267154A publication Critical patent/JP2009267154A/en
Application granted granted Critical
Publication of JP4995764B2 publication Critical patent/JP4995764B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は一種の半導体装置に関し、特にマルチチップの積み上げに応用できる一種のリード支持型半導体パッケージに関する。 The present invention relates to a kind of semiconductor device, and more particularly to a kind of lead-supported semiconductor package that can be applied to multi-chip stacking.

従来の半導体パッケージにおいて、リードフレームのリードはチップの載置体及び電気伝送媒体として同時に使用されている。例えば、ＴＳＯＰ（ｔｈｉｎ ｓｍａｌｌ ｏｕｔｌｉｎｅ ｐａｃｋａｇｅ）、ＬＯＣ（ｌｅａｄ ｏｎ ｃｈｉｐ）、或は、ＣＯＬ（ｃｈｉｐ ｏｎ ｌｅａｄ）はチップをリードフレームのリードに設置して再び封止体を用いチップとリードフレームのリードとを密封させる。また、前記パッケージ形態のリードフレームのリードをダイパッド（ｄｉｅ ｐａｄ）の代わりにチップの貼付用として使用することが可能である。しかしながら、リードフレームのリードのみを介してチップを支持することは常に支持力不足によってモールディングズレの問題を引き起こしている。   In the conventional semiconductor package, the lead of the lead frame is used simultaneously as a chip mounting body and an electric transmission medium. For example, TSOP (thin small outline package), LOC (lead on chip), or COL (chip on lead) is used to place the chip on the lead frame lead and again use the sealing body to To seal. Further, the lead of the lead frame in the package form can be used for attaching a chip instead of a die pad. However, supporting the chip only through the lead of the lead frame always causes a problem of molding deviation due to insufficient support.

モールディング樹脂の注入作業中に、モールド流れの圧迫により、リードフレームのリードの支持力が足りなくなるので、リードフレームのリードは振動やズレの現象を発生し、ボンディングワイヤ、リードフレームのリード、或は、チップは封止体の外に露出する可能性が十分にあり、実装の不良率は一層高くなる。このような妥当でない内部素子の露出を改善するため、リードフレームのリードから封止体の周縁までの距離は増える結果となって、ボンディングワイヤ、リードフレームのリード、或は、チップが僅かのズレで封止体の外に露出することがないようにパッケージの寸法を大きくしたが、チップの積み上げ可能高度は縮小され、より多いチップを積み上げることができなくなった。また、チップの周波数やパワーは高くなればなるほど演算時により多い熱が出て、チップとリードフレームのリードから封止体の周縁までの距離が遠くなればなるほど熱抵抗は高くなって放熱効率は良くならない。また、チップの出した熱が外部に伝送できず、チップの温度が高くなり過ぎれば、熱貯まり現象が発生してチップ故障が容易に起きる。   During the molding resin injection operation, the lead frame lead will not have sufficient support force due to compression of the mold flow, causing the lead frame lead to vibrate or misalign, causing bonding wires, lead frame leads, or The chip is sufficiently exposed to the outside of the sealing body, and the mounting defect rate is further increased. In order to improve the exposure of such invalid internal elements, the distance from the lead frame leads to the periphery of the encapsulant increases, resulting in slight misalignment of the bonding wires, lead frame leads, or chips. However, the size of the package has been increased so that it is not exposed to the outside of the sealing body. However, the height at which chips can be stacked has been reduced, and more chips cannot be stacked. In addition, the higher the frequency and power of the chip, the more heat is generated during the calculation, and the longer the distance from the chip and lead frame leads to the periphery of the sealing body, the higher the thermal resistance and the heat dissipation efficiency. It doesn't get better. Further, if the heat generated by the chip cannot be transmitted to the outside and the temperature of the chip becomes too high, a heat accumulation phenomenon occurs and a chip failure easily occurs.

本発明の主な目的は、一種のリード支持型半導体パッケージを提供することである。このような半導体パッケージにおいて、リードフレームのリードは優れた支持力を得てモールディング作業中のリードの内端（密封された部位）の位置ズレ及び露出の問題がなく、リードフレームのリードとリード支持部材との間に封止気泡が生じない。また、放熱効率及びチップの積み上げスペースは増加されることになる。 The main object of the present invention is to provide a kind of lead- supported semiconductor package. In such a semiconductor package, the lead frame lead has excellent support force, and there is no problem of misalignment and exposure of the inner end (sealed part) of the lead during molding, and the lead frame lead and lead support. Sealing bubbles do not occur between the members . In addition, the heat radiation efficiency and the stacking space of the chips are increased.

本発明のもう一つの目的は、蒸気の侵入が防止できる一種のリード支持型半導体パッケージを提供することである。
本発明のもう一つの目的は、一種のリード支持型半導体パッケージを提供することである。このような半導体パッケージにおいて、接着剤はリードフレームのリード群の側面を覆うが、リードフレームのリードの露出面を汚染することなく流れるように制御でき、接着剤の被覆効果を確保している。 Another object of the present invention is to provide a kind of lead- supported semiconductor package that can prevent the intrusion of vapor.
Another object of the present invention is to provide a kind of lead support type semiconductor package. In such a semiconductor package, the adhesive covers the side surface of the lead group of the lead frame, but can be controlled so as to flow without contaminating the exposed surface of the lead of the lead frame, and the covering effect of the adhesive is ensured.

本発明のもう一つの目的は、封止体とリード支持部材との結合固着力が増強できる一種のリード支持型半導体パッケージを提供することである。
本発明のもう一つの目的は、一種のリード支持型半導体パッケージを提供することである。このような半導体パッケージにおいて、限りがあるパッケージ寸法の元でより多いチップを積み上げてリードフレームのリードと有効に電気接続することができる。 Another object of the present invention is to provide a kind of lead support type semiconductor package capable of enhancing the bonding and fixing force between the sealing body and the lead support member .
Another object of the present invention is to provide a kind of lead support type semiconductor package. In such a semiconductor package, a larger number of chips can be stacked under a limited package size to be effectively electrically connected to the lead frame lead.

上述の目的を達成するため、本発明に係るリード支持型半導体パッケージは、主に複数のリードフレームのリード、一つの第一チップ、一つのリード支持部材、接着剤及び一つの封止体を備える。前記の各リードフレームのリードは第一表面、第一表面と反対する第二表面、及び、第一表面と第二表面との間にある複数の側面を有する。前記第一チップは前記リードフレームのリード群の第一表面に貼着され、前記リード支持部材は一つの載置面と一つの露出面を有し、露出面の周縁部にギャップが形成されている。これによって、前記露出面は前記載置面よりも面積が小さくなる。前記リード支持部材を前記リードフレームのリード群に結合させるため、前記接着剤を介して前記リード支持部材の載置面と前記リードフレームのリード群の第二表面とを貼着している。前記接着剤は更に前記リードフレームのリード群の側面を覆っている。前記封止体は、前記第一チップ、前記接着剤、前記リードフレームのリード群の部分及び前記リード支持部材の部分を密封して、前記接着剤を完全に覆い、前記リード支持部材の露出面を露出させる。 In order to achieve the above object, a lead- supporting semiconductor package according to the present invention mainly includes a plurality of lead frame leads, one first chip, one lead support member , an adhesive, and one sealing body. . Each lead frame lead has a first surface, a second surface opposite the first surface, and a plurality of side surfaces between the first surface and the second surface. Wherein the first chip is adhered to the first surface of the lead group of the lead frame, the lead support member have a single mounting surface and one of the exposed surfaces, and a gap is formed in the peripheral portion of the exposed surface Yes . As a result, the exposed surface has a smaller area than the mounting surface. For coupling said lead support member to the lead group of the lead frame, and through the adhesive adhered to the second surface of the lead group of mounting surface the lead frame of the lead support member. The adhesive further covers the side surface of the lead group of the lead frame. The sealing body seals the first chip, the adhesive, the lead group portion of the lead frame, and the lead support member , and completely covers the adhesive. The exposed surface of the lead support member To expose.

またさらに、前記封止体は前記ギャップを十分に充填してもよい。
またさらに、前記ギャップは連続環状であってもよい。 Also further, the sealing member may be sufficiently filled the gap.
Still further, the gap may be a continuous ring.

またさらに、前記第一チップを前記リードフレームのリード群に電気接続する複数の第一ボンディングワイヤを有してもよい。
またさらに、前記接着剤は前記第一ボンディングワイヤ群を密封してもよい。
またさらに、前記接着剤は応力緩和特性を具する絶縁樹脂を有してもよい。
またさらに、前記第一チップは電気導通性を具する複数の第一シリコン貫通孔を有してもよく、この第一シリコン貫通孔群は前記リードフレームのリード群と電気接続している。 Furthermore, a plurality of first bonding wires for electrically connecting the first chip to the lead group of the lead frame may be provided.
Still further, the adhesive may seal the first bonding wire group.
Still further, the adhesive may include an insulating resin having stress relaxation characteristics.
Still further, the first chip may have a plurality of first silicon through holes having electrical conductivity, and the first silicon through hole group is electrically connected to the lead group of the lead frame.

またさらに、少なくとも一つの第二チップを有してもよく、この第二チップは前記第一チップの上に積み上げされ、前記リードフレームのリード群から相対的に遠ざかる。
またさらに、前記第二チップは電気導通性を具する複数の第二シリコン貫通孔を有してもよい。
またさらに、前記第二チップを前記リードフレームのリード群に電気接続する複数の第二ボンディングワイヤを有してもよい。 Still further, at least one second chip may be included, and the second chip is stacked on the first chip and relatively away from the lead group of the lead frame.
Furthermore, the second chip may have a plurality of second silicon through holes having electrical conductivity.
Furthermore, a plurality of second bonding wires may be provided for electrically connecting the second chip to the lead group of the lead frame.

以下、本発明の実施の形態を図面に基づいて説明する。
（第１実施形態）
図１及び図２は本発明の第１実施形態によるリード支持型半導体パッケージ１００を示し、半導体パッケージ１００は主に複数のリードフレームのリード１１０、一つの第一チップ１２０、「リード支持部材」としての一つのリードパドル１３０、接着剤１４０及び一つの封止体１５０を備える。図１及び図３に示すように、各リードフレームのリード１１０は、第一表面１１１、第一表面１１１と反対する第二表面１１２、及び、図３に示すように、第一表面１１１と第二表面１１２との間にある複数の側面１１３を有する。隣同士のリードフレームのリード１１０の側面１１３は、相互に向かい合ってリード間隙を構成している。リードフレームのリード１１０群は、外へ伸びて封止体１５０の側辺でガルリード（ｇｕｌｌ ｌｅａｄ）、或は、他の形状の外接リードに折り曲げられて、それによって半導体パッケージ１００は外部の図示しないプリント回路基板と接合することが可能となる。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(First embodiment)
1 and 2 show a lead support type semiconductor package 100 according to a first embodiment of the present invention. The semiconductor package 100 mainly includes a plurality of lead frames 110, a first chip 120, and a "lead support member". 1 lead paddle 130, adhesive 140, and one sealing body 150. 1 and 3, the lead 110 of each lead frame includes a first surface 111, a second surface 112 opposite to the first surface 111, and a first surface 111 and a first surface as shown in FIG. There are a plurality of side surfaces 113 between the two surfaces 112. The side surfaces 113 of the leads 110 of the adjacent lead frames face each other to form a lead gap. Leads 110 of the lead frame extend outward and bend at the side of the sealing body 150 into a gull lead or other shape of a circumscribed lead, whereby the semiconductor package 100 is externally not shown. It becomes possible to join the printed circuit board.

図１及び図３に示すように、第一チップ１２０は一つのダイアタッチング層、例えばＰＩ付きテープ、を用い、リードフレームのリード１１０群の第一表面１１１に貼着される。半導体パッケージ１００は、更に第一チップ１２０をリードフレームのリード１１０群に電気接続する複数の第一ボンディングワイヤ１７０を有し、第一ボンディングワイヤ１７０群の一端は第一チップ１２０の複数の電極と接続し、他の一端はリードフレームのリード１１０群の第二表面１１２にある内端フィンガーと接続している。本実施形態において、リードフレームのリード１１０群の内端フィンガーは第一チップ１２０に形成されて第一チップ１２０とリードパドル１３０との間に位置し、それにより、リードフレームのリード１１０群の固定ができ、第一ボンディングワイヤ１７０群を第一チップ１２０とリードパドル１３０との間に位置させる。また、第一チップ１２０は電気導通性を具する複数の第一シリコン貫通孔１２１を有してもよく、これらの第一シリコン貫通孔１２１は、他の積み上げチップ群を電気導通し、かつ、第一ボンディングワイヤ１７０群の電気接続に使用されることができる。   As shown in FIGS. 1 and 3, the first chip 120 is attached to the first surface 111 of the lead 110 group of the lead frame using one die attaching layer, for example, a tape with PI. The semiconductor package 100 further includes a plurality of first bonding wires 170 that electrically connect the first chip 120 to the leads 110 of the lead frame. One end of the first bonding wires 170 is connected to the plurality of electrodes of the first chip 120. The other end is connected to the inner end finger on the second surface 112 of the leads 110 group of the lead frame. In this embodiment, the inner end fingers of the lead 110 group of the lead frame are formed on the first chip 120 and located between the first chip 120 and the lead paddle 130, thereby fixing the lead 110 group of the lead frame. The first bonding wire 170 group is positioned between the first chip 120 and the lead paddle 130. The first chip 120 may have a plurality of first silicon through holes 121 having electrical conductivity, and these first silicon through holes 121 electrically conduct other stacked chip groups, and It can be used for electrical connection of the first bonding wires 170 group.

図１及び図３に示すように、リードパドル１３０は一つの載置面１３１と一つの露出面１３２を有し、金属板、セラミック板、ダミチップの何れかをリードパドル１３０として使用してもよい。リードパドル１３０は優れた放熱性を具し、図１及び図３に示すように、リードフレームのリード１１０群に好ましい支持効果を提供するため、リードパドル１３０の寸法は第一チップ１２０のよりもやや大きくするが、封止体１５０の上面の面積よりもやや小さくする。載置面１３１はリードフレームのリード１１０群を設置するのに使用することができ、露出面１３２はリードフレームのリード１１０群から遠ざかり、封止体１５０の外に露出している。本実施形態において、リードパドル１３０の露出面１３２の周辺に一つのギャップを形成することによって、露出面１３２は載置面１３１よりも面積が小さくなる。図２に示すように、露出面１３２を標記領域にすることができ、レーザー方式、インクプリントの何れかによりその上方に一つの標記１３４を形成し、この標記１３４は半導体パッケージ１００の品名、規格、製造日又は製造地を標示するように使用することができる。   As shown in FIGS. 1 and 3, the lead paddle 130 has one mounting surface 131 and one exposed surface 132, and any of a metal plate, a ceramic plate, and a dummy chip may be used as the lead paddle 130. . The lead paddle 130 has excellent heat dissipation and provides a preferable support effect for the leads 110 of the lead frame as shown in FIGS. Although slightly larger, it is slightly smaller than the area of the upper surface of the sealing body 150. The mounting surface 131 can be used to install the leads 110 of the lead frame, and the exposed surface 132 is away from the leads 110 of the lead frame and exposed outside the sealing body 150. In the present embodiment, by forming one gap around the exposed surface 132 of the lead paddle 130, the exposed surface 132 has a smaller area than the placement surface 131. As shown in FIG. 2, the exposed surface 132 can be used as a mark area, and a mark 134 is formed above the mark by either laser method or ink printing. Can be used to mark the date of manufacture or place of manufacture.

図１に示すように、リードパドル１３０をリードフレームのリード１１０群に貼着するため、接着剤１４０を用いてリードパドル１３０の載置面１３１をリードフレームのリード１１０群の第二表面１１２に貼着させる。また、図３に示すように、接着剤１４０は、リードフレームのリード１１０群の側面１１３を更に覆って接着剤１４０の貼着面積を増加させ、リードフレームのリード１１０群とリードパドル１３０との粘着力を増強させる。リードフレームのリード１１０群の側面１１３の被覆効果を向上させるように接着剤１４０として液体接着剤や稠密な接着剤、例えば液体エポキシ又は稠密なＢ‐ステージ接着剤を採用して使用することができる。また、応力の吸収と緩和効能を可能にするため、接着剤１４０は応力緩和特性を具する絶縁樹脂を有すれば好ましい。本実施形態において、図１に示すように、接着剤１４０は、第一ボンディングワイヤ１７０群を密封することができ、第一チップ１２０を貼着した後にプリント方式でリードフレームのリード１１０群の第二表面１１２上に形成され、更に、図３に示すように、リードフレームのリード１１０群の間の間隙に充填され、或はリードパドル１３０の載置面１３１に予め形成されることができる。よって、封止体１５０の形成作業中に、リードパドル１３０とリードフレームのリード１１０群との間には接着剤１４０を十分に充填するため気泡が生じなくなり、封止体１５０を再充填する必要がない。また、リードパドル１３０の露出面１３２が載置面１３１よりも面積が小さくなったり、露出面１３２の周辺にギャップ１３３を形成することによってリードパドル１３０の厚さが減ったりするため、接着剤１４０はリードフレームのリード１１０群の側面１１３を覆っても、リードフレームのリード１１０群の露出面１３２を汚染することなく流れるように制御することができ、接着剤１４０の被覆効果を確保している。   As shown in FIG. 1, in order to attach the lead paddle 130 to the leads 110 of the lead frame, the mounting surface 131 of the lead paddle 130 is attached to the second surface 112 of the leads 110 of the lead frame using an adhesive 140. Adhere. Further, as shown in FIG. 3, the adhesive 140 further covers the side surface 113 of the lead 110 group of the lead frame to increase the adhesive area of the adhesive 140, and the lead 110 group of the lead frame and the lead paddle 130 are connected. Increase adhesion. A liquid adhesive or a dense adhesive such as a liquid epoxy or a dense B-stage adhesive can be used as the adhesive 140 so as to improve the covering effect of the side surface 113 of the lead 110 group of the lead frame. . In order to enable stress absorption and relaxation effect, it is preferable that the adhesive 140 has an insulating resin having stress relaxation characteristics. In the present embodiment, as shown in FIG. 1, the adhesive 140 can seal the first bonding wires 170 group, and after the first chip 120 is attached, the adhesive 110 of the lead 110 group of the lead frame is printed. As shown in FIG. 3, it can be formed on the two surfaces 112 and filled in the gap between the leads 110 of the lead frame, or can be formed in advance on the mounting surface 131 of the lead paddle 130. Therefore, during the formation operation of the sealing body 150, the adhesive 140 is sufficiently filled between the lead paddle 130 and the leads 110 of the lead frame, so that no bubbles are generated, and the sealing body 150 needs to be refilled. There is no. Further, since the exposed pad 132 has a smaller area than the mounting surface 131 or the gap 133 is formed around the exposed pad 132, the thickness of the lead paddle 130 is reduced. Even if it covers the side surface 113 of the lead 110 group of the lead frame, it can be controlled to flow without contaminating the exposed surface 132 of the lead 110 group of the lead frame, and the covering effect of the adhesive 140 is ensured. .

図１に示すように、封止体１５０は、第一チップ１２０、接着剤１４０、リードフレームのリード１１０群の部分、及び、リードパドル１３０の部分を密封し、リードパドル１３０の露出面１３２を露出させる。ここで、リードフレームのリード１１０群が密封された部分はインナーリードである。リードパドル１３０が密封された部分は載置面１３１の周辺を含むので、封止体１５０は接着剤１４０を完全に覆うことが可能となって蒸気の侵入が起因となる剥離問題が防止できる。封止体１５０をギャップ１３３に十分に充填すれば好ましく、このようにして、封止体１５０がリードパドル１３０と結合する固着力が増強できる。   As shown in FIG. 1, the sealing body 150 seals the first chip 120, the adhesive 140, the lead 110 group of the lead frame, and the lead paddle 130, and the exposed surface 132 of the lead paddle 130. Expose. Here, the portion of the lead frame where the leads 110 are sealed is an inner lead. Since the portion where the lead paddle 130 is sealed includes the periphery of the mounting surface 131, the sealing body 150 can completely cover the adhesive 140, thereby preventing the peeling problem caused by the invasion of vapor. It is preferable to sufficiently fill the gap 133 with the sealing body 150. In this manner, the fixing force with which the sealing body 150 is coupled to the lead paddle 130 can be enhanced.

従って、リードフレームのリード１１０群は良好な支持を得て、リード群の内端はズレ現象がなく、更に封止体１５０の外に露出しない。また、封止作業時、リードパドル１３０の支持によってリードフレームのリード１１０群と第一チップ１２０とは安定してリードパドル１３０に設置されることができ、モールド流れの圧迫を受けても振動やズレなどの現象が発生しない。また、リードフレームのリード１１０群とリードパドル１３０との間に接着剤１４０の充填による封止気泡が起きない。リードパドル１３０の露出面１３２は封止体１５０の外に露出することにより、第一チップ１２０が演算時に出した熱はリードパドル１３０と封止体１５０とを介して外部へ伝送されて放熱効率とチップ積み上げスペースは増加されることになる。   Therefore, the lead 110 group of the lead frame obtains good support, and the inner end of the lead group is not displaced and is not exposed outside the sealing body 150. In addition, during the sealing operation, the lead 110 of the lead frame and the first chip 120 can be stably placed on the lead paddle 130 by supporting the lead paddle 130, and vibration or Phenomenon such as gap does not occur. Further, sealing bubbles due to filling of the adhesive 140 do not occur between the leads 110 of the lead frame and the lead paddles 130. Since the exposed surface 132 of the lead paddle 130 is exposed to the outside of the sealing body 150, the heat generated by the first chip 120 at the time of calculation is transmitted to the outside via the lead paddle 130 and the sealing body 150, and the heat dissipation efficiency. And chip stacking space will be increased.

他の機能需要に応じ、或は、記憶メモリを増加するため、第一チップ１２０の上にもう一つのチップを積み上げることができる。すなわち、図１に示すように、半導体パッケージ１００において、更に第一チップ１２０の上に積み上げ、かつ、リードフレームのリード１１０群から相対的に遠ざかる少なくとも一つの第二チップ１６０を備える。本実施形態において、この第二チップ１６０は電気導通性を具する複数の第二シリコン貫通孔１６１を有し、これらの第二シリコン貫通孔１６１によって複数の第二チップ１６０は相互に電気接続されている。第二シリコン貫通孔１６１群は第一シリコン貫通孔１２１群と縦方向に相互連通して第一チップ１２０と電気接続でき、更に第一ボンディングワイヤ１７０群を用いてリードフレームのリード１１０群と電気接続することも可能となる。   Another chip can be stacked on the first chip 120 to meet other functional demands or to increase storage memory. That is, as shown in FIG. 1, the semiconductor package 100 includes at least one second chip 160 that is further stacked on the first chip 120 and relatively far from the lead 110 group of the lead frame. In the present embodiment, the second chip 160 has a plurality of second silicon through holes 161 having electrical conductivity, and the plurality of second chips 160 are electrically connected to each other by the second silicon through holes 161. ing. The second silicon through hole 161 group communicates with the first silicon through hole 121 group in the vertical direction and can be electrically connected to the first chip 120, and further, the first bonding wire 170 group is used to electrically connect the lead frame lead 110 group. It is also possible to connect.

また、図２に示すように、リードパドル１３０の露出面１３２を矩形にしてもよく、ギャップ１３３は矩形の連続環状になって封止体１５０に覆われている。さらに、図４に示すように、もう一種のリードパドル１３０Ａの露出面１３２Ａを円形にしてもよく、そのリードパドル１３０Ａのギャップ１３３Ａは円形の連続環状になって封止体１５０に覆われる。またさらに、図５に示すように、リードパドル１３０Ｂの露出面１３２Ｂを楕円形にしてもよく、リードパドル１３０Ｂのギャップ１３３Ｂは連続環状になって封止体１５０に覆われる。またさらに、図６に示すように、リードパドル１３０Ｃの露出面１３２Ｃが矩形となって、リードパドル１３０Ｃのギャップ１３３Ｃはリードパドル１３０Ｃの両反対側辺に形成され桿状になって封止体１５０に覆われてもよい。またさらに、図７に示すように、リードパドル１３０Ｄのギャップ１３３Ｄはリードパドル１３０Ｄの４個の隅部に形成され方形になって封止体１５０に覆われてもよい。   In addition, as shown in FIG. 2, the exposed surface 132 of the lead paddle 130 may be rectangular, and the gap 133 has a rectangular continuous ring shape and is covered with the sealing body 150. Further, as shown in FIG. 4, the exposed surface 132A of another type of lead paddle 130A may be circular, and the gap 133A of the lead paddle 130A is formed in a circular continuous ring and covered with the sealing body 150. Furthermore, as shown in FIG. 5, the exposed surface 132B of the lead paddle 130B may be elliptical, and the gap 133B of the lead paddle 130B is formed in a continuous ring shape and covered with the sealing body 150. Furthermore, as shown in FIG. 6, the exposed surface 132C of the lead paddle 130C is rectangular, and the gap 133C of the lead paddle 130C is formed on both opposite sides of the lead paddle 130C to form a bowl-like shape on the sealing body 150. It may be covered. Furthermore, as shown in FIG. 7, the gap 133 </ b> D of the lead paddle 130 </ b> D may be formed in four corners of the lead paddle 130 </ b> D to be rectangular and covered with the sealing body 150.

（第２実施形態）
図８に示すように、本発明の第２実施形態によるリード支持型半導体パッケージ２００は、主に複数の第一リードフレームのリード２１０、一つの第一チップ２２０、一つのリードパドル２３０、接着剤２４０及び一つの封止体２５０を備える。ここで、前記主要構成部材は第１実施形態において説明した部材と略同等である。また、図８及び図９に示すように、各第一リードフレームのリード２１０は第一表面２１１、第一表面２１１と反対する第二表面２１２、及び、図９に示すように、第一表面２１１と第二表面２１２との間にある複数の側面２１３を有する。一つのダイアタッチング層２８０を用いて第一チップ２２０を第一リードフレームのリード２１０群の第一表面２１１に貼着させる。このダイアタッチング層２８０は、更に第一リードフレームのリード２１０群の側面２１３を部分的に覆うことでダイアタッチング層２８０の接着面積が増大され、かつ、第一リードフレームのリード２１０群と第一チップ２２０との接着力も増強されることになる。本実施形態において、半導体パッケージ２００は、更に複数の第二リードフレームのリード２９０を備え、この第二リードフレームのリード２９０群は第一リードフレームのリード２１０群よりも長さが短くなり、第一チップ２２０を貼着しない。各第二リードフレームのリード２９０は第三表面２９１と第四表面２９２とを有し、第一リードフレームのリード２１０と同様に接着剤２４０を介してリードパドル２３０に載置される。リードパドル２３０は、一つの載置面２３１と一つの露出面２３２とを有する。第一チップ２２０は、電気導通性を具する複数の第一シリコン貫通孔２２１を有し、この第一シリコン貫通孔２２１群はチップ積み上げの電気導通として使用される。リードパドル２３０の露出面２３２の周辺に一つのギャップ２３３が形成されることにより、露出面２３２は載置面２３１よりも面積が小さくなり、かつ接着剤２４０が露出面２３２まで溢れて汚染することによって外に漏れたり、モールド樹脂が溢れたりすることを回避している。再び図９に示すように、第一リードフレームのリード２１０群をリードパドル２３０に貼着させるため、接着剤２４０を介して、リードパドル２３０の載置面２３１と第一リードフレームのリード２１０群の第二表面２１２とを貼着し、接着剤２４０は更に第一リードフレームのリード２１０群の側面２１３を覆う。本実施形態において、更に接着剤２４０を用いてリードパドル２３０と第二リードフレームのリード２９０群の第四表面２９２とを貼着する。このようにすると、第二リードフレームのリード２９０群は、リードパドル２３０と貼着することができる。また、封止体２５０は、第一チップ２２０、接着剤２４０、第一リードフレームのリード２１０群の部分、第二リードフレームのリード２９０群の部分、及び、リードパドル２３０の部分を密封し、リードパドル２３０の露出面２３２を露出させて放熱効果を増大させる。 (Second Embodiment)
As shown in FIG. 8, the lead- supporting semiconductor package 200 according to the second embodiment of the present invention mainly includes a plurality of leads 210 of a first lead frame, one first chip 220, one lead paddle 230, an adhesive. 240 and one sealing body 250. Here, the main constituent members are substantially the same as the members described in the first embodiment. 8 and 9, the lead 210 of each first lead frame has a first surface 211, a second surface 212 opposite to the first surface 211, and a first surface as shown in FIG. A plurality of side surfaces 213 between the second surface 212 and the second surface 212; The first chip 220 is attached to the first surface 211 of the leads 210 of the first lead frame using one die attaching layer 280. The die attaching layer 280 further covers the side surface 213 of the lead 210 group of the first lead frame to partially increase the bonding area of the die attaching layer 280, and the die attaching layer 280 and the first lead frame lead 210 group and the first lead frame group 280 The adhesive force with the chip 220 is also enhanced. In the present embodiment, the semiconductor package 200 further includes a plurality of leads 290 of the second lead frame, and the leads 290 of the second lead frame are shorter in length than the leads 210 of the first lead frame. One chip 220 is not attached. Each lead 290 of each second lead frame has a third surface 291 and a fourth surface 292 and is placed on the lead paddle 230 via an adhesive 240 in the same manner as the lead 210 of the first lead frame. The lead paddle 230 has one mounting surface 231 and one exposed surface 232. The first chip 220 has a plurality of first silicon through holes 221 having electrical conductivity, and the first silicon through holes 221 are used as chip stacked electrical conduction. By forming one gap 233 around the exposed surface 232 of the lead paddle 230, the exposed surface 232 has a smaller area than the mounting surface 231, and the adhesive 240 overflows to the exposed surface 232 and is contaminated. This prevents leakage to the outside and overflow of mold resin. As shown in FIG. 9 again, in order to attach the leads 210 of the first lead frame to the lead paddle 230, the mounting surface 231 of the lead paddle 230 and the leads 210 of the first lead frame are bonded via an adhesive 240. The second surface 212 is adhered, and the adhesive 240 further covers the side surface 213 of the lead 210 group of the first lead frame. In the present embodiment, the lead paddle 230 and the fourth surface 292 of the lead 290 group of the second lead frame are further adhered using an adhesive 240. In this way, the leads 290 of the second lead frame can be attached to the lead paddle 230. The sealing body 250 seals the first chip 220, the adhesive 240, the lead 210 group portion of the first lead frame, the lead 290 group portion of the second lead frame, and the lead paddle 230 portion, The exposed surface 232 of the lead paddle 230 is exposed to increase the heat dissipation effect.

上述のように、封止体２５０の形成作業過程において、リードパドル２３０の取り付け関係により、第一チップ２２０と第二チップ２６０とに対する有効なリード支持力が提供できるので、第一リードフレームのリード２１０群、第二リードフレームのリード２９０群、及び、第一チップ２２０はモールド流れの圧迫を受けてもズレや傾斜などの現象が発生しないようになる。   As described above, in the process of forming the sealing body 250, the lead paddle 230 can be attached to provide an effective lead supporting force for the first chip 220 and the second chip 260, so that the lead of the first lead frame can be provided. The 210 group, the lead 290 group of the second lead frame, and the first chip 220 do not generate phenomena such as displacement and inclination even when the mold flow is compressed.

本実施形態において、第一チップ２２０の上に少なくとも一つの第二チップ２６０を積み上げ、この第二チップ２６０は第一リードフレームのリード２１０群から相対的に遠ざかる。半導体パッケージ２００は、更に第二チップ２６０を第一リードフレームのリード２１０群及び第二リードフレームのリード２９０群にそれぞれ電気接続する複数の第一ボンディングワイヤ２７１と複数の第二ボンディングワイヤ２７２とを備える。また、図８に示すように、第二チップ２６０は電気導通性を具する複数の第二シリコン貫通孔２６１を有し、この第二シリコン貫通孔２６１群は第一シリコン貫通孔２２１群と縦方向に貫通することより、第一チップ２２０と電気導通するように利用され、更に第一ボンディングワイヤ２７１群と第二ボンディングワイヤ２７２群と電気接続することもできる。
以上、本発明をその好適な実施形態に基づいて説明したが、本発明の保護範囲は特許申請範囲で限定されて、この保護範囲を基準にして、本発明の精神と範囲内に触れるどんな変更や修正も本発明の保護範囲に属する。 In this embodiment, at least one second chip 260 is stacked on the first chip 220, and the second chip 260 is relatively distant from the group of leads 210 of the first lead frame. The semiconductor package 200 further includes a plurality of first bonding wires 271 and a plurality of second bonding wires 272 that electrically connect the second chip 260 to the leads 210 of the first lead frame and the leads 290 of the second lead frame, respectively. Prepare. Further, as shown in FIG. 8, the second chip 260 has a plurality of second silicon through holes 261 having electrical conductivity, and this second silicon through hole 261 group is vertically aligned with the first silicon through hole 221 group. By penetrating in the direction, it is used so as to be electrically connected to the first chip 220, and can be further electrically connected to the first bonding wire 271 group and the second bonding wire 272 group.
Although the present invention has been described based on the preferred embodiments thereof, the scope of protection of the present invention is limited by the scope of patent application, and any modification that comes within the spirit and scope of the present invention based on this scope of protection. And modifications also belong to the protection scope of the present invention.

本発明の第１実施形態によるリード支持型半導体パッケージの断面を示す模式図である。1 is a schematic view showing a cross section of a lead- supporting semiconductor package according to a first embodiment of the present invention. 本発明の第１実施形態によるリード支持型半導体パッケージを示す平面図である。1 is a plan view showing a lead support type semiconductor package according to a first embodiment of the present invention; 本発明の第１実施形態によるリード支持型半導体パッケージの部分断面を示す模式図である。It is a schematic diagram showing a partial cross section of the lead- supporting semiconductor package according to the first embodiment of the present invention. 本発明の第１実施形態によるリード支持型半導体パッケージを示す平面図である。1 is a plan view showing a lead support type semiconductor package according to a first embodiment of the present invention; 本発明の第１実施形態によるリード支持型半導体パッケージを示す平面図である。1 is a plan view showing a lead support type semiconductor package according to a first embodiment of the present invention; 本発明の第１実施形態によるリード支持型半導体パッケージを示す平面図である。1 is a plan view showing a lead support type semiconductor package according to a first embodiment of the present invention; 本発明の第１実施形態によるリード支持型半導体パッケージを示す平面図である。1 is a plan view showing a lead support type semiconductor package according to a first embodiment of the present invention; 本発明の第２実施形態によるリード支持型半導体パッケージの断面を示す模式図である。It is a schematic diagram which shows the cross section of the lead support type semiconductor package by 2nd Embodiment of this invention. 本発明の第２実施形態によるリード支持型半導体パッケージの部分断面を示す模式図である。It is a schematic diagram which shows the partial cross section of the lead support type semiconductor package by 2nd Embodiment of this invention.

符号の説明Explanation of symbols

１００：半導体パッケージ、１１０：リードフレームのリード、１１１：第一表面、１１２：第二表面、１１３：側面、１２０：第一チップ、１２１：第一シリコン貫通孔、１３０：リードパドル、１３１：載置面、１３２：露出面、１３３：ギャップ、１３４：標記、１３０Ａ：リードパドル、１３２Ａ：露出面、１３３Ａ：ギャップ、１３０Ｂ：リードパドル、１３２Ｂ：露出面、１３３Ｂ：ギャップ、１３０Ｃ：リードパドル、１３２Ｃ：露出面、１３３Ｃ：ギャップ、１３０Ｄ：リードパドル、１３２Ｄ：露出面、１３３Ｄ：ギャップ、１４０：接着剤、１５０：封止体、１６０：第二チップ、１６１：第二シリコン貫通孔、１７０：ボンディングワイヤ、１８０：ダイアタッチング層、２００：半導体パッケージ、２１０：第一リードフレームのリード、２１１：第一表面、２１２：第二表面、２１３：側面、２２０：第一チップ、２２１：第一シリコン貫通孔、２３０：リードパドル、２３１：載置面、２３２：露出面、２３３：ギャップ、２４０：接着剤、２５０：封止体、２６０：第二チップ、２６１：第二シリコン貫通孔、２７１：第一ボンディングワイヤ、２７２：第二ボンディングワイヤ、２８０：ダイアタッチング層、２９０：第二リードフレームのリード、２９１：第三表面、２９２：第四表面   100: Semiconductor package, 110: Lead frame lead, 111: First surface, 112: Second surface, 113: Side surface, 120: First chip, 121: First silicon through hole, 130: Lead paddle, 131: Mount Placement surface, 132: exposed surface, 133: gap, 134: mark, 130A: lead paddle, 132A: exposed surface, 133A: gap, 130B: lead paddle, 132B: exposed surface, 133B: gap, 130C: lead paddle, 132C : Exposed surface, 133C: gap, 130D: lead paddle, 132D: exposed surface, 133D: gap, 140: adhesive, 150: sealing body, 160: second chip, 161: second silicon through hole, 170: bonding Wire: 180: Die attaching layer, 200: Semiconductor package, 210: First Lead: 211: first surface, 212: second surface, 213: side surface, 220: first chip, 221: first silicon through hole, 230: lead paddle, 231: mounting surface, 232: exposed surface 233: gap, 240: adhesive, 250: sealing body, 260: second chip, 261: second silicon through hole, 271: first bonding wire, 272: second bonding wire, 280: die attaching layer, 290: Lead of the second lead frame, 291: Third surface, 292: Fourth surface

Claims (12)

第一表面、前記第一表面と反対する第二表面、及び、前記第一表面と前記第二表面との間にある複数の側面を有する複数のリードフレームのリードと、
前記リードフレームのリード群の前記第一表面にダイアタッチ剤を介して貼着される一つの第一チップと、
一つの載置面と一つの露出面とを有し、前記露出面の周縁部に一つのギャップが形成され、前記露出面は前記載置面よりも面積が小さい一つのリード支持部材と、
前記リード支持部材を前記リードフレームのリード群に結合させるため、前記リード支持部材の前記載置面と前記リードフレームのリード群の前記第二表面とを貼着し、更に前記リードフレームのリード群の前記側面を覆い、前記ダイアタッチ剤と接合する接着剤と、
前記第一チップ、前記接着剤、前記リードフレームのリード群の部分、及び、前記リード支持部材の部分を密封し、前記接着剤を完全に覆い、前記リード支持部材の前記露出面を露出させる一つの封止体と、
を備えるリード支持型半導体パッケージ。 A plurality of leadframe leads having a first surface, a second surface opposite the first surface, and a plurality of side surfaces between the first surface and the second surface;
One first chip adhered to the first surface of the lead group of the lead frame via a die attach agent ;
Possess a single mounting surface and one of the exposed surfaces, one gap is formed in the peripheral edge portion of the exposed surface, and one of the lead support members having a smaller area than the exposed surfaces said mounting face,
Wherein for the lead support member is attached to the lead group of the lead frame, the stuck and the second surface of the lead group of the placement surface the lead frame of the lead support member, further lead group of the lead frame not covering the sides of the adhesive to be bonded to the die attach adhesive,
The first chip, the adhesive, portions of the lead group of the lead frame, and sealing the portion of the lead support member completely covers the adhesive, one exposing the exposed surface of the lead support member One sealing body,
Lead-supporting semi-conductor package having a. 前記封止体を前記ギャップに十分に充填することを特徴とする請求項１に記載のリード支持型半導体パッケージ。 Lead-supporting semi-conductor package according to claim 1, characterized in that to fully fill the sealing body in the gap. 前記ギャップは、連続環状であることを特徴とする請求項２に記載のリード支持型半導体パッケージ。 The gap, the lead support type semiconductors package according to claim 2, characterized in that a continuous annular. 更に前記第一チップを前記リードフレームのリード群に電気接続する複数の第一ボンディングワイヤを有することを特徴とする請求項１に記載のリード支持型半導体パッケージ。 Furthermore the lead support type semiconductors package according to claim 1, said first chip and having a plurality of first bonding wire electrically connected to the lead group of the lead frame. 前記接着剤は、前記第一ボンディングワイヤ群を密封することを特徴とする請求項４に記載のリード支持型半導体パッケージ。 The adhesive lead-supported semi-conductor package according to claim 4, characterized in that sealing the first bonding wire group. 前記接着剤は、応力緩和特性を具する絶縁樹脂を有することを特徴とする請求項１または５に記載のリード支持型半導体パッケージ。 The adhesive lead-supported semi-conductor package according to claim 1 or 5, characterized in that it has a Gusuru insulating resin stress relaxation characteristics. 前記第一チップは電気導通性を具する複数の第一シリコン貫通孔を有し、前記第一シリコン貫通孔群は前記リードフレームのリード群と電気接続することを特徴とする請求項１に記載のリード支持型半導体パッケージ。 The first chip has a plurality of first silicon through holes having electrical conductivity, and the first silicon through hole group is electrically connected to a lead group of the lead frame. lead-supporting semi conductor package. 更に少なくとも一つの第二チップを有し、前記第二チップは前記第一チップの上に積み上げられ、前記リードフレームのリード群から相対的に遠ざかることを特徴とする請求項１に記載のリード支持型半導体パッケージ。 2. The lead support according to claim 1, further comprising at least one second chip, wherein the second chip is stacked on the first chip and relatively away from the lead group of the lead frame. 3. type semiconductors package. 前記第二チップは、電気導通性を具する複数の第二シリコン貫通孔を有することを特徴とする請求項８に記載のリード支持型半導体パッケージ。 The second chip, the lead support type semiconductors package according to claim 8, characterized in that it comprises a plurality of second silicon through hole Gusuru electrical conductivity. 更に前記第二チップを前記リードフレームのリード群に電気接続する複数の第二ボンディングワイヤを有することを特徴とする請求項８に記載のリード支持型半導体パッケージ。 Furthermore the lead support type semiconductors package according to claim 8, said second chip and having a plurality of second bonding wires electrically connected to the lead group of the lead frame. 前記リードフレームのリード群のうち、向かい合う前記リードの前記封止体に密封されている部分の長さが異なることを特徴とする請求項１から１０のいずれか一項に記載のリード支持型半導体パッケージ。  11. The lead supporting semiconductor according to claim 1, wherein lengths of portions of the lead group of the lead frame sealed by the sealing body of the leads facing each other are different. package. 前記リード支持部材の前記露出面には、当該チップの情報が記されていることを特徴とする請求項１から１１のいずれか一項に記載のリード支持型半導体パッケージ。  12. The lead support type semiconductor package according to claim 1, wherein information on the chip is written on the exposed surface of the lead support member.
JP2008116053A 2008-04-25 2008-04-25 Lead supported semiconductor package Expired - Fee Related JP4995764B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008116053A JP4995764B2 (en) 2008-04-25 2008-04-25 Lead supported semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008116053A JP4995764B2 (en) 2008-04-25 2008-04-25 Lead supported semiconductor package

Publications (2)

Publication Number Publication Date
JP2009267154A JP2009267154A (en) 2009-11-12
JP4995764B2 true JP4995764B2 (en) 2012-08-08

Family

ID=41392615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008116053A Expired - Fee Related JP4995764B2 (en) 2008-04-25 2008-04-25 Lead supported semiconductor package

Country Status (1)

Country Link
JP (1) JP4995764B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020087253A1 (en) * 2018-10-30 2020-05-07 Yangtze Memory Technologies Co., Ltd. Ic package

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334091A (en) * 1993-05-25 1994-12-02 Seiko Epson Corp Semiconductor device
JP3137518B2 (en) * 1993-10-29 2001-02-26 株式会社巴川製紙所 Liquid adhesive for electronic parts and method of forming insulating adhesive layer using the same
JP3362530B2 (en) * 1993-12-16 2003-01-07 セイコーエプソン株式会社 Resin-sealed semiconductor device and method of manufacturing the same
JPH07211851A (en) * 1994-01-18 1995-08-11 Sumitomo Special Metals Co Ltd Lead frame
KR0159986B1 (en) * 1995-09-04 1998-12-01 아남산업주식회사 Manufacture for heat sink having semiconductor and the manufacture
JPH10163400A (en) * 1996-11-28 1998-06-19 Nitto Denko Corp Semiconductor device and two-layer lead frame used for it
KR100214549B1 (en) * 1996-12-30 1999-08-02 구본준 Buttom lead package
KR100259080B1 (en) * 1998-02-11 2000-06-15 김영환 Lead frame having heat spread and semiconductor package with such lead frame
JP2000106415A (en) * 1998-09-28 2000-04-11 Fujitsu Ltd Semiconductor device
JP2005011906A (en) * 2003-06-17 2005-01-13 Matsushita Electric Ind Co Ltd Lead frame and its manufacturing method, and semiconductor device
JP4534096B2 (en) * 2007-04-12 2010-09-01 ローム株式会社 Semiconductor chip, manufacturing method thereof, and semiconductor device

Also Published As

Publication number Publication date
JP2009267154A (en) 2009-11-12

Similar Documents

Publication Publication Date Title
US9087924B2 (en) Semiconductor device with resin mold
TW502406B (en) Ultra-thin package having stacked die
JP2010118554A (en) Semiconductor device and method of manufacturing the same
US7564123B1 (en) Semiconductor package with fastened leads
JPH09260550A (en) Semiconductor device
JP2008263210A (en) Power semiconductor package
JP2008124176A (en) Power semiconductor device
TWI292213B (en)
JP2000031343A (en) Semiconductor device
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JP2007281201A (en) Semiconductor device
WO2013150890A1 (en) Semiconductor device
JP4995764B2 (en) Lead supported semiconductor package
US7816773B2 (en) Package structure and manufacturing method thereof
JP4647673B2 (en) Heat dissipation type multi-hole semiconductor package
EP2545584B1 (en) Package having spaced apart heat sink
JP7439521B2 (en) Semiconductor module and semiconductor module manufacturing method
JP2010103380A (en) Semiconductor device
JP2009016738A (en) Semiconductor apparatus
TWI355732B (en) Lead-on-paddle semiconductor package
TWI231982B (en) Semiconductor package with runners on heat slug
JP2007201251A (en) Semiconductor package, and manufacturing method thereof
JPH0831986A (en) Semiconductor device having heatsink
TW569410B (en) Window-type ball grid array semiconductor package
TWI240396B (en) Thermal enhanced chip package with wire bonding

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120404

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120510

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees