JP4989139B2 - Infrared detector - Google Patents
Infrared detector Download PDFInfo
- Publication number
- JP4989139B2 JP4989139B2 JP2006194746A JP2006194746A JP4989139B2 JP 4989139 B2 JP4989139 B2 JP 4989139B2 JP 2006194746 A JP2006194746 A JP 2006194746A JP 2006194746 A JP2006194746 A JP 2006194746A JP 4989139 B2 JP4989139 B2 JP 4989139B2
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- circuit
- resin
- circuit block
- infrared detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Description
本発明は人体等から放射される赤外線を赤外線検出素子で検出するようにした赤外線検出器に関するものである。 The present invention relates to an infrared detector in which infrared rays emitted from a human body or the like are detected by an infrared detection element.
一般に、人体を赤外線の変化量で検出する赤外線検出素子には、焦電素子と呼ばれるものが多く使用されている。このような焦電素子を用いた赤外線検出器は、防犯用の進入検知の他、照明などの負荷制御用として使われている。この赤外線検出器としては例えば図12に示すように人体の動作により発生した赤外線を、レンズ100により焦電素子Xの受光部に集光させ、赤外線の変化に応じて発生する焦電素子Xの分極による信号を電流電圧変換回路101で電圧信号に変換した後、バンドパスアンプ102で所定の周波数帯域を選択的に増幅し、予め閾値を設定しているウィンドコンパレータ103から”H”,”L”レベルの検出信号を出力するタイプのものがあり、このウィンドコンパレータ103から出力される検出信号が負荷制御に用いられるのである。
In general, a so-called pyroelectric element is often used as an infrared detecting element for detecting a human body by the amount of change in infrared rays. Infrared detectors using such pyroelectric elements are used for load control such as lighting in addition to detection of security entry. As this infrared detector, for example, as shown in FIG. 12, the infrared rays generated by the movement of the human body are condensed on the light receiving portion of the pyroelectric element X by the
ところで、従来の赤外線検出器には図13(a)に示すように焦電素子Xの両端部を回路基板104上に設けた電子回路素子からなる凸状支持部105、105間に橋渡すように固定して回路基板104から焦電素子Xを浮かして焦電素子Xの受光面と背方の回路基板104との間に熱絶縁用の空間Yを設け、焦電素子Xが赤外線を受光したときに赤外線のエネルギが逃げないようにし、焦電素子Xの感度を高めているものがある。そして焦電素子Xの電荷は非常に微小なため、非常に大きな増幅をしなければならず、その影響で、焦電素子Xの出力にわずかでもノイズが入ると、後段のバンドパスアンプ102でノイズも増幅され、本来の信号とノイズとの区別が困難となる。そこで図13(a)に示すように金属製のキャップ(CAN)106と、ステム107からなる容器の中に焦電素子X及び回路基板104を封止してシールドを図ったパッケージ構造によって、外来ノイズを遮断している(例えば特許文献1)。尚図13(a)中108は出力端子、109はキャップ106の赤外線通過窓で、この赤外線通過窓109には所定の周波数域の赤外線のみを通過させるバンドパス型の光学フィルタ110が装着されている。
By the way, in the conventional infrared detector, as shown in FIG. 13A, both ends of the pyroelectric element X are bridged between the
ところで、特許文献1に開示されているパッケージ構造の赤外線検出器は、内部にインピーダンス変換回路のみであるため、図13(b)のような構成をとっており、プリント板111上に図13(b)に示すキャップ106とステム107からなる容器内に焦電素子Xを収納した赤外線検出器のほか、レンズ112、更にコンデンサや抵抗、ICのチップなどの外付け電子回路素子113が実装され、上述の光学フィルタやウィンドウコンパレータ、更にはタイマ、出力アンプが付加されて用いられるのが一般的である。
By the way, since the infrared detector having the package structure disclosed in
一方、図14(a)〜(c)に示すように樹脂成型品で製作される3次元回路ブロック(MID基板)200に、焦電素子Xとバンドパスアンプやとウィンドウコンパレータを構成する電子回路素子201を実装し、キャップ106とステム107からなる容器内に収納して封止することにより、小型化を図った赤外線検出器が提供されている(例えば特許文献2)。この赤外線検出器に用いる3次元回路ブロック200は、表立面と裏立面とを形成した縦方向に起立する縦長のブロックとなっており、立面には電子回路素子201を実装し、上部には焦電素子Xの熱絶縁をとるための空間を作る凹部202を一体形成し、凹部202の両端間に焦電素子Xを橋渡ししてある。
上述の特許文献1に開示されているような赤外線検出器の場合、焦電素子Xが赤外線を受けたときに赤外線エネルギが逃げないようにするために焦電素子Xの受光面を回路基板104より浮かす支持部105を設けているが、この支持部105が回路基板104とは別部品であるため、別途部品実装工程が必要となりコストアップの要因となっていた。また別部品として支持部105を設ける場合、取り付け誤差により支持部105の高さが変わり、焦電素子Xの熱絶縁の効果にばらつきが発生するなどの問題があった。また特許文献1の赤外線検出器の場合、図12のような外付け回路部が必要で、そのため電子回路部品113を大きなプリント基板111に実装する構成であるため回路規模が非常に大きくなるという問題があり、昨今の小型化・薄型化の要請には答えられないという問題があり、また回路部品が外付けになると電磁ノイズの影響を受けやすくなり、ノイズ環境が悪いところでは、誤動作の要因となっていた。これを防ぐために、外付け回路部に大きなシールド板を取り付けることが必要となるという問題もあった。
In the case of the infrared detector disclosed in the above-mentioned
一方特許文献2に開示されている赤外線検出器のように3次元回路ブロック200を用いたものは、特許文献1に開示されている赤外線検出器の問題点を或る程度解決できる。
On the other hand, the one using the three-
すなわち3次元回路ブロック200に直接焦電素子Xを浮かす凹部202を形成するためため、部品点数削減や低コスト化が可能となり、また電子回路素子201を金属製のキャップとステムからなる容器に収納するCANパッケージとすることで、小型化が可能となる上に、バンドパスアンプやウィンドコンパレータをIC化することで回路部を小型化することも可能である。また焦電素子Xとバンドパスアンプの入力部までの距離を短くすることができるため、プリント基板による外付け部品で増幅する方法より外来ノイズが入りにくくなり、ノイズに強い構成となる。更に焦電素子Xと回路部全体を金属製キャップとステムからなる容器内に収納してシールドすることにより、外来ノイズに非常に強い構成が実現できるという利点がある。
That is, since the
しかしながら、この特許文献2に開示されている赤外検出器では、3次元回路ブロック200が縦長で起立して表立面と裏立面とを形成した回路部に電子部品やICを実装しているため、パッケージが縦長になるのは避けられない。
However, in the infrared detector disclosed in
そのため、この特許文献2に開示されている赤外線検出器を取り付ける機器の厚みに制限が発生し薄型化が困難になるなど、更なる小型化、薄型化の要請には応えられなかった。また3次元回路ブロック200を小型化して全体の大きさを小さくしようとした場合、更に以下の2つの問題が発生する。
For this reason, the thickness of a device to which the infrared detector disclosed in
まずその1つ目は、実装スペースの不足の問題がある。つまり上述の3次元回路ブロック200では、従長で起立して表立面と裏立面とを形成した部分を回路スペースとしてとることができるが、3次元回路ブロック200を単純に小型化すると、回路部品を実装するスペースが確保できなくなり、小型化が実現できない点である。
First, there is a problem of lack of mounting space. That is, in the above-described three-
2つ目は、焦電素子Xの出力と増幅された後段出力の距離が近くなることに起因する問題である。つまり焦電素子Xの電荷の変化は非常に微弱なため、後段の回路では、フェムトアンペアレベルの電流変化を数百ミリボルトレベルに増幅している。そのため、最終段出力農地の僅かな信号でも焦電素子Xに影響を及ぼさないように、焦電素子Xと最終段出力と十分離すことが必要である。しかしこの距離が1mm程度になると、焦電素子Xと最終出力段との容量結合により、発振現象や周波数特性の劣化などの現象が発生するという問題が生じる。 The second problem is due to the fact that the distance between the output of the pyroelectric element X and the amplified subsequent stage output is close. That is, since the change in the electric charge of the pyroelectric element X is very weak, the subsequent circuit amplifies the femtoampere level current change to several hundred millivolt level. For this reason, it is necessary to sufficiently separate the pyroelectric element X from the final stage output so that even a small signal of the final stage output farmland does not affect the pyroelectric element X. However, when the distance is about 1 mm, there arises a problem that a phenomenon such as an oscillation phenomenon or a deterioration in frequency characteristics occurs due to capacitive coupling between the pyroelectric element X and the final output stage.
また、同様の問題は、焦電素子と電源端子との間でも生じる。すなわち、電源端子においては、供給される電圧の他に、商用電源からの重畳ノイズや携帯電話からの輻射ノイズなどの外来(外乱)ノイズも乗ってくる。従って、焦電素子と電源端子とが近接すると、焦電素子と電源端子との容量結合による問題が生じる可能性がある。 The same problem occurs between the pyroelectric element and the power supply terminal. That is, at the power supply terminal, in addition to the supplied voltage, external (disturbance) noise such as superimposed noise from the commercial power supply and radiation noise from the mobile phone also rides. Accordingly, when the pyroelectric element and the power supply terminal are close to each other, there may be a problem due to capacitive coupling between the pyroelectric element and the power supply terminal.
本発明は、上述の点に鑑みて為されたものであって、その目的とするところは赤外線検出素子の熱絶縁のための空間部が簡単に形成でき、薄型で且つ小型でローコストな赤外線検出器を提供することにある。 The present invention has been made in view of the above-described points, and its object is to easily form a space for thermal insulation of an infrared detection element, which is thin, small and low-cost infrared detection. Is to provide a vessel.
上述の目的を達成するために、請求項1の発明では、赤外線検出素子、電子部品、ICを実装した回路ブロックをパッケージ用容器内部に収容する赤外線検出器であって、前記回路ブロックは、樹脂層上面に凹凸形状部を一体に形成して凸部位で前記赤外線検出素子の両側を夫々支持する支持受け部を、凹部位で前記赤外線検出素子の下方に熱絶縁層用の空間部を夫々構成し、回路部を構成する配線パターンが形成された第1の基板に実装されたICや電子部品のような電子回路素子を前記凹凸形状部の下方の前記樹脂層内に一体埋設し、前記樹脂層は、上面に前記凹凸形状部を形成した第1の樹脂層と、前記電子回路素子を一体埋設した第2の樹脂層とからなり、前記第1,第2の樹脂層間に特定電位若しくはグランド電位をもつシールド層を設け、前記シールド層は、熱硬化性樹脂からなる第2の基板に形成されていることを特徴とする。
In order to achieve the above object, the invention of
請求項1の発明によれば、回路ブロックと赤外線検出素子の熱絶縁層を形成する空間部を第1の樹脂層で簡単に一体形成することができ、またICや電子部品等の電子回路構成素子を第2の樹脂層に一体成形によって埋設することで、立設方向の小型化の障害となっていた電子回路素子を実装するためのスペース(実装面積)の確保が可能となり、ローコストで大幅な薄型で且つ小型化が図れ、しかも電子回路素子を実装する第1の基板として、微細なファインピッチの回路を一般の回路基板の形成方法で形成できるプリント基板や薄い銅箔を使用した基板を用いることができ、その上樹脂層及び基板を含めた回路ブロックをプレスによって容易に製造可能な多層基板構造とすることができる。また、第1の樹脂層の上面の支持受け部により支持されて実装される赤外線検出素子と、シールド層を挟んで下部の回路部とは電気的に容量結合しない構造をとることができ、非常に高感度で安定した出力を得ることができる。さらに、シールド層が熱硬化性樹脂からなる第2の基板に形成されるため、第1,第2の樹脂層に一体化して配設することができる。
請求項2の発明では、赤外線検出素子、電子部品、ICを実装した回路ブロックをパッケージ用容器内部に収容する赤外線検出器であって、前記回路ブロックは、樹脂層上面に凹凸形状部を一体に形成して凸部位で前記赤外線検出素子の両側を夫々支持する支持受け部を、凹部位で前記赤外線検出素子の下方に熱絶縁層用の空間部を夫々構成し、回路部を構成する配線パターンが形成された第1の基板に実装されたICや電子部品のような電子回路素子を前記凹凸形状部の下方の前記樹脂層内に一体埋設し、前記樹脂層は、上面に前記凹凸形状部を形成した第1の樹脂層と、前記電子回路素子を一体埋設した第2の樹脂層とからなり、前記第1,第2の樹脂層間に特定電位若しくはグランド電位をもつシールド層を設け、前記シールド層は、前記第2の樹脂層の上面に形成した銅箔の層により形成され、前記銅箔の層は、前記第2の樹脂層に前記電子回路素子を内蔵させるように加熱プレスによって前記第1の基板を一体化する際に、前記第2の樹脂層上に一体化されたもので、前記第1の樹脂層を加熱プレスによって前記第2の樹脂層上に一体化して前記回路ブロックを形成する際に、前記第1の樹脂層と前記第2の樹脂層との間に介在することを特徴とする。
請求項2の発明によれば、回路ブロックと赤外線検出素子の熱絶縁層を形成する空間部を第1の樹脂層で簡単に一体形成することができ、またICや電子部品等の電子回路構成素子を第2の樹脂層に一体成形によって埋設することで、立設方向の小型化の障害となっていた電子回路素子を実装するためのスペース(実装面積)の確保が可能となり、ローコストで大幅な薄型で且つ小型化が図れ、しかも電子回路素子を実装する第1の基板として、微細なファインピッチの回路を一般の回路基板の形成方法で形成できるプリント基板や薄い銅箔を使用した基板を用いることができ、その上樹脂層及び基板を含めた回路ブロックをプレスによって容易に製造可能な多層基板構造とすることができる。また、第1の樹脂層の上面の支持受け部により支持されて実装される赤外線検出素子と、シールド層を挟んで下部の回路部とは電気的に容量結合しない構造をとることができ、非常に高感度で安定した出力を得ることができる。さらに、シールド層を銅箔で構成することで、その厚みを極薄とすることができ、そのため回路ブロックの薄型化が図れる。また、加熱プレスで回路ブロックの第1,第2の樹脂層を一体形成する際に、シールド層の銅箔の層を第1の樹脂層と第2の樹脂層との間に介在させることができ、回路ブロックの形成のための工数の削減が図れ、低コスト化が図れる。
According to the first aspect of the present invention, the space for forming the heat insulating layer of the circuit block and the infrared detecting element can be easily formed integrally with the first resin layer, and the electronic circuit configuration such as an IC or an electronic component can be formed. By embedding the element in the second resin layer by integral molding, it becomes possible to secure a space (mounting area) for mounting the electronic circuit element that has been an obstacle to downsizing in the standing direction, greatly reducing the cost As a first substrate on which an electronic circuit element is mounted, a printed board that can form a fine fine pitch circuit by a general circuit board forming method or a board that uses a thin copper foil can be used. The circuit block including the resin layer and the substrate thereon can be formed into a multilayer substrate structure that can be easily manufactured by pressing. In addition, the infrared detection element supported and mounted by the support receiving portion on the upper surface of the first resin layer and the lower circuit portion with the shield layer interposed therebetween can be structured to be not electrically capacitively coupled. Highly sensitive and stable output can be obtained. Furthermore, since the shield layer is formed on the second substrate made of the thermosetting resin, it can be integrated with the first and second resin layers.
According to a second aspect of the present invention, there is provided an infrared detector for accommodating a circuit block on which an infrared detection element, an electronic component, and an IC are mounted in a package container, wherein the circuit block has an uneven portion integrally formed on an upper surface of a resin layer. A wiring pattern that forms a circuit part by forming a support receiving part that forms and supports both sides of the infrared detection element at a convex part, and a space part for a thermal insulation layer below the infrared detection element at a concave part. An electronic circuit element such as an IC or an electronic component mounted on the first substrate on which is formed is integrally embedded in the resin layer below the concavo-convex portion, and the resin layer has the concavo-convex portion on the upper surface. And a second resin layer in which the electronic circuit element is integrally embedded, and a shield layer having a specific potential or a ground potential is provided between the first and second resin layers, The shield layer The copper foil layer is formed on the upper surface of the second resin layer, and the copper foil layer is heated by pressing the first substrate so as to incorporate the electronic circuit element in the second resin layer. Is integrated on the second resin layer, and the circuit block is formed by integrating the first resin layer on the second resin layer by a heat press. Further, the first resin layer is interposed between the second resin layer and the second resin layer.
According to invention of
請求項3の発明では、請求項1の発明において、前記樹脂層が無機フィラーを混合した熱硬化性を硬化させた樹脂層であることを特徴とする。
The invention of
請求項3の発明によれば流動性の良い熱硬化性樹脂を用いることで、一体埋設する電子回路素子周りへ充填性が良く、また湿度などに対する吸水性が低い性質がある熱硬化性樹脂の樹脂層内に電子回路素子を一体埋設するため、該電子回路素子への湿度の影響を低減でき、更に無機フィラーを充填しているため樹脂層の線膨張率が小さく、凹凸形状部の機械的特性が安定する。
According to the invention of
請求項4の発明では、請求項1又は3の発明において、前記第2の基板は、前記第1の樹脂層と、前記第2の樹脂層と、該第2の樹脂層に内蔵される前記電子回路素子を実装した前記第1の基板とを加熱プレスして前記回路ブロックを形成する際に、前記第1、2の樹脂層の間に配置されて前記加熱プレスによって第1,2の樹脂層と一体化されていることを特徴とする。 According to a fourth aspect of the present invention, in the first or third aspect of the invention, the second substrate is incorporated in the first resin layer, the second resin layer, and the second resin layer. When forming the circuit block by heating and pressing the first substrate on which the electronic circuit element is mounted, the first and second resins are disposed between the first and second resin layers and are heated by the heating press. It is integrated with the layer.
請求項4の発明によれば、加熱プレスで回路ブロックの第1,第2の樹脂層を一体形成する際に、シールド層の第2の基板も同時に形成することができ、そのため工程数が減って、低コスト化が図れる。
According to the invention of
請求項5の発明では、請求項1乃至4の何れか1項の発明において、前記赤外線検出素子、前記シールド層、前記第2の樹脂層に一体埋設している電子回路素子を接続している回路パターンを第1,第2の樹脂層を貫通する貫通孔からなるスルーホールで接合していることを特徴とする。
In the invention 請
請求項5の発明によれば、工程が簡単で低コストな貫通孔からなるスルーホールにより層間の電気的接合が行える。
According to the invention of
請求項6の発明では、請求項1乃至5の何れか1項の発明において、前記樹脂層に一体埋設する電子回路素子がICだけであることを特徴とする。
The invention of
請求項6の発明によれば、ICとチップ状電子部品の実装する面を分けることが可能となり、そのためこれら電子回路素子の実装工程における課題対策が不必要となり、工程が簡単となる。またチップ状電子部品の厚みより非常に薄いICを一体埋設することで回路ブロック全体の厚みを薄くすることができる。 According to the sixth aspect of the present invention, it is possible to separate the mounting surfaces of the IC and the chip-shaped electronic component, so that it is not necessary to take countermeasures in the mounting process of these electronic circuit elements, and the process is simplified. Further, by embedding an IC that is much thinner than the thickness of the chip-shaped electronic component, the thickness of the entire circuit block can be reduced.
請求項7の発明では、請求項1乃至5の何れか1項の発明において、前記樹脂層に一体埋設する電子回路素子がチップ形状の電子部品だけであることを特徴とする。
The invention of
請求項7の発明によれば、請求項6の発明と同様に実装工程上の利点があるとともに、フリップチップ実装するICの接続に比べ半田で接続されて接続強度が高いチップ状電子部品を樹脂層に一体埋設するので、一体埋設時の応力を受けても実装部が剥がれ難く、また一体埋設をする際に不良が発生しでも、ICに比べてチップ状電子部品のコストが安いので、ロス費が削減できる。
According to the invention of
請求項8の発明では、請求項1乃至7の何れか1項の発明において、前記容器は、器台と該器台上に被着されるキャップとで構成され、前記器台の上面にスペーサを介して前記回路ブロックを搭載するとともに、該回路ブロックの下面に形成したランドと、前記器台の上面に突出させた端子ピンの上端とを電気的に接合していることを特徴とする。 According to an eighth aspect of the present invention, in the invention according to any one of the first to seventh aspects, the container is composed of a device base and a cap deposited on the device base, and a spacer is provided on the upper surface of the device base. In addition, the circuit block is mounted via the lands, and lands formed on the lower surface of the circuit block are electrically joined to the upper ends of the terminal pins protruding from the upper surface of the instrument base.
請求項8の発明によれば、回路ブロックを簡単な構成で器台の接続ピンに接合できる。
According to invention of
請求項9の発明では、請求項8の発明において、前記スペーサは、前記端子ピンと前記回路ブロックとの接合部位との間に位置する前記端子ピン部位を上下方向に通すための挿通部を前記スペーサの外周面に開口させて設けていることを特徴とする。 According to a ninth aspect of the present invention, in the eighth aspect of the present invention, the spacer includes an insertion portion for passing the terminal pin portion positioned between the terminal pin and the joint portion of the circuit block in the vertical direction. It is characterized by being provided to be opened on the outer peripheral surface of the.
請求項9の発明によれば、スペーサの挿通部を通した接続ピンの上端を接合した状態を、挿通部の開口から目視することができ、そのためキャップを被せる前に目視検査を行って、製造工程の管理を可能とし、歩留まり向上などによるコスト低減が図れる。
According to the invention of
本発明は、回路ブロックと赤外線検出素子の熱絶縁層を形成する空間部を第1の樹脂層で簡単に一体形成することができ、またICや電子部品等の電子回路構成素子を第2の樹脂層に一体成形によって埋設することで、立設方向の小型化の障害となっていた電子回路素子を実装するためのスペース(実装面積)の確保が可能となり、ローコストで大幅な薄型で且つ小型化が図れ、しかも電子回路素子を実装する基板として、微細なファインピッチの回路を一般の回路基板の形成方法で形成できるプリント基板や、薄い銅箔を使用する基板を用いることができ、その上樹脂層及び基板を含めた回路ブロックをプレスによって容易に製造可能な多層基板構造とすることができる。 According to the present invention, the space for forming the heat insulating layer of the circuit block and the infrared detection element can be easily formed integrally with the first resin layer, and the electronic circuit components such as IC and electronic components can be formed in the second manner. By embedding in the resin layer by integral molding, it is possible to secure a space (mounting area) for mounting electronic circuit elements that has been an obstacle to downsizing in the standing direction, and at a low cost, it is significantly thin and compact As a substrate for mounting electronic circuit elements, a printed circuit board that can form a fine fine pitch circuit by a general circuit board forming method or a board that uses a thin copper foil can be used. A circuit block including the resin layer and the substrate can be formed into a multilayer substrate structure that can be easily manufactured by pressing.
以下本発明の赤外線検出器を実施形態により説明する。
(実施形態1)
本実施形態の赤外線検出器Aは、図1(a)、(b)に示すように円盤状の金属製の器台たるステム1と、金属製のキャップ2とからなるCANパッケージ用の容器内に赤外線検出素子たる焦電素子X等を実装した回路ブロック3を収納して構成されたものである。
Hereinafter, embodiments of the infrared detector of the present invention will be described.
(Embodiment 1)
The infrared detector A of the present embodiment is a container for a CAN package comprising a
ステム1は中央部を周辺部より一段上方へ突出させて回路ブロック3の搭載部1aを形成し、キャップ2は下部が開口し、天井部の中央には特定の周波数域の赤外線だけをキャップ8内に入射させるバンドパス型の光学フィルタ5を装着した矩形の赤外線通過窓4を開口しており、回路ブロック3を絶縁材からなるスペーサ6を介して搭載するステム1の搭載部1aの周辺の環状段部1b上にキャップ2の下端周縁に突出形成した鍔部2bを載せて固定することでキャップ2はステム1上に被着され、一体埋設する回路ブロック3を封止するとともに電磁シールドを行うようになっている。
The
回路ブロック3は、ガラスエポキシ等から形成された第1の基板である回路基板7と、この回路基板7上に配置形成される第2の樹脂層体8と、この樹脂層体8上に配置されるガラスエポキシ等から形成された第2の基板9と、この基板9上に配置形成される第1の樹脂層体10とからなる多層構造の基板ユニットから構成され、第1,第2の樹脂層体10,8は後述する工法を用いて基板7,9に一体的に積層されるように形成される。
The
樹脂層体10は図2(b)に示すように中央部に形成した長孔からなる凹部11と、この凹部11の周辺上面とで回路ブロック3の上部を凹凸形状部とするもので、凹部11は焦電素子Xの検知部を空中に浮かすことによって熱絶縁をとるための空間部を構成し、また凹部11の両側上面部位が焦電素子Xの両側を支える支持受け部を構成する。この支持受け部には焦電素子Xの両側の電極を接合するランド12、12を設けている。
As shown in FIG. 2 (b), the
尚樹脂層体10の上面に焦電素子Xの両側を支える凸状の支持受け部を形成して樹脂層体10の上面を凹凸形状とし、凸状の支持受け部間の空間部(凹部)により焦電素子Xの検知部を熱絶縁する空気層を形成しても良い。
In addition, the convex support receiving part which supports the both sides of the pyroelectric element X is formed in the upper surface of the
このような凹凸形状の凹部11で焦電素子Xの検知部(受光面)を下側の基板9との間に空間部を形成して熱絶縁のための空気層を確保し、それにより非常に感度の高い測定が可能になる。尚各ランド12は夫々に一端が接続されている各回路パターン13により樹脂層体10の上下面に貫通し、内面にスルーホールメッキを施したスルーホール14に電気的に接続されている。
A space portion is formed between the detecting portion (light receiving surface) of the pyroelectric element X and the
基板9は、焦電素子Xの出力と後段の増幅部(バンドパスアンプ)との容量結合などによる発振現象を防ぐための金属箔(例えば銅箔)により形成したシールド層15を図2(c)に示すようにガラスエポキシ基板の上面(又は下面若しくは両面)に形成している。尚後述するように銅箔や金属板層のみでシールド層15を形成しても勿論良い。また一般にシールド層の電位はグランド電位に設定されるが、何らかの特定の電位を保つものであれば、シールドの機能を果たすのでどちらでも構わない。また焦電素子Xの出力を増幅部(バンドパスアンプ)で余り大きく増幅しない場合は、容量結合などによる発振現象が起こりにくいため、このシールド層15が不要となり、図示例の場合には基板9を省略することができる。
The
最下層となる回路基板7は上面が図2(d)に示すようにバンドパスアンプやウィンドウコンパレータを構成するIC16を実装する面で、下面が図2(e)に示すようにチップ状電子部品17を実装する面となり、夫々の面にはこれら電子回路素子を接続することで赤外線検出器として必要な回路部を構成するための回路パターンを形成しており、チップ状電子部品17はリフロー半田により回路パターンに接続実装され、IC16はフリップチップにより回路パターンに実装されている。一般にフリップ実装のラインアンドスペースは100μm以下であり、ガラスエポキシ基板のファインピッチ加工を行う。この回路パターンは単に薄い銅箔により形成されても良い。この加工はリードフレームによる回路形成では困難である。
The
尚図1(c)は回路パターンを省略して図示している
さて上述のようにIC16とチップ状電子部品17の実装する面を分けることにより、次のような実装工程上の効果を得ている。つまりIC16の接続をフリップチップで行い、チップ状電子部品17の接続をリフロー半田で行う場合、フリップチップとチップ状電子部品17とを同一面に混在させると、接続工程が同一基板面で2回発生することになる。このため、IC16を実装した後チップ状電子部品17を基板面に載せて半田を塗布する際にスクリーン印刷ができない等の問題が発生する。逆にチップ状電子部品17を実装した後、IC16を実装する場合にはIC16の取り付け治具がチップ状電子部品17のためにうまく入らなかったり、チップ状電子部品17を接続する半田18等の影響で、基板上のIC16の接続用ランドが汚染されるという問題がある。これに対して本実施形態の回路基板7のように、IC16を実装する面と、チップ状電子部品17の実装する面とを分けることで、実装工程における上述の問題に対する対策が不必要となり、工程が簡単になるという効果がある。尚実装するIC16としてフリップチップ実装のようなベアチップを直接回路基板7に接合するもの以外に、モールドパッケージされたQFPなどの形態のIC16を用いて回路基板7に実装されものでも良い。
FIG. 1C shows the circuit pattern omitted. As described above, by separating the mounting surface of the
回路基板7の上部と基板9との間に配置形成される樹脂層体8は回路基板7の上面側に実装されたIC16を一体成形により埋設することで多層基板ユニット構造である回路ブロック3全体の薄型化が図れることになる。尚回路基板7に実装するIC16の厚みをチップ状電子部品17の厚みより非常に薄いものを用いれば、IC16を一体埋設する樹脂層体8の厚みを薄くすることができ、結果回路ブロック3全体の一層の薄型化が図れる。
The
上述のように構成される回路基板7,樹脂層体8,基板9,樹脂層体10が積層されて多層の基板ユニットとなって回路ブロック3が構成されることになり、焦電素子Xの出力は上述のスルーホール14を介して基板9のスルーホール14、樹脂層体8のスルーホール14、更に回路基板7のスルーホール14を介してIC16及び電子部品17から構成される回路部に電気的に接続され、またシールド層17が所定の電位部位(例えばグランド電位)に接続されることになる。尚スルーホールの代わりに層間の接続を、貫通孔に導電ペースト(導電性接着剤)を充填して接続するようにしても良いが、各層にビアによる孔をあけて導電ペーストを孔に充填して、更に次の層を重ねていくことで多層基板を作る工法では、工程が複雑になることと、張り合わせ時の精度が必要なため、低コスト化に不向きであり、それを改善するため貫通孔によるスルーホール14を用いると一回の孔あけ加工のみで層間接続が可能でり、簡単な工法で各層を接続することができる。
The
次に、上述した多層基板ユニット構造の回路ブロック3を形成するプロセスについて、図3に基づいて簡単に説明する。
Next, a process for forming the
まず図3(a)に示すように予め上面にIC16を実装した回路基板7と、予めシールド層15を形成した基板9とを準備し、回路基板7と基板9との間に、Bステージ状態のエポキシ樹脂材にシリカ(SiO2)のような無機フィラーを高充填(例えば85wt%)し、高い伸びと引張強度をもち、常温では強靱性があって破れ難いシート状の樹脂材20を例えば3枚を回路基板7上に重ね、またその樹脂材20上に基板9を重ね、更にこの基板9の上に上述の樹脂材20を2枚重ねた状態でプレスの金型内に投入し、この投入した状態で真空引きしながら加熱(例えば100℃)して樹脂材20…を熱溶解させ、一定時間加圧(例えば3Mpa)する。これにより回路基板7上のIC16の凹凸及びその下部の隙間に溶解樹脂が流れ込むことになる。そしてその後所定の温度(例えば175℃)で昇温して完全硬化させる。この硬化によって回路基板7上ではIC16を一体埋設した樹脂層体8が回路基板7と一体となって形成され、また樹脂層体8の上部ではこの樹脂層体8と最上層で硬化形成された樹脂層体10との間で基板9が挟まれるようにして図3(b)に示すように一体化されることになる。また金型により樹脂層体10には凹部11が同時に形成される。このようにして基板9、樹脂層体8、回路基板7の一体化後、ルータで各層を貫通するスルーホール14を形成する。
First, as shown in FIG. 3A, a
次に図3(c)に示すように樹脂層体10の上面にランド12及び回路パターン13を一般的な無電解メッキにより形成するとともにスルーホール14に層間接続用のメッキを施し、このメッキ後、一般的なパターニング方法でエッチングをすることで、最下層の回路基板7下面の回路パターンや樹脂層体10のランド12や回路パターン13を形成することで、電子部品16及び焦電素子Xを実装する前の回路ブロック3の基板ユニットが図3(d)に示すように完成することになる。
Next, as shown in FIG. 3C, lands 12 and
尚熱硬化性樹脂としてはフェノール樹脂、シアネート樹脂などで良く、また無機フィラーとしては、シリカ以外に酸化アルミニウム(Al2O3)、酸化マグネシウム(MgO)、窒化ホウ素(BN)等を1種類若しくは2種類以上混合しても良い。 The thermosetting resin may be a phenol resin, a cyanate resin or the like, and the inorganic filler may be one kind of aluminum oxide (Al 2 O 3 ), magnesium oxide (MgO), boron nitride (BN), etc. in addition to silica. Two or more types may be mixed.
以上のようにして形成した樹脂層体10の凹部11の両側のランド12,12間に焦電素子Xを橋渡して電気的に接続することで回路ブロック3が完成することになり、ステム1の搭載部1a上にスペーサ6を介して回路ブロック3を搭載するのである。尚回路ブロック3とスペーサ6との間やスペーサ6と搭載部1aとの間は接着剤で固定する。
The
ここで本実施形態の容器をキャップ2とで構成するステム1は3本脚の接続ピン19…と、これら接続ピン19…を図6で示すように貫通させて保持した金属製(SPC,コバールなど)のベース部とで構成されており、回路ブロック3の回路基板7は下面にステム1の接続ピン19…と接続するランド12’…を設け、これらランド12’…を端子ピン19に対して銀ペースト若しくは半田などの導電材21で接合している。回路基板7は下面に電子部品17を実装しているので、電子部品17がステム1の搭載部1aに接触するのを防止するためのスペーサ6を回路ブロック3の下面とステム1の搭載部1aの上面との間に介在させて距離を設ける構成としている。勿論回路基板7の下面に電子部品16を実装しない場合にはスペーサ6は不要となる。
Here, the
ところで、スペーサ6は、図4(a)、(c)に示すように周部に、ステム1から突出し、ランド12’に至る接続ピン19…の部位を夫々上下方向に通す3つの挿通部6aを設けてある。これら挿通部6aはスペーサ6の周部の外面が開口しており、この開口によって、図5(a)、(b)に示すように、スペーサ6を介して回路ブロック3をステム1上に搭載し、回路基板7の下面のランド12’に、スペーサ6の挿通部6aを通した接続ピン19…の上端を導電材21で接合した状態を、挿通部6aの側面開口から目視することを可能としている。つまり製造時に後述するキャップ2を被せる前に目視検査を行って、製造工程の管理を可能とし、歩留まり向上などによるコスト低減が図れるようにしている。
By the way, as shown in FIGS. 4 (a) and 4 (c), the
而して焦電素子Xが搭載された回路ブロック3とステム1を接合固定した後、光学フィルタ5を赤外線通過窓4に装着した金属製のキャップ2の鍔部2aをステム1の環状段部1b上に載置した状態で溶接することで、キャップ2とステム1とからなる容器内を封止して気密構造とし、図6に示すような断面構造の所望の赤外線検出器Aが完成することになる。尚図6中22は接続ピン19をステム1から絶縁するためのガラス等からなる絶縁材である
尚CANパッケージ構造とすることで、外来ノイズに対して高いシールド効果をもたせることができることと、気密構造のため湿度など進入を防ぎ、高い耐環境性を確保することができる。光学フィルタ4は、上述したように特定の波長域の赤外線のみを通過させるもので、外乱光の影響を低減する効果がある。尚人体検知の場合、おおよそ4μm以上の波長の光を通し、それより低い赤外線をカットするようにコーティングを施す。
Thus, after the
以上のように構成されることで本実施形態の赤外線検出器Aは、薄型且つ小型で、信頼性の高いものとなる。また基板9のシールド層15により焦電素子Xの出力と増幅された後段出力の距離が近くなることに起因する容量結合の問題を解消できる。つまり焦電素子Xの下部層に、特定電位若しくはグランド電位をもつシールド層15を設けることで、焦電素子Xとその下部との回路部との容量結合を遮断し、これにより非常に精度の高い測定が可能になる。特に電源供給部に乗ってくる商用電源からの重畳ノイズや携帯電話からの輻射ノイズ等の外来(外乱)ノイズの影響を、容量結合による発振現象や周波数特性の劣化などの現象を発生させることなく、防ぐことができることになる。
By being configured as described above, the infrared detector A of the present embodiment is thin, small, and highly reliable. Further, it is possible to solve the problem of capacitive coupling caused by the distance between the output of the pyroelectric element X and the amplified output of the subsequent stage being reduced by the
尚、本実施形態の赤外線検出器Aの回路部の構成は基本的には図12の回路と同じであるが、図12におけるバンドパスアンプ102で増幅した出力をそのまま出すようにしても良く、この場合は、焦電素子Xの出力の変化をアナログ信号で見ることができるため、後段のコンパレータで閾値を何段にも持つような用途やアナログ信号そのもので制御を行う用途などの場合、効果的である。
The configuration of the circuit section of the infrared detector A of the present embodiment is basically the same as the circuit of FIG. 12, but the output amplified by the
また図7に示すように板状の樹脂層体10を形成する代わりに焦電素子Xを支える支持部分となる凸部23だけを上述の樹脂で形成して、焦電素子Xの検知部と基板9上面との間に熱絶縁用の空間部を形成して高感度化を図っても良い。尚凸部23の上面にランド12,回路パターン13、スルーホール14を形成する。
Further, as shown in FIG. 7, instead of forming the plate-like
本実施形態では赤外線検出素子として焦電素子Xを用いているが、ボロメータやサーモパイル等の赤外線検出素子を用いても勿論よい。 In this embodiment, the pyroelectric element X is used as the infrared detection element, but it is of course possible to use an infrared detection element such as a bolometer or a thermopile.
図8はサーミス型のセンシングエレメントを用いた赤外線検出素子X’の例を示しており、この赤外線検出素子X’は、ベース25上に、下部電極26a、下部電極26a上に形成したアモルファスシリコン膜からなる抵抗体層26bと、抵抗体層26b上に形成された上部電極25cとからなる赤外線検出部26を設けるとともに、この赤外線検出部26上に表面を受光面とする赤外線吸収層27を設けて構成されるもので、樹脂層体10の表面に形成した凹部7上に焦電素子Xの場合と同様に実装されて使用される。尚28a、28bはパッド、29a、29bは金属配線である。
(実施形態2)
上述の実施形態1では樹脂層体8にIC16を一体埋設しているが、本実施形態ではIC16を図9(a)、(b)に示すように回路基板7の下面にIC16を実装し、上面、つまり樹脂層体8側にチップ状の電子部品17を実装して、電子部品17を樹脂層体8内に一体埋設するようにしたものである。
FIG. 8 shows an example of an infrared detection element X ′ using a thermist type sensing element. The infrared detection element X ′ is formed on the
(Embodiment 2)
In the first embodiment described above, the
その他の構成は実施形態1と同じあるので、同じ構成要素に同じ符号を付して説明は省略する。 Since other configurations are the same as those of the first embodiment, the same components are denoted by the same reference numerals and description thereof is omitted.
而して本実施形態の構成では、チップ状の電子部品17とIC16を実装する面を分ける利点は実施形態1と同じであるが、フリップチップなどを用いるIC16の接続に比べ、チップ状の電子部品17は半田18で接続されるため、接続強度が高く、樹脂層体8に一体成形により埋設する際に応力を受けても実装部が剥がれにくいという利点がある。また部品を埋設する際に不良が発生しても、IC16に比べてチップ状の電子部品17のコストは安いため、ロス費が削減できるという利点がある。
Thus, in the configuration of the present embodiment, the advantage of separating the surface on which the chip-shaped
尚同一面にIC16と、チップ状電子部品17を実装する際の課題が解決できる場合には、両者を樹脂層体8に一体埋設するようにしても勿論良く、実施形態1,2に特に限定されるものではない。
(実施形態3)
実施形態1,2は、銅箔からなるシールド層15を設けた基板9を用いているが、本実施形態は銅箔のみでシールド層15を構成することで回路ブロック3の薄型化を図った点で実施形態1,2と相違する。
In addition, when the problem at the time of mounting IC16 and the chip-shaped
(Embodiment 3)
In the first and second embodiments, the
本実施形態での回路ブロック3を図10に示す製造プロセスにより説明する。
The
まず、図10(a)に示すように予め上面にIC16を実装した回路基板7の上に、Bステージ状態のエポキシ樹脂材にシリカ(SiO2)のような無機フィラーを高充填(例えば85wt%)し、高い伸びと引張強度を持ち、常温では強靱性があって破れ難いシート状の3枚の樹脂材20と、銅箔24aとを重ね、更にこの基板9の上に上述の樹脂材20を2枚重ねた状態でプレスの金型内に投入し、この投入した状態で真空引きしながら加熱(例えば100℃)して樹脂材20…を熱溶解させ、一定時間加圧(例えば3Mpa)する。これにより回路基板7上のIC16の凹凸及びその下部の隙間に溶解樹脂が流れ込むことになる。そしてその後所定の温度(例えば175℃)で昇温して完全硬化させる。この硬化によって回路基板7上ではIC16を一体埋設した樹脂層体8が回路基板7と一体となって形成されるとともに、樹脂層体8の上面部に銅箔15’が一体化する(図10(b))。
First, as shown in FIG. 10A, a B-stage epoxy resin material is highly filled with an inorganic filler such as silica (SiO 2 ) on a
この後図10(c)において、銅箔24aを所定形状にパターニングしてシールド層15を形成する。このパターニング後、図10(d)に示すように銅箔24a上に上述と同じ樹脂材20を2枚と、銅箔24bとを重ねて上述と同様に加熱プレスして樹脂層体8に銅箔24aを介して樹脂層体10を一体化するとともに該樹脂層体10の上面に銅箔24bを一体化する。
Thereafter, in FIG. 10C, the
この際、図10(e)に示すように金型により樹脂層体10の上面中央部に凹部11を形成する。この工程後、ルータで各層を貫通するスルーホール14を形成するとともに銅箔24b及び回路基板7の下面の銅箔を所定の形状にパターニングし、ランド12や回路パターン13等を形成する。
At this time, as shown in FIG. 10E, the
このパターニング後回路基板7の下面側の回路パターンにチップ状電子部品17を半田18等で接合すれば図10(f)に示すように回路ブロック3が得られることになる。
If the chip-like
本実施形態の回路ブロック1によればシールド層15を単体の銅箔のみで形成しているので、回路ブロック1は実施形態1,2に比して薄型化が図れる。因みに実施形態1,2に用いる基板9を用いてシールド層15を形成する場合には、厚みが数百μm以上となるのに対して銅箔のみであれば10μm程度となり、その分薄型化が可能となる。
According to the
尚回路ブロック1以外の構成は実施形態1或いは2と同じであるので、図示及び説明は省略する。
(実施形態4)
上述の実施形態1〜3は、IC16を回路基板7にフリップ実装するものであったが、本実施形態ではIC16をワイヤボンディング31により実装したものである。
Since the configuration other than the
(Embodiment 4)
In the first to third embodiments described above, the
本実施形態の場合、実施形態3と同様に図11(a)に示すように回路基板7の下面にIC16を実装し、電子部品17を樹脂層体8に埋設して回路ブロック3を形成している。そしてステム1上に回路ブロック3を実装する際には、図11(b)に示すようにIC16を実装した面側にスペーサ6を載置してスペーサ6の中央孔6bにIC16を収めるとともに、スペーサ6を回路基板7に接着固定し、この接着固定後、図11(c)に示すように中央孔6bに樹脂30を充填して封止し、その後接着固定したスペーサ6を介して回路ブロック3をステム1の搭載部1aに搭載してスペーサ6を搭載部1aに接着固定するのである。
In the case of the present embodiment, the
尚その他の構成等は実施形態1〜実施形態3の何れの構成でも良いので、ここでは、図示及び説明を省略し、また同じ構成要素には同じ符号を付す。また樹脂層体8にIC16を埋設する場合にあっても加熱プレス時にワイヤが断線しなければ、実施形態1の構成にも採用しても勿論良い。
Since other configurations may be any of the configurations of the first to third embodiments, illustration and description are omitted here, and the same reference numerals are given to the same components. Further, even when the
1 ステム
2 キャップ
3 回路ブロック
4 赤外線通過窓
5 光学フィルタ
6 スペーサ
7 回路基板
8 第2の樹脂層体
9 基板
10 第1の樹脂層体
11 凹部
12 ランド
13 回路パターン
16 IC
17 電子部品
19 接続ピン
A 赤外線検出器
X 焦電素子
DESCRIPTION OF
17
Claims (9)
前記回路ブロックは、樹脂層上面に凹凸形状部を一体に形成して凸部位で前記赤外線検出素子の両側を夫々支持する支持受け部を、凹部位で前記赤外線検出素子の下方に熱絶縁層用の空間部を夫々構成し、回路部を構成する配線パターンが形成された第1の基板に実装されたICや電子部品のような電子回路素子を前記凹凸形状部の下方の前記樹脂層内に一体埋設し、
前記樹脂層は、上面に前記凹凸形状部を形成した第1の樹脂層と、前記電子回路素子を一体埋設した第2の樹脂層とからなり、前記第1,第2の樹脂層間に特定電位若しくはグランド電位をもつシールド層を設け、
前記シールド層は、熱硬化性樹脂からなる第2の基板に形成されていることを特徴とする赤外線検出器。 An infrared detector that houses a circuit block on which an infrared detection element, an electronic component, and an IC are mounted inside a package container,
The circuit block has a concave and convex portion integrally formed on the upper surface of the resin layer, and a support receiving portion that supports both sides of the infrared detection element at a convex portion, and a recess for the heat insulating layer below the infrared detection element. The electronic circuit elements such as ICs and electronic components mounted on the first substrate on which the wiring patterns constituting the circuit portions are formed are placed in the resin layer below the concavo-convex shape portions. Buried in one ,
The resin layer includes a first resin layer having the concave and convex portion formed on an upper surface and a second resin layer in which the electronic circuit element is integrally embedded, and has a specific potential between the first and second resin layers. Or provide a shield layer with ground potential,
The infrared detector, wherein the shield layer is formed on a second substrate made of a thermosetting resin .
前記回路ブロックは、樹脂層上面に凹凸形状部を一体に形成して凸部位で前記赤外線検出素子の両側を夫々支持する支持受け部を、凹部位で前記赤外線検出素子の下方に熱絶縁層用の空間部を夫々構成し、回路部を構成する配線パターンが形成された第1の基板に実装されたICや電子部品のような電子回路素子を前記凹凸形状部の下方の前記樹脂層内に一体埋設し、
前記樹脂層は、上面に前記凹凸形状部を形成した第1の樹脂層と、前記電子回路素子を一体埋設した第2の樹脂層とからなり、前記第1,第2の樹脂層間に特定電位若しくはグランド電位をもつシールド層を設け、
前記シールド層は、前記第2の樹脂層の上面に形成した銅箔の層により形成され、
前記銅箔の層は、前記第2の樹脂層に前記電子回路素子を内蔵させるように加熱プレスによって前記第1の基板を一体化する際に、前記第2の樹脂層上に一体化されたもので、前記第1の樹脂層を加熱プレスによって前記第2の樹脂層上に一体化して前記回路ブロックを形成する際に、前記第1の樹脂層と前記第2の樹脂層との間に介在することを特徴とする赤外線検出器。 An infrared detector that houses a circuit block on which an infrared detection element, an electronic component, and an IC are mounted inside a package container,
The circuit block has a concave and convex portion integrally formed on the upper surface of the resin layer, and a support receiving portion that supports both sides of the infrared detection element at a convex portion, and a recess for the heat insulating layer below the infrared detection element. The electronic circuit elements such as ICs and electronic components mounted on the first substrate on which the wiring patterns constituting the circuit portions are formed are placed in the resin layer below the concavo-convex shape portions. Buried in one,
The resin layer includes a first resin layer having the concave and convex portion formed on an upper surface and a second resin layer in which the electronic circuit element is integrally embedded, and has a specific potential between the first and second resin layers. Or provide a shield layer with ground potential,
The shield layer is formed of a copper foil layer formed on the upper surface of the second resin layer,
The copper foil layer was integrated on the second resin layer when the first substrate was integrated by a heat press so that the electronic circuit element was incorporated in the second resin layer. Therefore, when the circuit block is formed by integrating the first resin layer on the second resin layer by a hot press, the first resin layer is interposed between the first resin layer and the second resin layer. infrared detector characterized in that interposed.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006194746A JP4989139B2 (en) | 2005-11-22 | 2006-07-14 | Infrared detector |
KR1020077017708A KR100870188B1 (en) | 2005-11-22 | 2006-11-08 | Infrared detector and process for fabricating the same |
CN2006800034764A CN101111749B (en) | 2005-11-22 | 2006-11-08 | Infrared detector and its production method |
PCT/JP2006/322688 WO2007060861A1 (en) | 2005-11-22 | 2006-11-08 | Infrared detector and process for fabricating the same |
US11/883,361 US7671335B2 (en) | 2005-11-22 | 2006-11-08 | Infrared detector and process for fabricating the same |
EP06823390A EP1952108A1 (en) | 2005-11-22 | 2006-11-08 | Infrared detector and process for fabricating the same |
TW095142302A TWI302195B (en) | 2005-11-22 | 2006-11-15 | Infrared detector and process for fabricating the same |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005337650 | 2005-11-22 | ||
JP2005337650 | 2005-11-22 | ||
JP2006194746A JP4989139B2 (en) | 2005-11-22 | 2006-07-14 | Infrared detector |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007171159A JP2007171159A (en) | 2007-07-05 |
JP4989139B2 true JP4989139B2 (en) | 2012-08-01 |
Family
ID=38297899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006194746A Expired - Fee Related JP4989139B2 (en) | 2005-11-22 | 2006-07-14 | Infrared detector |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4989139B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5054337B2 (en) * | 2006-07-19 | 2012-10-24 | パナソニック株式会社 | Infrared detector and manufacturing method thereof |
JP5379374B2 (en) * | 2007-11-26 | 2013-12-25 | パナソニック株式会社 | Infrared detector |
CN108809079B (en) | 2017-05-05 | 2019-11-05 | 台达电子企业管理(上海)有限公司 | Power inverter, inductance element and inductance cut off control method |
US11901113B2 (en) | 2019-01-07 | 2024-02-13 | Delta Electronics (Shanghai) Co., Ltd. | Inversely coupled inductor and power supply module |
CN111415925B (en) * | 2019-01-07 | 2023-01-24 | 台达电子企业管理(上海)有限公司 | Power module and preparation method thereof |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56132533A (en) * | 1980-03-21 | 1981-10-16 | Matsushita Electric Ind Co Ltd | Pyroelectric type infrared detector |
JP4068691B2 (en) * | 1997-08-09 | 2008-03-26 | 株式会社堀場製作所 | Circuit board holding structure in infrared detector |
JP4258193B2 (en) * | 2002-09-26 | 2009-04-30 | パナソニック電工株式会社 | Infrared detector |
JP3982479B2 (en) * | 2003-10-28 | 2007-09-26 | 松下電工株式会社 | Electric component built-in circuit board and method for manufacturing the same |
-
2006
- 2006-07-14 JP JP2006194746A patent/JP4989139B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007171159A (en) | 2007-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5763682B2 (en) | Miniaturized electrical device including MEMS and ASIC and method for manufacturing the same | |
US20050189622A1 (en) | Packaged acoustic and electromagnetic transducer chips | |
JP5451957B2 (en) | Infrared detector | |
US6987312B2 (en) | Semiconductor device with sensor and/or actuator surface and method for producing it | |
JP5287906B2 (en) | Infrared temperature sensor, electronic device, and method of manufacturing infrared temperature sensor | |
US8115286B2 (en) | Integrated sensor including sensing and processing die mounted on opposite sides of package substrate | |
KR20070084261A (en) | Infrared sensor | |
JP4989139B2 (en) | Infrared detector | |
US8884165B2 (en) | Packaging device and base member for packaging | |
JP2000298063A (en) | Infrared ray detector | |
US20060273249A1 (en) | Image sensor chip package and method of manufacturing the same | |
JP5379374B2 (en) | Infrared detector | |
JP5514167B2 (en) | Infrared detector | |
JP4989138B2 (en) | Infrared detector | |
WO2021100356A1 (en) | Optical sensor | |
WO2013099799A1 (en) | Infrared detector | |
KR101479963B1 (en) | Apparatus having a screened sandwich structure for detecting thermal radiation, and use of the apparatus | |
JP5054337B2 (en) | Infrared detector and manufacturing method thereof | |
JP5333641B2 (en) | Infrared temperature sensor, electronic device, and method of manufacturing infrared temperature sensor | |
JP6884595B2 (en) | Manufacturing methods for electronic components, electronic devices and electronic components | |
JP4925258B2 (en) | Infrared detector | |
JP2008226894A (en) | Illuminance detector and sensor module | |
JP2010054250A (en) | Infrared detector | |
WO2021100357A1 (en) | Optical sensor | |
JP6471959B2 (en) | Infrared application equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090121 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120427 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |