JP4988925B2 - インバータ回路 - Google Patents

Description

この発明は、トランスの一次側にスナバ回路と回生回路を備えたインバータ回路に関する。

インバータ回路では、スイッチ素子がオフしたときに、トランスの一次側と二次側間のリーケージインダクタンスの作用によってスイッチ素子にサージ電圧が印加されるのを防止するため、スイッチ素子に並列にスナバ回路が接続される。また、スナバ回路のスナバコンデンサに充電された充電電荷を電源に回生する回生回路を設けることも提案されている。この回生回路を設けることにより、充電電荷がスナバ抵抗によって熱消費されず、且つスナバコンデンサの充電エネルギーが電源に回生されるため、インバータ回路の効率を上げることができる。

特許文献１に示されるインバータは、上記のようにスナバ回路と回生回路とを備えたものである。このインバータ回路は、一次側に第１のスイッチ素子と第２のスイッチ素子が接続されている。第１のスイッチ素子に並列にスナバ回路が接続されている。また、スナバ回路と電源間には回生回路が接続されている。スナバ回路は、スナバダイオードとスナバコンデンサの直列回路で構成されている。回生回路は、回生用のスイッチ素子と、リアクトル及び回生用ダイオードの直列回路で構成されている。第２のスイッチ素子に対しても、同様にスナバ回路と回生回路とが接続される。

上記のインバータ回路では、制御部が第１のスイッチ素子と第２のスイッチ素子とを交互にオンオフし、回生用のスイッチ素子を一定時間だけオンする。回生用のスイッチ素子がオンしているときに、スナバコンデンサに充電されている電荷を完全放電し電源に回生する。
特開２００３−２１９６５３号公報

しかし、上記のインバータ回路は、スナバコンデンサの完全充放電を繰り返すため、この放電時の電流によるロスと充電時の電流によるロスの合計が、スイッチングオフ時のロスの改善分よりも大きくなることがある。以下の説明のように、この現象は軽負荷時に生じる。

今、スイッチ素子がオフしたときを考えてみる。上記リーケージインダクタンスの蓄積エネルギーがスナバコンデンサに充電されていくため、スイッチ素子の両端電圧は徐々に上昇していく。このため、スイッチングオフはＺＶＳ（Zero Voltage Switching)動作となり、スイッチングオフ時のロスの改善が出来る。

しかし、軽負荷時にはスイッチ素子に流れる電流が小さいので、スイッチングオフ時ではＺＶＳ動作がなくてもロスはそれほど大きくならない。したがって、軽負荷時では、ＺＶＳ動作によるロスの改善分よりも、スナバコンデンサの充放電によるロスの方が大きくなる場合が生じて来る。

このように、上記特許文献１に示されるようなインバータ回路では、軽負荷時において効率が悪くなる問題があった。

そこで、この発明の目的は、負荷の大きさにかかわらず高効率であるインバータ回路を提供することにある。

この発明のインバータ回路は、
第1のスイッチ素子と、
第2のスイッチ素子と、
前記第１のスイッチ素子及び前記第２のスイッチ素子を介して一次側に電流が供給され、二次側から負荷に対して電流が出力される出力トランスと、
前記第1のスイッチ素子に逆並列に接続される第１のフリーホイールダイオードと、
前記第2のスイッチ素子に逆並列に接続される第2のフリーホイールダイオードと、
前記第1のスイッチ素子に並列に接続され、第1のスナバダイオードと第１のスナバコンデンサの直列回路を含む第1のスナバ回路と、
前記第2のスイッチ素子に並列に接続され、第2のスナバダイオードと第2のスナバコンデンサの直列回路を含む第2のスナバ回路と、
前記第１のスイッチ素子及び前記第2のスイッチ素子に電圧を印加する電圧源と、
前記第１のスナバ回路と前記電圧源間に接続される第1の回生回路と、
前記第2のスナバ回路と前記電圧源間に接続される第2の回生回路と、を備えている。

第１のスイッチ素子、第２のスイッチ素子は、例えばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やＭＯＳ−ＦＥＴで構成される。第１のスナバ回路、第２のスナバ回路の作用で第１のスイッチ素子、第２のスイッチ素子にサージ電圧が印加されるのを防ぎ、第1の回生回路、第２の回生回路で、スナバ回路に充電された電荷を電源に回生する。

前記第1の回生回路は、第３のスイッチ素子と、第１のリアクトルと、第１の回生用ダイオードとの直列回路を含み、
前記第２の回生回路は、第４のスイッチ素子と、第２のリアクトルと、第２の回生用ダイオードとの直列回路を含んでいる。

また、インバータ回路は、前記第１のスイッチ素子と前記第2のスイッチ素子を交互にオンオフし、前記第３スイッチ素子と前記第４のスイッチ素子を交互にオンオフする制御部を備えている。以下に説明するように、この制御部において、前記第３スイッチ素子と前記第４のスイッチ素子を交互にオンオフする期間Ｔｂを出力電力の大きさに応じて制御することが、この発明の特徴とする点である。

前記制御部は、前記第１のスイッチ素子をオンするときから期間Ｔｂだけ前記第３のスイッチ素子をオンする。第１の回生回路は、前記第３のスイッチ素子がオンすると、第１のスナバコンデンサに充電されている電荷を第１の回生用ダイオードを介して電源に回生する。このとき、制御部は、出力検出部で検出された出力電力の大きさに応じて期間Ｔｂの長さを制御する。出力検出部は、例えば、定電圧を出力するＤＣ−ＤＣコンバータ回路において出力電流を検出するセンサを設けることで構成される。

例えば、制御部は、出力電流が所定電流以上のときは期間Ｔｂを、前記第１のスナバコンデンサの充電電荷が略完全放電される時間に設定し、出力電流が所定電流未満のときは期間Ｔｂを、前記第１のスナバコンデンサの充電電荷が部分的に放電される時間に設定する。略完全放電される時間とは、第１のスナバコンデンサの充電電荷が完全に放電される時間と、略完全に放電される時間を含む。

また別の例として、前記制御部は、出力電流が所定電流以上のときは期間Ｔｂを、前記第１のスナバコンデンサの充電電荷が略完全放電される時間に設定し、出力電流が所定電流未満のときは期間Ｔｂをゼロに設定する。

また、さらに別の例として、前記制御部は、出力電流が小さくなるに応じて、期間Ｔｂを短く設定する。

第４の回生回路についても、制御部により、第４のスイッチ素子のオン期間Ｔｂが上記第３の回生回路と同様に制御される。

この発明によれば、スナバ回路と回生回路を備える構成において、出力電力の大きさに係わらず高効率を維持することができる。

この発明の第1の実施形態であるＤＣ−ＤＣコンバータ回路の回路図である。 ソフトスイッチングのモードのタイミングチャートである。 ハードスイッチングのモードのタイミングチャートである。 モードに応じた効率とスイッチ素子両端電圧とを示す図である。 この発明の第２の実施形態であるＤＣ−ＤＣコンバータ回路の回路図である。 カレントバランスドプッシュプル型インバータ回路の基本構成図である。 ソフトスイッチングのモードのタイミングチャートである。 ハードスイッチングのモードのタイミングチャートである。

符号の説明

Ｓ１−第１のスイッチ素子
Ｓ２−第２のスイッチ素子
Ｓ３−第３のスイッチ素子
Ｓ４−第４のスイッチ素子
ＳＢ１−第１のスナバ回路
ＳＢ２−第２のスナバ回路
ＲＧ１−第1の回生回路
ＲＧ２−第2の回生回路
ＣＮＴ−制御部

図１は、この発明の第1の実施形態であるＤＣ−ＤＣコンバータ回路の回路図である。このＤＣ−ＤＣコンバータ回路は、インバータ回路と出力トランス（以下、トランスと称する）Ｔの二次側に接続した整流回路と、制御部ＣＮＴとにより構成している。

インバータ回路は、直列に接続された第１のスイッチ素子Ｓ１と第２のスイッチ素子Ｓ２とを備え、それらの接続点にはトランスＴの一次側巻線の第１の端子が接続されている。電源Ｖinは第1の電圧源コンデンサＣ１と第2の電圧源コンデンサＣ２の直列回路に並列に接続され、各コンデンサＣ１、Ｃ２の接続点にはトランスＴの一次側巻線の第２の端子が接続されている。各コンデンサＣ１、Ｃ２には、それぞれ（１／２）Ｖｉｎが充電される。以上の接続形態から、このインバータ回路はハーフブリッジ型インバータ回路として動作する。

前記第1のスイッチ素子Ｓ１には、逆並列にフリーホイールダイオードｄｆ１が接続されている。また、スイッチ素子Ｓ１には、並列に第1のスナバ回路ＳＢ１が接続されている。第1のスナバ回路ＳＢ１は、第1のスナバダイオードｄｓ１と第1のスナバコンデンサＣｓ１との直列回路で構成されている。第1のスナバ回路ＳＢ１と、コンデンサＣ１及びコンデンサＣ２との接続点との間には、第1の回生回路ＲＧ１が接続されている。第1の回生回路ＲＧ１は、第3のスイッチ素子Ｓ３と、リアクトルＬｆと、第１の回生ダイオードｄｆ３とを備えている。リアクトルＬｆは、コンデンサＣ１及びコンデンサＣ２との接続点と第3のスイッチ素子Ｓ３との間に接続される。第１の回生ダイオードｄｆ３は、第3のスイッチ素子Ｓ３と第1のスナバコンデンサＣｓ１との間に接続される。

また、第2のスイッチ素子Ｓ２には、逆並列にフリーホイールダイオードｄｆ２が接続されている。また、スイッチ素子Ｓ２には、並列に第２のスナバ回路ＳＢ２が接続されている。第２のスナバ回路ＳＢ２は、第２のスナバダイオードｄｓ２と第２のスナバコンデンサＣｓ２との直列回路で構成されている。第２のスナバ回路ＳＢ２と、コンデンサＣ１及びコンデンサＣ２との接続点との間には、第２の回生回路ＲＧ２が接続されている。第２の回生回路ＲＧ２は、第４のスイッチ素子Ｓ４と、リアクトルＬｆと、第２の回生ダイオードｄｆ４とで構成されている。リアクトルＬｆは、コンデンサＣ１及びコンデンサＣ２との接続点と第４のスイッチ素子Ｓ４との間に接続される。第２の回生ダイオードｄｆ４は、第４のスイッチ素子Ｓ４と第２のスナバコンデンサＣｓ２との間に接続される。

なお、上記リアクトルＬｆは、第1の回生回路ＲＧ１と第2の回生回路ＲＧ２に兼用されている。第3のスイッチ素子Ｓ３と電源間に接続されているダイオードｄｆ５と、第4のスイッチ素子Ｓ４と電源間に接続されているダイオードｄｆ６とは、逆流防止用のダイオードである。

トランスＴの二次側には、整流用ダイオードｄ１とｄ２とが接続され、さらに、平滑用リアクトルＬ_０と平滑用コンデンサＣ_０とが接続されている。平滑出力端子には負荷Ｒ_０が接続されている。

また、二次側の出力回路には出力電流を検出する電流検出センサ（出力検出部）ＤＣと、抵抗Ｒ１、Ｒ２から構成される出力電圧を検出するための電圧検出部ＤＶとが接続されている。

制御部ＣＮＴは、制御信号Ｇ１、Ｇ２を出力し、第1のスイッチ素子Ｓ１、第2のスイッチ素子Ｓ２を、休止期間を挟んで交互にオンオフ制御する。制御部ＣＮＴは、電圧検出部ＤＶで検出した出力電圧が定電圧となるように制御信号Ｇ１、Ｇ２のパルス幅を制御する。また、制御部ＣＮＴは、電流検出センサＤＣで検出した出力電流の大きさ、つまり出力電力の大きさに応じて第3のスイッチ素子Ｓ３及び第4のスイッチ素子Ｓ４のオン時間Ｔｂを制御する。詳細については後述のように、時間Ｔｂは、出力電力が３５０Ｗ以上（一定電力以上）のときには、リアクトルＬｆとスナバコンデンサＣｓ（Ｃｓ１またはＣｓ２）の共振周期の２分の１であるπ√（Ｌｆ・Ｃｓ）程度に設定され、出力電力が３５０Ｗ未満（一定電力未満）のときは、スイッチング周期Ｔの０．００５程度である１５０ｎｓに設定される。

図2、図3は、上記ＤＣ−ＤＣコンバータ回路のタイムチャートである。図2は、出力電力の３５０Ｗ以上のときのタイムチャートを示し、図3は、出力電力の大きさが３５０Ｗ未満のとき（軽負荷時）のタイムチャートを示している。すなわち、図2は、制御部ＣＮＴが電流検出センサＤＣで検出した出力電流が一定（３５０Ｗ／定格電圧）以上であるときのタイムチャートを示し、図3は、制御部ＣＮＴが電流検出センサＤＣで検出した出力電流が一定（３５０Ｗ／定格電圧）未満であるときのタイムチャートを示している。

図2を参照して、出力電流の大きさが一定以上のときの動作について説明する。

電流検出センサＤＣで検出した電流が一定以上であることを制御部ＣＮＴが判定しているとき、図2のタイムチャートに従って動作する。

時刻ｔ０以前では、制御信号Ｇ１、Ｇ２はオフであるため、第1のスイッチ素子Ｓ１、第2のスイッチ素子Ｓ２はともにオフである。スイッチ素子Ｓ１の両端電圧Ｓ１Ｖｄｓは、コンデンサＣ１、Ｃ２の電圧ＶＣ１、ＶＣ２と同じ（１／２）Ｖｉｎである（Ｖｉｎは電源電圧）。

トランスＴの一次側巻線ｎｐと二次側巻線ｎｓ間のリーケージインダクタンスＬｅ、及び回路の残留インダクタンスに蓄積したエネルギーによる充電電流のためスナバコンデンサＣｓ１の電圧ＶＣｓ１は、ＶＣｓ１＝Ｖｉｎである。スナバダイオードｄｓ１は、コンデンサＣｓ１の放電を阻止するため、該コンデンサＣｓ１の電圧は維持されている。

時刻ｔ０においてスイッチ素子Ｓ１がオンする。すると、トランスＴを介して負荷Ｒ０に電力が供給され、スイッチ素子Ｓ１に電流Ｓ１Ｉｄが流れはじめる。電流Ｓ１Ｉｄは、トランスＴの一次側と二次側間のリーケージインダクタンスＬｅの減流作用により一定の傾きで直線的に増加し、そのため、スイッチングオンはＺＣＳ（Zero Current Switching)動作となる。このとき、スイッチ素子Ｓ２の両端電圧Ｓ２ＶｄｓはＶｉｎである。

制御部ＣＮＴは、制御信号Ｇ１をオンすると同時に制御信号Ｇ３をオンし、第3のスイッチ素子Ｓ３をオンする。スイッチ素子Ｓ３がオンすることにより、第1の回生回路ＲＧ１により第1のスナバコンデンサＣｓ１の充電電荷がコンデンサＣ１に回生される。すなわち、第1の回生回路ＲＧ１では、回生用のリアクトルＬｆとスナバコンデンサＣｓ１が共振し、該コンデンサＣｓ１の充電電荷が、回生用のリアクトルＬｆ、スイッチ素子Ｓ３、回生用ダイオードｄｆ３を介してコンデンサＣ１に回生される。

制御部ＣＮＴは、スイッチ素子Ｓ３を、時刻ｔ０から時間Ｔｂだけオンする。時間Ｔｂは、スナバコンデンサＣｓ１の充電電荷が完全放電されるのに十分な時間に設定される。図２において、時刻ｔ０でスイッチ素子Ｓ３がオンすると、スナバコンデンサＣｓ１の充電電荷に基づいて、電流ＩＣｓ１が第１の回生回路ＲＧ１に回生電流として流れはじめる。このとき、リアクトルＬｆとスナバコンデンサＣｓ１が共振し、また、回生用ダイオードｄｆ３の作用により、スナバコンデンサＣｓ１から流れる電流ＩＣｓ１は正弦波電流の正の半サイクル分の電流となる。共振電流がゼロになったとき（共振周期（２π√（Ｌｆ・Ｃｆ））の１／２経過時）がスナバコンデンサＣｓ１の充電電荷が完全放電されたときであり、図2では時刻ｔ１である。そこで、制御部ＣＮＴは、この時刻ｔ１を少し超える時刻ｔ２までスイッチ素子Ｓ３のオンを継続する。これにより、スナバコンデンサＣｓ１の充電電荷の全部がコンデンサＣ１に回生される。

時刻ｔ３において、制御部ＣＮＴは制御信号Ｇ１をオフし、それによりスイッチ素子Ｓ１がオフする。すると、リーケージインダクタンスＬｅの蓄積エネルギーでスナバコンデンサＣｓ１が徐々に充電されていく。このときスイッチ素子Ｓ１の両端電圧Ｓ１Ｖｄｓは、時刻ｔ３から徐々に上昇するためスイッチングオフ動作はＺＶＳ（Zero Voltage Switching)動作となる（以下、この動作をソフトスイッチングと称する）。スナバコンデンサＣｓ１の充電電位ＶＣｓ１の変位は、充電期間の後半において上記リーケージインダクタンスＬｅとスナバコンデンサＣｓ１の共振系によるものとなり、最終的にＶｉｎにクランプされる。これで１／２周期の動作が終了し、続いて、制御部ＣＮＴにより制御信号Ｇ２、Ｇ４がオンされ、スイッチ素子Ｓ２、第2のスナバ回路ＳＢ２、第2の回生回路ＲＧ２について上記と同様の動作が行われる。

次に、図3を参照して、出力電流の大きさが一定未満のとき（軽負荷時）の動作について説明する。

後述のように、トランスＴのリーケージインダクタンスＬｅ及び回路の残留インダクタンスをエネルギー源とした充電電流のため、スナバコンデンサＣｓ１の電圧ＶＣｓ１は、ＶＣｓ１＝Ｖｉｎ＋０．５αである。その電圧ＶＣｓ１は、スナバダイオードｄｓ１により維持されている。

時刻ｔ０においてスイッチ素子Ｓ１がオンする。すると、トランスＴを介して負荷Ｒ_０に電力が供給され、スイッチ素子Ｓ１に電流Ｓ１Ｉｄが流れはじめる。電流Ｓ１Ｉｄは、トランスＴの一次側と二次側間のリーケージインダクタンスＬｅの減流作用により一定の傾きで直線的に増加し、そのため、スイッチングオンはＺＣＳ（Zero Current Switching)動作となる。このとき、スイッチ素子Ｓ２の両端電圧Ｓ２ＶｄｓはＶｉｎである。

制御部ＣＮＴは、制御信号Ｇ１をオンすると同時に制御信号Ｇ３をオンし、第3のスイッチ素子Ｓ３をオンする。スイッチ素子Ｓ３がオンすることにより、第1の回生回路ＲＧ１により第1のスナバコンデンサＣｓ１の充電電荷がコンデンサＣ１に回生されはじめる。ここで、制御部ＣＮＴは、ｔ０−ｔ１間の時間Ｔｂを、ＶＣｓ１＝Ｖｉｎ＋０．５αの式において０．５αが放電される（回生される）に必要な時間に設定する。具体的には、スイッチング周期Ｔとした場合に、０．００５Ｔ程度の短い時間（１５０ｎｓ）に設定する。

時間Ｔｂ内において、スナバコンデンサＣｓ１から電流ＩＣｓ１がコンデンサＣ１に流れる。電圧ＶＣｓ１は、αだけ下降し、時間Ｔｂ経過時の電圧は、
ＶＣｓ１＝Ｖｉｎ＋０．５α−α＝Ｖｉｎ−０．５αとなる。当然、スイッチＳ１がオンしてもスナバダイオードｄｓ１の放電阻止作用により、コンデンサＣｓ１の電荷がスイッチ素子Ｓ１で短絡されることはない。

時刻ｔ３において、スイッチ素子Ｓ１がオフすると、電流Ｓ１Ｉｄを流し続けようとするリーケージインダクタンスＬｅの誘起電圧が電圧ＶＣ１（Ｖｉｎ／２）に加算され、
Ｓ１Ｖｄｓ＝Ｌｅの誘起電圧＋Ｖｉｎ／２となる。この誘起電圧がＶｉｎ／２になると、
スイッチ素子Ｓ２に並列接続されているフリーホイールダイオードｄｆ２が導通し、電流Ｓ１ＩｄがコンデンサＣ２に流れてリーケージインダクタンスＬｅのエネルギーが電源に回生される。このため、理想的には上記誘起電圧がＶｉｎ／２にクランプされて電圧Ｓ１Ｖｄｓは電圧Ｖｉｎ以上にはならない。

しかし、実用回路では、リーケージインダクタンスＬｅ以外に存在する残留インダクタンス（例えば、コンデンサＣ１とスイッチ素子Ｓ１間や、コンデンサＣ２とダイオードｄｆ２間に存在する残留インダクタンス）や、ダイオードｄｆ２の導通遅れにより、電圧Ｓ１Ｖｄｓは電圧Ｖｉｎ以上に上昇しようとする。このエネルギーでダイオードｄｓ１を介しスイッチ素子ｓ１に並列接続されているコンデンサＣｓ１が充電される。そして、時間ｔ３−ｔ４において電圧ＶＣｓ１はαだけ上昇し、このときの電圧ＶＣｓ１は、
ＶＣｓ１＝Ｖｉｎ−０．５α＋α＝Ｖｉｎ＋０．５αとなる。

なお、時間ｔ３−ｔ４においてコンデンサＣｓ１の電圧は既にＶｉｎ−０．５αに充電されているため、電圧Ｓ１Ｖｄｓの傾きは急峻である。このためスイッチングオフはＺＶＳ動作とならない（以下、この動作をハードスイッチングと称する）。

時刻ｔ４において電流Ｓ１Ｉｄがゼロになると、電圧ＶｄｓはリーケージインダクタンスＬｅ及び回路の残留インダクタンスと、スイッチ素子Ｓ１の出力キャパシタンス、浮遊キャパシタンスとの共振によるリンギングを経て、電圧０．５Ｖｉｎに収束する。コンデンサＣｓ１の電圧ＶＣｓ１は、ダイオードｄｓ１の放電阻止によりＶｉｎ＋０．５αに維持される。これで１／２周期の動作が終了し、続いて、制御部ＣＮＴにより制御信号Ｇ２、Ｇ４がオンされ、スイッチ素子Ｓ２、第2のスナバ回路ＳＢ２、第2の回生回路ＲＧ２について上記と同様の動作が行われる。

図2は、電圧Ｓ１ＶｄｓがＺＶＳ動作を行うため、ここでは、ソフトスイッチングのモードと称する。図3は、電圧Ｓ１ＶｄｓがＺＶＳ動作を行わないため、ここでは、ハードスイッチングのモード（後述のように、Ｔｂ＞０のため第2のモード）と称する。

上記の例では、出力電流が所定電流未満のときには、時間Ｔｂをスイッチング周期Ｔの０．００５程度ｋ １５０ｎｓに設定したが、この時間Ｔｂをゼロに設定する選択肢もある。

図４は、時間Ｔｂを３つのモードに設定したときの回路の効率を示している。

第1のモードは、図2に示すソフトスイッチングのモードである。第2、第3のモードは、図3に示すハードスイッチングのモードであり、第2のモードはＴｂ＝１５０ｎｓ、第3のモードはＴｂ＝０に設定される。

図4に示すように、出力電力が３５０Ｗ以上のときには、第1のモードが最も効率が良い。このモードでは、図2のタイムチャートに示すように、時間ＴｂにおいてスナバコンデンサＣｓ１の充電電荷が完全放電され、時間ｔ３−ｔ４で電圧Ｖｉｎになるまで充電される。出力電力が３５０Ｗ以上のときには、この放電及び充電のときの消費電力によるロスよりも、ＺＶＳ動作時のロス（図2参照）の方が十分に大きい。このため、制御部ＣＮＴはソフトスイッチングのモードを選択し、図2のタイムチャートに示す動作を行う。

一方、出力電力が３５０Ｗ未満の軽負荷のときには、第３のモードが最も効率が良く、次いで第2のモードの効率が良い。上記第２のモードでは、図３のタイムチャートに示すように、時間ＴｂにおいてスナバコンデンサＣｓ１の充電電荷がα分（一部）放電され、時間ｔ３−ｔ４で電圧Ｖｉｎになるまでα分充電される。軽負荷のときには、もし、図2に示すような第1のモードで時間Ｔｂを設定すると、時間Ｔｂにおいての完全放電と、時間ｔ３−ｔ４においての充電とによる消費電力によるロスの方が、ＺＶＳ動作時のロス（図2参照）よりも大きくなってしまう。そこで、軽負荷のときには、制御部ＣＮＴは、図3のように第2のモードとなるように時間Ｔｂを設定する。第2のモードに代えて第３のモードを選択することも可能である。

本実施形態の回路では、制御部ＣＮＴは、出力電力が３５０Ｗを基準にして、それ以上の出力電力では第1のモード（ソフトスイッチングのモード）でスイッチング制御を行い、３５０Ｗ未満では、第2のモード（ハードスイッチングにおいてＴｂ＝１５０ｎｓのモード）でスイッチング制御を行う。３５０Ｗ未満では、第３のモード（ハードスイッチングにおいてＴｂ＝０のモード）でスイッチング制御を行うことも可能である。しかし、３５０Ｗ未満のときに、第３のモードでスイッチング制御を行うと、スナバコンデンサの充電電荷が放電されないためにスイッチ素子の両端電圧が徐々に高くなっていく。そこで、このような場合は、定期的に、または、不定期にハードスイッチングの第３のモードからハードスイッチングの第２のモードに切り換えると良い。

さらに、別の実施例として、出力電流が小さくなるに応じて、時間Ｔｂを連続的にまたは非連続的に短く設定することも可能である。

なお、ソフトスイッチングのモード（第1のモード）からハードスイッチングのモード（第2のモードまたは第3のモード）への切換を行う負荷点は、定格負荷を１００％とした場合、３０〜５０％の範囲内に設定するのが好ましい。

以上のように、本実施形態によれば、スナバ回路と回生回路とを備えるＤＣ−ＤＣインバータ回路の軽負荷時での効率を改善することができる。

図５は、この発明の第２の実施形態であるＤＣ−ＤＣコンバータ回路の回路図である。このＤＣ−ＤＣコンバータ回路は、インバータ回路とトランスＴの二次側に接続した整流回路と、制御部ＣＮＴとにより構成している。インバータ回路は、詳細については後述するカレントバランスドプッシュプル型（Current Balanced P.P型)インバータ回路で構成される。

カレントバランスドプッシュプル型インバータ回路の基本回路を図6に示す。

このインバータ回路は、第1のスイッチ素子Ｓ１と、第2のスイッチ素子Ｓ２と、第1のスイッチ素子Ｓ１の正極側と第2のスイッチ素子Ｓ２の正極側間に直列的に接続される第1の一次巻線Ｐ１（Ｐ１ａ，Ｐ１ｂ）と、第1のスイッチ素子Ｓ１の負極側と第2のスイッチ素子Ｓ２の負極側間に直列的に接続される第２の一次巻線Ｐ２（Ｐ２ａ，Ｐ２ｂ）とを備えている。また、第1の一次巻線Ｐ１のセンタータップと第２の一次巻線Ｐ２のセンタータップ間に接続される電源Ｖと、第1の一次巻線Ｐ１の第1の端子と第２の一次巻線Ｐ２の第1の端子間に接続される第1の電圧源であるコンデンサＣ１と、第1の一次巻線Ｐ１の第２の端子と第２の一次巻線Ｐ２の第２の端子間に接続される第２の電圧源であるコンデンサＣ２と、を備えている。トランスＴの二次巻線Ｓには、ダイオードブリッジ整流回路と、整流出力を平滑するリアクトルＬ_０と負荷Ｒ_０が接続されている。

上記構成において、第1のスイッチ素子Ｓ１と第2のスイッチ素子Ｓ２は、制御部（図示しない）によって交互にオンオフされる。

第１のスイッチ素子Ｓ１がオンして、第１の電圧源であるコンデンサＣ１と第２の電圧源であるコンデンサＣ２により、第１の一次巻線Ｐ１、第２の一次巻線Ｐ２にそれぞれ電圧Ｖが印加され、二次巻線Ｓに出力電圧Ｖｓが発生すると、負荷Ｒ_０に出力電流Ｉ_０が流れる。これにより、一次巻線Ｐ１、Ｐ２にはそれぞれ０．５Ｉ_０・ａが流れる（トランスの巻線比＝１：ａ）。このとき、コンデンサＣ１からスイッチ素子Ｓ１に流れる電流と、コンデンサＣ２からスイッチ素子Ｓ１に流れる電流とを合成した素子電流Ｉ_Ｄ１は、
Ｉ_Ｄ１＝Ｉ_０・ａである。

コンデンサＣ１、コンデンサＣ２の充電電流（直流）Ｉｃ１′、Ｉｃ２′は、それぞれ出力電力を電源電圧で除したＩｉの半分（０．５Ｉｉ）である。したがって、コンデンサＣ１、コンデンサＣ２に流れる合成電流Ｉｃ１、Ｉｃ２は、それぞれ放電電流−充電電流＝０．５（Ｉ_Ｄ１−Ｉｉ）となる。

一方、一次巻線Ｐ１ａ、Ｐ２ｂに流れる電流は充電電流が減算されたものとなり、一次巻線Ｐ１ｂ、Ｐ２ａに流れる電流は充電電流が加算されたものとなる。すなわち、
ＩＰ１ａ，Ｉｐ２ｂ＝０．５（Ｉ_Ｄ１−Ｉｉ）
ＩＰ１ｂ，Ｉｐ２ａ＝０．５（Ｉ_Ｄ１＋Ｉｉ）
である。この電流アンバランスは問題ない。なぜなら、スイッチ素子Ｓ１、Ｓ２が交互にオンオフすることで（転流することで）平均巻線電流の平衡が保たれるからである。したがって、特にトランスのコアが偏磁するという問題を生じることはない。

また、電源Ｖから見て、Ｐ１ａ，Ｐ１ｂ，Ｐ２ａ，Ｐ２ｂの各巻線の極性はそれぞれ逆極性である。このため、電源電圧でトランスＴを直接、励磁することはない。また、一次巻線Ｐ１とＰ２にそれぞれ流入する充電電流Ｉｃ１′とＩｃ２′は逆方向であるため、コアが直流磁化するという問題もない。

上記の構成で、第１の一次巻線Ｐ１と第２の一次巻線Ｐ２にそれぞれ印加される交番電圧は電源電圧Ｖとなり、フルブリッジ型と同じとなる。また、第１の一次巻線Ｐ１と第２の一次巻線Ｐ２に設けたセンタータップは電源Ｖからのエネルギー供給用であり、出力電力供給には、図６の太線で示す電流が流れることによって、第１の一次巻線Ｐ１と第２の一次巻線Ｐ２の全巻線が利用される。このため、センタータッププッシュプル型のように、半サイクル毎に遊び巻線が生じることがない。つまり、Ｐ１ａとＰ１ｂ間のリーケージインダクタンス、及びＰ２ａとＰ３ｂ間のリーケージインダクタンスを考慮する必要がなく、そのため転流時にサージ電圧が発生することがない。したがって、サージ電圧を防ぐことを目的として、Ｐ１ａとＰ１ｂ間、Ｐ２ａとＰ２ｂ間、Ｐ１とＰ２間を密結合させる必要がない。また、電源Ｖからは、コンデンサＣ１、Ｃ２に対して、常時、充電電流０．５Ｉｉが第１の一次巻線Ｐ１と第２の一次巻線Ｐ２を介して流れている。この充電時においては、それらの巻線Ｐ１、Ｐ２間の漏れインダクタンスがリップル成分を除去するフィルタとして機能するため、電源Ｖから供給される電流Ｉｉは連続した直流となる。そのため、電源Ｖとしては、リップル成分を嫌う（リップルにより寿命特性を悪くする）電池、例えば燃料電池を使用することができる。なお、第１の一次巻線Ｐ１と二次巻線Ｓとの結合、及び第２の一次巻線Ｐ２二次巻線Ｓとの結合は、分流を平衡させることが必要であることから対称でなければならない。

このように、カレントバランスドプッシュプル型インバータ回路は、ハーフブリッジ型インバータ回路のようにスイッチ素子に大電流を流す必要がなく、また、Ｐ１ａとＰ１ｂ間のリーケージインダクタンスやＰ２ａとＰ３ｂ間のリーケージインダクタンスによるサージ電圧の対策を考えなくても良いなどの利点がある。

図5に示すＤＣ−ＤＣコンバータ回路は、以上の基本構成を備えるカレントバランスドプッシュプル型インバータ回路を用いている。さらに、このカレントバランスドプッシュプル型インバータ回路に、図1に示すハーフブリッジ型インバータ回路と同様のスナバ回路及び回生回路が付加される。すなわち、スナバ回路は、第1のスイッチ素子Ｓ１に並列に接続される第1のスナバ回路と、第2のスイッチ素子に並列に接続される第２のスナバ回路とで構成されている。また、回生回路は、第1のスナバ回路と第1のコンデンサＣ１との間に接続される第1の回生回路と、第２のスナバ回路と第２のコンデンサＣ２との間に接続される第２の回生回路とで構成されている。

前記第1のスナバ回路は、第1のスナバダイオードｄｓ１と第1のスナバコンデンサＣｓ１との直列回路で構成されている。第1の回生回路は、第3のスイッチ素子Ｓ３と、第1のリアクトルＬｆ１と、第１の回生ダイオードｄｆ３とで構成されている。回生時には、スナバコンデンサＣｓ１の充電電荷はコンデンサＣ１に回生される。前記第２のスナバ回路は、第２のスナバダイオードｄｓ２と第２のスナバコンデンサＣｓ２との直列回路で構成されている。第２の回生回路は、第４のスイッチ素子Ｓ４と、第2のリアクトルＬｆ２と、第２の回生ダイオードｄｆ４とで構成されている。回生時には、スナバコンデンサＣｓ２の充電電荷はコンデンサＣ２に回生される。これらのスナバ回路と回生回路の動作については、図1に示すハーフブリッジ型インバータ回路のものと同じである。なお、図5では、リーケージインダクタンスＬｅをトランスＴの二次側に表示しているが、図1のように一次側に表示しても等価的に同じである。

以上のカレントバランスドプッシュプル型インバータ回路においても、制御部ＣＮＴは、時間Ｔｂを図1に示すハーフブリッジ型インバータ回路と同様に制御する。図７、図８に示すように、回路の動作も図2、図3と同様である。相違点は、図７、図８では、スナバコンデンサＣｓ１の充電電圧ＶＣｓ１が２Ｖｉｎにクランプされるのに対して、図2、図3では、充電電圧ＶＣｓ１がＶｉｎにクランプされる点である。

以上の実施形態では、出力電力の大きさを検出するのに、定電圧出力を行う制御下でトランスの二次側の出力電流を検出する電流検出センサ（出力検出部）ＤＣを設けているが、これに代えて一次側の電流を検出するセンサを設けることも可能である。また、定電流出力を行う場合は、出力電圧を検出する抵抗分圧回路をトランスの二次側に設け、出力電圧に基づいて出力電力を検出することも可能である。

また、図４の第３のモードを行う場合、第１、第２のスナバコンデンサＣｓ１、Ｃｓ２の電圧を検出する回路を設け、この電圧が所定値以上で、且つ負荷電流や負荷電圧が一定未満であるときに、スイッチ素子Ｓ３、Ｓ４を短期間オンするようにしても良い。また、スナバコンデンサＣｓ１、Ｃｓ２の電圧が所定値を超えないように、このスイッチ素子のオン時間を動的に制御することも可能である。

この発明は、上記ハーフブリッジ型インバータ回路とカレントバランスドプッシュプル型インバータ回路の他、フルブリッジ型インバータ回路、プッシュップル型インバータ回路にも適用可能である。

Claims (6)

1. 第1のスイッチ素子と、
   第2のスイッチ素子と、
   前記第１のスイッチ素子及び前記第２のスイッチ素子を介して一次側に電流が供給され、二次側から負荷に対して電流が出力される出力トランスと、
   前記第1のスイッチ素子に逆並列に接続される第１のフリーホイールダイオードと、
   前記第2のスイッチ素子に逆並列に接続される第2のフリーホイールダイオードと、
   前記第1のスイッチ素子に並列に接続され、第1のスナバダイオードと第１のスナバコンデンサの直列回路を含む第1のスナバ回路と、
   前記第2のスイッチ素子に並列に接続され、第2のスナバダイオードと第2のスナバコンデンサの直列回路を含む第2のスナバ回路と、
   前記第１のスイッチ素子及び前記第2のスイッチ素子に電圧を印加する電圧源と、
   前記第１のスナバ回路と前記電圧源間に接続される第1の回生回路と、
   前記第2のスナバ回路と前記電圧源間に接続される第2の回生回路と、を備え、
   前記第１の回生回路は、第３のスイッチ素子と、第１のリアクトルと、第１の回生用ダイオードとの直列回路を含み、
   前記第２の回生回路は、第４のスイッチ素子と、第２のリアクトルと、第２の回生用ダイオードとの直列回路を含み、さらに、
   前記第１のスイッチ素子と前記第2のスイッチ素子を交互にオンオフし、前記第３のスイッチ素子と前記第４のスイッチ素子を交互にオンオフする制御部と、
   出力電力の大きさを検出する出力検出部とを備え、
   前記制御部は、前記出力検出部で検出した出力電力の大きさに応じて前記第３のスイッチ素子と前記第４のスイッチ素子のオン時間を制御することを特徴とするインバータ回路。
2. 前記第１のリアクトルと前記第２のリアクトルは一つのリアクトルで兼用されており、
   前記電圧源は、第１の電圧源コンデンサと第２の電圧源コンデンサの直列回路と該直列回路に並列に接続された電源とで構成され、
   前記第１の回生回路は、前記第１のスナバ回路と前記第１の電圧源コンデンサ間に接続され、
   前記第２の回生回路は、前記第２のスナバ回路と前記第２の電圧源コンデンサ間に接続され、
   前記第1の回生回路の前記第１のリアクトルは前記第3のスイッチ素子と前記第１の電圧源コンデンサ間に接続され、
   前記第２の回生回路の前記第２のリアクトルは前記第４のスイッチ素子と前記第２の電圧源コンデンサ間に接続されている、請求項１記載のインバータ回路。
3. 前記出力トランスは、
   前記第１のスイッチ素子の正極側と前記第２のスイッチ素子の正極側間に接続される第１の一次巻線と、前記第１のスイッチ素子の負極側と前記第２のスイッチ素子の負極側間に接続される第２の一次巻線とを備え、
   前記電圧源は、
   前記第１の一次巻線が前記第２のスイッチ素子に接続される第１の接続点と前記第１のスイッチ素子間に接続され、前記第１の一次巻線を介して前記第１のスイッチ素子に電圧を印加する第１の電圧源と、
   前記第１の一次巻線が前記第１のスイッチ素子に接続される第２の接続点と前記第２のスイッチ素子間に接続され、前記第１の一次巻線を介して前記第２のスイッチ素子に電圧を印加する第２の電圧源と、
   前記第1の一次巻線のセンタータップと、前記第2の一次巻線のセンタータップ間に接続され、前記第1、第2の電圧源に対して前記第1の一次巻線及び前記第２の一次巻線を介してエネルギー供給する電源と、を備える請求項１記載のインバータ回路。
4. 前記制御部は、前記出力検出部で検出した出力電力が一定電力以上のときは前記第３のスイッチ素子と前記第４のスイッチ素子のオン時間を、前記第１のスナバコンデンサと前記第２のスナバコンデンサの充電電荷が略完全放電される時間に設定し、前記出力検出部で検出した出力電力が一定電力未満のときは前記第３のスイッチ素子と前記第４のスイッチ素子のオン時間を、前記第１のスナバコンデンサと前記第２のスナバコンデンサの充電電荷が部分的に放電される時間に設定する、請求項１〜３のいずれかに記載のインバータ回路。
5. 前記制御部は、前記出力検出部で検出した出力電力が一定電力以上のときは前記第３のスイッチ素子と前記第４のスイッチ素子のオン時間を、前記第１のスナバコンデンサと前記第２のスナバコンデンサの充電電荷が略完全放電される時間に設定し、前記出力検出部で検出した出力電力が一定電力未満のときは前記第３のスイッチ素子と前記第４のスイッチ素子のオン時間をゼロに設定する、請求項１〜３のいずれかに記載のインバータ回路。
6. 前記制御部は、前記出力検出部で検出した出力電力が小さくなるに応じて、前記第３のスイッチ素子と前記第４のスイッチ素子のオン時間を短く設定する、請求項１〜３のいずれかに記載のインバータ回路。

Images