JP2002348198A - 半導体素子エピタキシャル成長用基板及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 固相成長による育成された高品位、高抵抗の
単結晶を有効利用して、低コストでありながら、結晶品
質が極めて良好で電気的特性に非常に優れた半導体素子
の作成が可能な半導体素子エピタキシャル成長用基板及
びその製造方法を提供する。 【解決手段】 ＳｉＣ単結晶を種結晶として固相成長さ
れた育成単結晶２Ａ中に水素イオンを注入するととも
に、育成単結晶２Ａの表面にＳｉＯ₂ 層８を介して基板
支持体３を積層し、それら積層体に加圧力を負荷した状
態で加熱処理することにより、育成単結晶本体２´から
薄膜状の育成単結晶層２を剥離分割するとともに、その
薄膜状育成単結晶層２とＳｉまたはＳｉＣの多結晶体か
らなる基板支持体３とをＳｉＯ₂ 層８を介して融着一体
化して、半導体素子エピタキシャル成長用基板１を作成
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体素子エピタキ
シャル成長用基板およびその製造方法に関する。詳しく
は、携帯電話や高機能携帯電話等の高周波デバイス、あ
るいは、発光ダイオードや半導体レーザ等の発光素子と
して注目されているＧａＮなど窒化ガリウム系半導体素
子をエピタキシャル成長させる際に用いられる半導体素
子エピタキシャル成長用基板及びその製造方法に関する
ものである。

【０００２】

【従来の技術】この種の半導体素子エピタキシャル成長
用基板として、従来では、（１）シリコン（Ｓｉ）基板
上に、例えば熱ＣＶＤ法により炭化ケイ素（ＳｉＣ）の
エピタキシャル層を形成し、このＳｉＣエピタキシャル
層にＧａＮなど窒化ガリウム系半導体素子をエピタキシ
ャル成長させたもの、（２）サファイヤ（Ａｌ₂ Ｏ₃ ）
基板を使用し、このサファイヤ基板の（０００１）面上
にＭＯＣＶＤ(Metal Organic Chemical Vapor Depositi
on) 法でＧａＮなど窒化ガリウム系半導体素子をエピタ
キシャル成長させたもの、が知られている。

【０００３】

【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体素子エピタキシャル成長用基板のうち、
（１）のシリコン基板上にＳｉＣエピタキシャル層を形
成してなるものは、サファイヤ基板に比べて加工が容易
であるとともに、電気的な導通性にも優れ、半導体素子
の構造形態の制約が少ないという利点を有する反面、半
導体素子のエピタキシャル成長温度が高いために、この
エピタキシャル成長以前にシリコン基板上に形成するＳ
ｉＣエピタキシャル層形成材料に大きな制限があり、特
に、ＧａＮなどの窒化ガリウム系半導体素子を高温（１
０００〜１０４０℃）でエピタキシャル成長させると、
ＳｉＣエピタキシャル層と窒化ガリウム系半導体層（以
下、ＧａＮエピタキシャル層と称する）との熱膨張率の
差が原因で、両層間に熱歪が発生するだけでなく、室温
にまで冷却されたとき、ＧａＮエピタキシャル層に引張
り応力が負荷されてクラックが発生しやすく、良好な結
晶品質が得られず、窒化ガリウム系半導体素子を作成す
ることができない。

【０００４】また、（２）のサファイヤ基板を用いるも
のは、サファイヤ自体の硬度が非常に硬く化学的に安定
し、かつ、電気的に絶縁性を有するものであるために、
エッチング等の加工性が悪いだけでなく、基板裏面に電
極を設けることができないなど半導体素子の構造形態に
大きな制約がある。その上、ＧａＮエピタキシャル層の
成長時に、結晶欠陥を多く含むＧａＮエピタキシャル層
と基板との間で結晶格子の不整合が大きくて結晶品質の
向上には限界がある。さらに、サファイヤ基板と成長さ
れるＧａＮエピタキシャル層との間の熱膨張率の差は
（１）のＳｉＣエピタキシャル層の場合に比べて、一層
大きい（因みに、ＳｉＣの熱膨張率：４．２×１０^-6／
°Ｋ、サファイヤの熱膨張率：７．５×１０^-6／°Ｋ、
ＧａＮの熱膨張率：５．６×１０^-6／°Ｋ）ために、Ｇ
ａＮエピタキシャル層を高温で成長させた後、室温に戻
したとき、圧縮応力が負荷されてクラックが発生し、結
晶品質を一層低下させるという問題があった。

【０００５】本発明は上記の実情に鑑み、本発明者らに
よる永年に亘る鋭意研究の成果として育成に成功してい
る高品位、高抵抗のＳｉＣ単結晶を巧みに有効利用する
ことによって、低コストでありながら、結晶品質が極め
て良好で電気的特性に非常に優れた半導体素子を作成す
ることができる半導体素子エピタキシャル成長用基板お
よびその製造方法を提供することを目的としている。

【０００６】本発明の他の目的は、上記目的に加えて、
高性能基板の製造歩留りを向上して基板単価の著しい低
減を図ることができるようにすることにある。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の発明に係る半導体素子エピタキシ
ャル成長用基板は、ＳｉＣ単結晶を種結晶として成長さ
れた育成単結晶中への水素イオンの注入によって育成単
結晶本体から薄膜状に剥離分割された育成単結晶層と、
基板支持体とが、８００〜９５０℃の温度範囲で軟化流
動可能な接合層を介して融着一体化されていることを特
徴とするものである。

【０００８】ここで、育成単結晶は、気相成長や液相成
長により育成されたものであってもよいが、特に、請求
項２に記載のように、固相成長により育成されたもので
あることが望ましい。

【０００９】上記のような構成要件を有する請求項１及
び請求項２に記載の発明による半導体素子エピタキシャ
ル成長用基板は、本発明者らが永年に亘って鋭意研究を
続けた結果として開発に成功したところの、ＳｉＣ単結
晶を種結晶とする固相成長により育成した単結晶を基板
の主要材料として利用している。このような固相成長に
よる育成単結晶は、従来より用いられていたＳｉ基板や
Ｓｉ基板上に熱ＣＶＤ法によりＳｉＣエピタキシャル層
を形成してなるものに比べて高品位、高抵抗であるとと
もに、高温特性、高周波特性にも優れている等の多くの
優位性を有し、また、サファイヤ基板に比べると電気導
通性に優れ、基板裏面にも自由に電極を設けることがで
きるなど半導体素子の構造形態の制約が少ないととも
に、ＧａＮなどの半導体素子エピタキシャル成長時にお
けるエピタキシャル層と基板との間の結晶格子の不整合
も非常に少なくて半導体素子としての結晶品質の向上が
図れるという優位性を有している。

【００１０】本発明は、上記のような多くの優位性を有
する育成単結晶をバルク状で使用するのではなく、その
育成単結晶を水素イオンの注入法により機械的カッティ
ング手段の場合には避けられない研削、研磨等による材
料ロスのほとんどない状態で薄膜化するとともに、その
薄膜状育成単結晶層を８００〜９５０℃の温度範囲で軟
化流動可能な接合層を介して支持体に融着一体化させる
ことにより、高価な育成単結晶の使用量を最少必要限に
抑えつつも取扱い上支障のない厚み、強度を確保させる
ことが可能であり、これによって、工程の削減と相俟っ
て基板全体の製造コストをできるだけ低減しながら、上
述したような結晶品質の向上により電気的特性に非常に
優れた基板を得ることが可能である。

【００１１】また、請求項９に記載の発明に係る半導体
素子エピタキシャル成長用基板の製造方法は、ＳｉＣ単
結晶を種結晶として固相成長された育成単結晶中にその
表面側から水素イオンを注入する工程と、育成単結晶の
表面に８００〜９５０℃の温度範囲で軟化流動可能な接
合層を形成する工程と、その接合層の表面に基板支持体
を積層させ、かつ、押圧しながら加熱処理することによ
り、水素イオンの平均侵入深さで育成単結晶本体から薄
膜状の育成単結晶層を剥離分割するとともに、その薄膜
状育成単結晶層と基板支持体とを接合層を介して融着一
体化してエピタキシャル成長用基板を作成する工程とを
備え、エピタキシャル成長用基板が分離された後の種結
晶と一体のままにある残部の育成単結晶本体に対して上
記の工程を複数回繰り返して複数のエピタキシャル成長
用基板を作成することを特徴とするものである。

【００１２】ここでも、育成単結晶は、気相成長や液相
成長により育成されたものであってもよいが、特に、請
求項１０に記載のように、固相成長により育成されたも
のであることが望ましい。

【００１３】上記請求項９及び請求項１０に記載の発明
に係る半導体素子エピタキシャル成長用基板の製造方法
によれば、上記請求項１及び請求項２の発明と同様に、
ＳｉＣ単結晶を種結晶として固相成長され従来の基板に
比べて既述のような多くの優位性を有する育成単結晶を
水素イオンの注入法により剥離分離した薄膜状の育成単
結晶層を基板の主要材料として有効利用し、この薄膜状
の育成単結晶層を基板支持体に接合層を介して融着一体
化することで、高価な育成単結晶の使用量を最少必要限
に抑えつつエピタキシャル成長用基板として取扱い上支
障のない厚み、強度を確保させて、機械的カッティング
手段の場合には避けられない研削、研磨等の工程削減と
材料ロスの軽減が図れるだけでなく、薄膜状育成単結晶
が剥離分離された後の種結晶と一体のままにある残部の
高品位、高抵抗の育成単結晶本体を水素イオンの注入法
によりロスなく薄膜状に剥離分離して複数のエピタキシ
ャル成長用基板の主要材料に有効利用することによって
製造歩留まりの向上が図れ、これらの相乗作用によって
基板全体の製造コスト、ひいては、基板単価の著しい低
減を図りながら、エピタキシャル成長面の結晶品質の向
上により電気的特性に非常に優れた基板を得ることが可
能である。

【００１４】特に、請求項１０に記載の発明に係る半導
体素子エピタキシャル成長用基板の製造方法おいて、エ
ピタキシャル成長用基板が分離された後の種結晶と一体
のままにある残部の育成単結晶本体に対する上記工程の
複数回繰り返しによって残った種結晶を請求項１１に記
載のように、育成単結晶の固相成長に繰り返し使用する
ことによって、種結晶自体のリサイクルも図り、エピタ
キシャル成長用基板の製造コストを一層低減することが
できる。

【００１５】上記請求項１及び請求項２に記載の発明に
係る半導体素子エピタキシャル成長用基板並びに請求項
９及び請求項１０に記載の発明に係る半導体素子エピタ
キシャル成長用基板の製造方法において、基板の主要材
料として利用される育成単結晶層としては、請求項３及
び請求項１２に記載のように、２．５〜１０μｍ、好ま
しくは、３．０〜５．０μｍの厚さに剥離分割されるこ
とが望ましい。すなわち、薄膜状育成単結晶層上に例え
ばＧａＮエピタキシャル層を成長させる際、育成単結晶
層が１０μｍを超える厚さのバルク状のものであった
り、あるいは、２．５μｍ未満の超薄膜の場合は、両層
の弾性率の相違に起因してＧａＮエピタキシャル層の成
長に伴い負荷される引っ張り応力により育成単結晶層に
クラックが入って層全体に割れが発生しやすい。これに
対して、２．５〜１０μｍの厚さの場合は、両層の弾性
率が分配されて均衡状態を保つために、割れが発生せ
ず、半導体素子のエピタキシャル成長にも十分に耐応さ
せることができる。

【００１６】また、上記請求項１及び請求項２に記載の
発明に係る半導体素子エピタキシャル成長用基板並びに
請求項９及び請求項１０に記載の発明に係る半導体素子
エピタキシャル成長用基板の製造方法における基板支持
体としては、半導体素子をエピタキシャル成長させる面
が高品位、高抵抗の育成単結晶層であることから、結晶
品質に優れたものを用いる必要はなく、薄膜状の育成単
結晶層を含めて基板全体を取扱い上支障のない厚み、強
度に確保し、かつ、電気導通性及び放熱性（熱伝導性）
を有するものであれば十分であり、その意味から請求項
４および請求項１３に記載のように、ＳｉまたはＳｉＣ
の多結晶体を用いることが好ましい。

【００１７】また、上記請求項１及び請求項２に記載の
発明に係る半導体素子エピタキシャル成長用基板並びに
請求項９及び請求項１０に記載の発明に係る半導体素子
エピタキシャル成長用基板の製造方法において、請求項
５及び請求項１４に記載のように、ＧａＮ等の半導体素
子エピタキシャル成長面となる薄膜状育成単結晶層の表
面変質を、例えばプラズマ放電加工などを用いて除去処
理することによって、半導体素子エピタキシャル成長時
におけるエピタキシャル層と基板の結晶格子の不整合を
少なく保ち、界面におけるミスマッチを極力抑制して結
晶品質の一層の向上を図ることができる。

【００１８】さらに、上記請求項１及び請求項２に記載
の発明に係る半導体素子エピタキシャル成長用基板並び
に請求項９及び請求項１０に記載の発明に係る半導体素
子エピタキシャル成長用基板の製造方法において、基板
支持体と薄膜状の育成単結晶層とを融着一体化する接合
層としては、請求項６及び請求項１５に記載のようなＳ
ｉＯ₂ 層、あるいは、請求項７及び請求項１６に記載の
ように、８００〜９５０℃の温度範囲で軟化流動可能な
ガラス層のいずれであっても、基板支持体と薄膜状の育
成単結晶層を強力に結合することが可能で、半導体素子
エピタキシャル成長用基板として品質的にも取扱い性能
上にも優れた製品を提供することができる。特に、接合
層がＳｉＯ₂ 層である場合、そのＳｉＯ₂ 層をＳｉＯ₂
粉体もしくはシリコン化合物の塗布あるいはスパッタリ
ングにより膜状に形成するものの方が、育成単結晶の表
面の一部を酸化させてＳｉＯ₂ 層を形成するものに比べ
て、高価な育成単結晶の無駄な使用がなく、その育成単
結晶の基板主要材料としての繰り返し再利用率が大きく
なり、基板全体の製造コスト、ひいては、基板単価の一
層の低減を達成することができる。

【００１９】

【発明の実施の形態】以下、本発明の実施の形態を図面
にもとづいて説明する。図１は本発明に係る半導体素子
エピタキシャル成長用基板の縦断面図であり、この半導
体素子エピタキシャル成長用基板１は、後述する固相成
長により育成された育成単結晶をイオン注入法によって
２．５〜１０μｍ、好ましくは３．０〜５．０μｍの厚
さに剥離分離された薄膜状の育成単結晶層２と、Ｓｉま
たはＳｉＣの多結晶体を用いた基板支持体３とが８００
〜９５０℃の温度範囲で軟化流動可能な接合層の一例と
なるＳｉＯ₂ 層８を介して融着一体化され、かつ、薄膜
状育成単結晶層２の表面はプラズマ放電加工により、そ
の変質が除去処理されている。

【００２０】次に、上記半導体素子エピタキシャル成長
用基板１の製造方法を、（１）図２に示す固相成長によ
る単結晶の育成方法と、（２）図３に示すＳＯＩ(silic
on−on−insulator)構造の基板製造方法とに分け、その
（１），（２）の両方法に関し、丸付き数字を付して工
程順に詳細に説明する。 （１）育成単結晶の育成方法（図２参照）： α−ＳｉＣ単結晶からなる種結晶４上に、β−ＳｉＣ
からなる多結晶層５を熱ＣＶＤ法により３００μｍの厚
さに形成する。 上記種結晶４と多結晶層５からなる複合体６を、１９
００〜２４００℃、好ましくは２０００〜２２００℃の
温度範囲で、かつ、ＳｉＣ飽和蒸気圧下で熱処理するこ
とにより、多結晶層５をα−ＳｉＣに転化させて種結晶
４の結晶軸と同方位に配向された単結晶２Ａを固相成長
により一体に育成する。 上記のようにして固相成長された育成単結晶２Ａの成
長面（Ｃ面）をダイヤモンド砥粒によって研磨し、ＲＭ
Ｓ５オングストローム程度の平坦面で大きさが２０ｍｍ
角、３００μｍ厚さの育成単結晶２Ａを持ち、種結晶４
を含む全体厚さがおおよそ１．５ｍｍの中間素材７を製
造する。

【００２１】（２）ＳＯＩ構造の基板製造方法（図３参
照）： 中間素材７における育成単結晶２Ａ中に水素イオンＨ
⁺ を１００ｋｅＶの加電圧でドーズ量２×１０¹⁶〜１×
１０¹⁷／ｃｍ² の範囲で注入する。このときの注入加速
電圧を調整することにより、水素原子の濃度分布のピー
クを厚さｔ１＝２．５〜３．０μｍの範囲に任意にコン
トロールすることが可能である。 しかる後、上記育成単結晶２Ａの表面に、マグネロト
ンスパッタ装置を用いて、１００ｍｍのＳｉＯ₂ 板をタ
ーゲットにＳｉＯ₂ 粉体をスパッタリングすることによ
り、接合層の一例として１０００オングストロームのＳ
ｉＯ₂ 層８を成膜する。 次に、中間素材７におけるＳｉＯ₂ 層８をＳｉまたは
ＳｉＣの多結晶体からなる基板支持体３の鏡面に対峙さ
せて積層し、かつ、５ｋｇ／ｃｍ² の加圧力を負荷した
状態でＡｒ雰囲気中において、５時間かけて室温から８
００℃まで加熱昇温するとともに、８００℃から１１０
０℃まで２時間かけて加熱昇温保持した後、室温まで降
温させて除荷することにより、水素イオンの平均侵入深
さで育成単結晶本体２´から３．０μｍ厚さの薄膜状育
成単結晶層２を剥離分割するとともに、その薄膜状育成
単結晶層２をＳｉＯ₂ 層８を介して基板支持体３に融着
一体化して図１に示すような半導体素子エピタキシャル
成長用基板１を作成する。 その半導体素子エピタキシャル成長用基板１における
薄膜状育成単結晶２の表面をプラズマ放電加工すること
により、表面変質を除去処理する。この表面変質除去後
の表面を光干渉式粗さ測定装置で測定したところ、ＲＭ
Ｓ８オングストロームの表面粗さであり、ＣａＮなど半
導体素子エピキタシャル成長面として良好であることが
確認できた。

【００２２】上記のようにして半導体素子エピタキシャ
ル成長用基板１が分離された後の種結晶４が一体のまま
にある残部の育成単結晶本体２´は、未だ２９７μｍの
厚さを有しており、また、その残部の育成単結晶本体２
´の表面粗さはＲＭＳ１０オングストローム程度であ
り、研磨しないで上記〜の工程を複数回、具体的に
は、約１００回繰り返し使用することによって、１００
個程度の均質な半導体素子エピタキシャル成長用基板１
を製造することが可能であり、高価な育成単結晶の繰り
返し再利用率を大きくして基板１の製造コスト、ひいて
は、基板単価の低減を達成することができる。

【００２３】また、上記〜の工程の複数回、具体的
には、約１００回の繰り返しによって残った種結晶４に
ついては、上記（１）における〜工程の固相成長に
よる単結晶２Ａの育成、さらにはそれに続く上記（２）
における〜工程の基板製造にリサイクル使用するこ
とが可能であり、このように種結晶４自体のリサイクル
によってエピタキシャル成長用基板１の製造コストの一
層の低減を図ることができる。

【００２４】なお、上記実施の形態では、薄膜状の育成
単結晶層２とＳｉまたはＳｉＣからなる基板支持体３と
の融着一体化のための接合層として、熱伝導性に優れエ
ピタキシャル成長用基板１の製造熱処理時の昇温及び冷
却性がよく、その結果、基板製造効率の向上に寄与する
ＳｉＯ₂ 層８を用いたが、これに代えて、８７０℃近傍
で軟化流動するガラス層を用いてもよく、この場合は、
基板の結晶品質の一層の向上を図ることができる。

【００２５】

【発明の効果】以上のように、請求項１及び請求項２並
びに請求項９及び請求項１０に記載の発明によれば、半
導体素子エピタキシャル成長用基板の成長面となる主要
材料として、本発明者らが永年に亘る鋭意研究の成果と
して育成に成功し、従来より用いられていたＳｉ基板や
ＳｉＣエピタキシャル層に比べて高品位、高抵抗で、か
つ高温特性、高周波特性にも優れ、また、サファイヤ基
板に比べて電気導通性に優れ、かつ基板裏面に自由に電
極を設けるなど半導体素子の構造形態の制約が少ない上
に、半導体素子エピタキシャル成長時におけるエピタキ
シャル層との間の結晶格子の不整合が非常に少ないとい
った多くの優位性を有する固相成長による育成単結晶を
使用することによって、半導体素子をエピキタシャル成
長する時の結晶品質の向上が図れ、電気的特性に非常に
優れた基板を得ることができる。しかも、高品位、高抵
抗で結晶格子の不整合の小さい育成単結晶をバルク状で
使用するのではなく、水素イオンの注入法といった材料
ロスをほとんど招くことのない手段で薄膜状に剥離分割
して用い、かつ、薄膜状に剥離分割された育成単結晶層
を接合層を介して支持体に融着一体化させて取扱い上支
障のない厚み、強度を確保することによって、高価な育
成単結晶の使用量及びロスを最少必要限に抑えるととも
に研磨、研削等を不要にして製造工程の削減を図ること
ができ、したがって、上述したような電気的特性に非常
に優れた基板の製造コストを低減し基板単価の著しい低
下を図ることができるという効果を奏する。

【００２６】特に、製造方法において、薄膜状育成単結
晶が剥離分離された後の種結晶と一体のままにある残部
の高品位、高抵抗の育成単結晶本体を水素イオンの注入
法によりロスなく薄膜状に剥離分割して複数のエピタキ
シャル成長用基板の主要材料に有効利用することによっ
て製造歩留まりの向上が図れ、基板全体の製造コスト、
ひいては、基板単価のより一層の低減を図ることができ
る。

【００２７】また、請求項１１に記載したように、エピ
タキシャル成長用基板が分離された後の種結晶と一体の
ままにある残部の育成単結晶本体を複数回剥離分割して
サイクル利用する工程を複数回繰り返した後に残った種
結晶を育成単結晶の固相成長に繰り返し使用する場合
は、種結晶自体のリサイクルによってエピタキシャル成
長用基板の製造コストの一層の低減を図ることができる
という効果も奏する。

【図面の簡単な説明】

【図１】本発明に係る半導体素子エピタキシャル成長用
基板の縦断面図である。

【図２】同半導体素子エピタキシャル成長用基板の製造
方法のうち、固相成長による単結晶の育成方法を工程順
に示す概略断面図である。

【図３】同半導体素子エピタキシャル成長用基板の製造
方法のうち、ＳＯＩ構造の基板製造方法を工程順に示す
概略断面図である。

【符号の説明】

１ 半導体素子エピタキシャル成長用基板 ２ 薄膜状育成単結晶層 ２Ａ 育成単結晶 ２´ 育成単結晶本体 ３ 基板支持体 ４ 種結晶 ８ ＳｉＯ₂ 層（接合層の一例）

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4G077 AA03 BE08 CA00 DB01 ED04 FE06 FE11 FF01 FF03 FJ03 FJ06 HA12 5F041 AA40 CA33 CA40 5F045 AB14 AF19 5F073 CA02 CB04 DA07 DA14 DA35

Claims (17)

【特許請求の範囲】
1. 【請求項１】 ＳｉＣ単結晶を種結晶として成長された
   育成単結晶中への水素イオンの注入によって育成単結晶
   本体から薄膜状に剥離分割された育成単結晶層と、基板
   支持体とが、８００〜９５０℃の温度範囲で軟化流動可
   能な接合層を介して融着一体化されていることを特徴と
   する半導体素子エピタキシャル成長用基板。
2. 【請求項２】 上記育成単結晶は、種結晶の固相成長に
   より育成されたものである請求項１に記載の半導体素子
   エピタキシャル成長用基板。
3. 【請求項３】 上記育成単結晶層が、２．５〜１０μｍ
   の厚さに剥離分割されている請求項１または２に記載の
   半導体素子エピタキシャル成長用基板。
4. 【請求項４】 上記基板支持体として、ＳｉまたはＳｉ
   Ｃの多結晶体を用いる請求項１ないし３のいずれかに記
   載の半導体素子エピタキシャル成長用基板。
5. 【請求項５】 上記基板支持体に融着一体化された薄膜
   状育成単結晶層は、その表面変質の除去処理が施されて
   いる請求項１ないし４のいずれかに記載の半導体素子エ
   ピタキシャル成長用基板。
6. 【請求項６】 上記接合層が、ＳｉＯ₂ 層である請求項
   １ないし５のいずれかに記載の半導体素子エピタキシャ
   ル成長用基板。
7. 【請求項７】 上記接合層が、８００〜９５０℃の温度
   範囲で軟化流動可能なガラス層である請求項１ないし５
   のいずれかに記載の半導体素子エピタキシャル成長用基
   板。
8. 【請求項８】 上記ＳｉＯ₂ 層が、ＳｉＯ₂ 粉体もしく
   はシリコン化合物の塗布あるいはスパッタリングにより
   膜状に形成されたものである請求項６に記載の半導体素
   子エピタキシャル成長用基板。
9. 【請求項９】 ＳｉＣ単結晶を種結晶として成長された
   育成単結晶中にその表面側から水素イオンを注入する工
   程と、 育成単結晶の表面に８００〜９５０℃の温度範囲で軟化
   流動可能な接合層を形成する工程と、 その接合層の表面に基板支持体を積層させ、かつ、押圧
   しながら加熱処理することにより、水素イオンの平均侵
   入深さで育成単結晶本体から薄膜状の育成単結晶層を剥
   離分割するとともに、その薄膜状育成単結晶層と基板支
   持体とを接合層を介して融着一体化してエピタキシャル
   成長用基板を作成する工程とを備え、 エピタキシャル成長用基板が分離された後の種結晶と一
   体のままにある残部の育成単結晶本体に対して上記の工
   程を複数回繰り返して複数のエピタキシャル成長用基板
   を作成することを特徴とする半導体素子エピタキシャル
   成長用基板の製造方法。
10. 【請求項１０】 上記育成単結晶は、種結晶の固相成長
    により育成されたものである請求項９に記載の半導体素
    子エピタキシャル成長用基板の製造方法。
11. 【請求項１１】 エピタキシャル成長用基板が分離され
    た後の種結晶と一体のままにある残部の育成単結晶本体
    に対する上記工程の複数回繰り返しによって残った種結
    晶を育成単結晶の固相成長に繰り返し使用する請求項１
    ０に記載の半導体素子エピタキシャル成長用基板の製造
    方法。
12. 【請求項１２】 上記育成単結晶層は、２．５〜１０μ
    ｍの厚さで育成単結晶本体から剥離分割される請求項９
    ないし１１のいずれかに記載の半導体素子エピタキシャ
    ル成長用基板の製造方法。
13. 【請求項１３】 上記基板支持体として、ＳｉまたはＳ
    ｉＣの多結晶体を使用する請求項９ないし１２のいずれ
    かに記載の半導体素子エピタキシャル成長用基板の製造
    方法。
14. 【請求項１４】 上記基板支持体に融着一体化された薄
    膜状育成単結晶層の表面に対する変質除去処理が施され
    る請求項９ないし１３のいずれかに記載の半導体素子エ
    ピタキシャル成長用基板の製造方法。
15. 【請求項１５】 上記接合層として、ＳｉＯ₂ 層を用い
    る請求項９ないし１４のいずれかに記載の半導体素子エ
    ピタキシャル成長用基板の製造方法。
16. 【請求項１６】 上記接合層として、８００〜９５０℃
    の温度範囲で軟化流動可能なガラス層を用いる請求項９
    ないし１４のいずれかに記載の半導体素子エピタキシャ
    ル成長用基板の製造方法。
17. 【請求項１７】 上記ＳｉＯ₂ 層が、ＳｉＯ₂ 粉体もし
    くはシリコン化合物の塗布あるいはスパッタリングによ
    り膜状に形成されたものである請求項１５に記載の半導
    体素子エピタキシャル成長用基板の製造方法。