JP4982259B2 - Ｉｉｉ族窒化物化合物半導体発光素子の製造方法 - Google Patents

Ｉｉｉ族窒化物化合物半導体発光素子の製造方法 Download PDF

Info

Publication number
JP4982259B2
JP4982259B2 JP2007157670A JP2007157670A JP4982259B2 JP 4982259 B2 JP4982259 B2 JP 4982259B2 JP 2007157670 A JP2007157670 A JP 2007157670A JP 2007157670 A JP2007157670 A JP 2007157670A JP 4982259 B2 JP4982259 B2 JP 4982259B2
Authority
JP
Japan
Prior art keywords
layer
target
light emitting
group iii
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007157670A
Other languages
English (en)
Other versions
JP2008311421A (ja
Inventor
久幸 三木
保正 佐々木
健三 塙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko KK
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2007157670A priority Critical patent/JP4982259B2/ja
Publication of JP2008311421A publication Critical patent/JP2008311421A/ja
Application granted granted Critical
Publication of JP4982259B2 publication Critical patent/JP4982259B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明は、発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、電子デバイス等に、好適に用いられるＩＩＩ族窒化物化合物半導体発光素子の製造方法、及びＩＩＩ族窒化物化合物半導体発光素子、並びにＩＩＩ族窒化物化合物半導体発光素子を用いたランプに関する。
ＩＩＩ族窒化物半導体は、可視光から紫外光領域の範囲に相当するエネルギーの直接遷移型のバンドギャップを有し、発光効率に優れていることから、ＬＥＤやＬＤ等の発光素子として用いられている。
また、ＩＩＩ族窒化物半導体は、電子デバイスに用いた場合でも、従来のＩＩＩ−Ｖ族化合物半導体を用いた場合に比べ、優れた特性を有する電子デバイスが得られる。
このようなＩＩＩ族窒化物化合物半導体は、一般的に、トリメチルガリウム、トリメチルアルミニウムおよびアンモニアを原料として、ＭＯＣＶＤ法によって製造されている。ＭＯＣＶＤ法は、キャリアガスに原料の蒸気を含ませて基板表面に運搬し、加熱された基板との反応で分解することにより、結晶を成長させる方法である。
一方、ＩＩＩ族窒化物化合物半導体の結晶をスパッタによって製造する研究も行われている。具体的には、例えば、Ｎ２ガスを用いた高周波マグネトロンスパッタリングにより、Ｓｉの（１００）面、及びＡｌ２Ｏ３の（０００１）面上にＧａＮ層を成膜する方法が提案されている（例えば、非特許文献１）。
また、カソードと固体状のターゲットとを向かい合わせ、基板とターゲットとの間にメッシュを入れた装置を用いてＧａＮ層を成膜する方法が提案されている（例えば、非特許文献２）。
また、上述のようなＩＩＩ族窒化物化合物半導体の結晶からなるＧａＮ層を成膜する場合、例えば、ＧａＮ層中にＳｉやＭｇ等のドーパント元素がドーピングされた混晶を成膜する方法が用いられる。この際、母材となるＧａ元素に対してドーパント元素を混合したターゲットを用い、スパッタ法によってＧａＮ層を成膜する方法が提案されている（例えば、非特許文献３）。
牛玖 由紀子（Ｙ．ＵＳＨＩＫＵ）他、「２１世紀連合シンポジウム論文集」、Ｖｏｌ．２ｎｄ、ｐ２９５（２００３）、 ティー・キクマ（Ｔ．Ｋｉｋｕｍａ）他、「バキューム（Ｖａｃｕｕｍ）」、Ｖｏｌ．６６、Ｐ２３３（２００２） 応用物理学会編「第６６回応用物理学会」パンフレット、７ａ−Ｎ−６、１分冊、ｐ２４８（２００５年秋）
しかしながら、従来のスパッタ法において、ドーパント元素がドーピングされたガリウム窒化物半導体の結晶を成膜する場合には、連続して成膜するとドーピング濃度がばらつくことが問題となっていた。ドーピング濃度が一定に保たれないと、安定した特性を有するＩＩＩ族窒化物化合物半導体発光素子が得られない。
また、ＭＯＣＶＤ法を用いて、ＧａＮ層としてＭｇ元素のドープされたＡｌＧａＮ等を成膜する場合には、Ａｌの組成に応じて結晶内に取り込まれるＭｇの量が変化するため、Ａｌ組成が低い場合にはＭｇが入りやすいものの、Ａｌ組成が高いときにはＭｇが入りにくいという問題があった。
本発明は上記課題に鑑みてなされたものであり、ガリウム窒化物半導体の結晶中におけるドーパント元素のドーピング濃度を容易に最適化でき、連続して成膜したとしても、ドーピング濃度を一定に保つことができ、安定した特性を有するＩＩＩ族窒化物化合物半導体発光素子を製造できるＩＩＩ族窒化物化合物半導体発光素子の製造方法を提供することを目的とする。
さらに、上記の製造方法で得られるＩＩＩ族窒化物化合物半導体発光素子、並びにランプを提供することを目的とする。
本発明者等は、上記問題を解決するために鋭意検討した結果、Ｇａ元素を含有するＧａターゲットとドーパント元素からなるドーパントターゲットとを用い、Ｇａターゲットをスパッタにより励起させると同時に、ドーパントターゲットをビーム状とした荷電粒子により励起させて、ガリウム窒化物半導体からなる層を形成することで、得られたガリウム窒化物半導体層中におけるドーパント元素のドーピング濃度を容易に最適化でき、連続して成膜したとしても、ドーピング濃度を一定に保つことができることを見出し、本発明を完成した。
即ち、本発明は以下に関する。
［１］ ＩＩＩ族窒化物半導体から各々なるｎ型半導体層、発光層及びｐ型半導体層が積層された半導体層を有するＩＩＩ族窒化物化合物半導体発光素子の製造方法であって、Ｇａ元素を含有するＧａターゲットとドーパント元素からなるドーパントターゲットとを用い、アルゴンガスと窒化物原料からなる活性ガスの雰囲気で、前記Ｇａターゲットをスパッタにより励起させると同時に、前記ドーパントターゲットをビーム状とした荷電粒子により励起させて、前記半導体層の少なくとも一部を形成することを特徴とするＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［２］ 前記ビーム状とした荷電粒子が、電子線またはイオンビームであることを特徴とする［１］に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［３］ 前記ドーパント元素として、Ｓｉを用いることにより前記ｎ型半導体層を成膜することを特徴とする［１］または［２］に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［４］ 前記半導体層を成膜している際の気相中におけるＧａ元素とＳｉ元素との比が、１：０．００１〜１：０．００００１の範囲であることを特徴とする［３］に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［５］ 前記ドーパント元素として、Ｍｇを用いることにより前記ｐ型半導体層を成膜することを特徴とする［１］または［２］に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［６］ 前記半導体層を成膜している際の気相中におけるＧａ元素とＭｇ元素との比が、１：０．０１〜１：０．０００１の範囲であることを特徴とする［５］に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
本発明のＩＩＩ族窒化物化合物半導体の製造方法は、Ｇａ元素を含有するＧａターゲットとドーパント元素からなるドーパントターゲットとを用い、前記Ｇａターゲットをスパッタにより励起させるとともに、前記ドーパントターゲットをビーム状とした荷電粒子により励起させて、前記半導体層の少なくとも一部を形成するので、成膜される半導体層の結晶中におけるドーパント元素のドーピング濃度を容易に最適化でき、連続して成膜したとしても、ドーピング濃度を一定に保つことができ、安定した特性を有するＩＩＩ族窒化物化合物半導体発光素子を製造できる。
しかも、本発明のＩＩＩ族窒化物化合物半導体の製造方法は、ＭＯＣＶＤ法やＭＢＥ法により成膜する場合と比較して、高速で効率よく成膜することができる。
さらに、本発明のＩＩＩ族窒化物化合物半導体発光素子並びにランプは、本発明の製造方法によって得られたものであるので、安定した特性を有する優れたものとなる。
以下、本発明に係るＩＩＩ族窒化物化合物半導体発光素子の製造方法、及びＩＩＩ族窒化物化合物半導体発光素子、並びにランプの一実施形態について、図面を適宜参照して説明する。
［ＩＩＩ族窒化物化合物半導体発光素子］
図１は、本発明に係るＩＩＩ族窒化物化合物半導体発光素子の一例を模式的に示した概略断面図である。また、図２は、図１に示すＩＩＩ族窒化物化合物半導体発光素子の平面構造を示す概略図である。
本実施形態の発光素子は、図１に示すように、一面電極型のものであり、基板１１上に、中間層１２と、ＩＩＩ族元素としてＧａを含有するＩＩＩ族窒化物化合物半導体からなる半導体層２０とが形成されているものである。半導体層２０は、図１に示すように、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６の各層がこの順で積層されてなるものである。
［発光素子の積層構造］
＜基板＞
本実施形態の発光素子１において、基板１１に用いることができる材料としては、ＩＩＩ族窒化物化合物半導体結晶が表面にエピタキシャル成長される基板材料であれば、特に限定されず、各種材料を選択して用いることができる。例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられる。
＜中間層＞
本実施形態の発光素子１においては、基板１１上に、六方晶系の結晶構造を持つ中間層１２が成膜されている。
中間層１２をなすＩＩＩ族窒化物半導体の結晶は、単結晶構造を有するものであることが好ましい。ＩＩＩ族窒化物半導体の結晶は、成長条件を制御することにより、上方向だけでなく、面内方向にも成長して単結晶構造を形成する。このため、中間層１２の成膜条件を制御することにより、単結晶構造のＩＩＩ族窒化物半導体の結晶からなる中間層１２とすることができる。
このような単結晶構造を有する中間層１２を基板１１上に成膜した場合、中間層１２のバッファ機能が有効に作用するため、その上に成膜されたＩＩＩ族窒化物半導体は良好な配向性及び結晶性を有する結晶膜となる。
また、中間層１２をなすＩＩＩ族窒化物半導体の結晶は、成膜条件をコントロールすることにより、六角柱を基本とした集合組織からなる柱状結晶（多結晶）とすることも可能である。なお、ここでの集合組織からなる柱状結晶とは、隣接する結晶粒との間に結晶粒界を形成して隔てられており、それ自体は縦断面形状として柱状になっている結晶のことをいう。
さらに、中間層１２は、柱状結晶の各々のグレインの幅の平均値が０．１〜１００ｎｍの範囲とされていることが、バッファ機能の面から好ましく、１〜７０ｎｍの範囲とされていることがより好ましい。ここで、グレインの幅とは、中間層１２が柱状グレインの集合体である場合は、結晶の界面と界面の距離のことをいう。一方、グレインが島状に点在する場合には、グレインの幅とは、結晶グレインが基板面に接する面の最も大きい部分のさし渡しの長さを言う。ＩＩＩ族窒化物化合物半導体の結晶層の結晶性を良好にするためには、柱状結晶の各々の結晶のグレインの幅を適正に制御する必要があり、具体的には、上記範囲とすることが好ましい。また、結晶のグレインは、略柱状の形状をしていることが好ましく、中間層１２は、柱状のグレインが集合して層を成していることが望ましい。
各柱状結晶のグレインの幅は、断面ＴＥＭ観察などにより容易に測定することが可能である。なお、各柱状結晶の幅は精密に規定できるものではなく、ある程度の幅の分布を有する。従って、各柱状結晶のグレインの幅が、上記範囲から外れる結晶が例えば数％程度あったとしても、本発明の効果に影響を及ぼすものではない。また、各柱状結晶のグレインの幅は、９０％以上が上記範囲に入っていることが好ましい。
また、中間層１２は、Ａｌを含有する組成とされていることが好ましく、ＡｌＮからなる構成とすることにより、効率的に柱状結晶集合体とすることができ、より好ましい。
なお、中間層１２を構成する材料としては、一般式ＡｌＧａＩｎＮで表されるＩＩＩ族窒化物化合物半導体であれば、どのような材料でも用いることができる。さらに、Ｖ族として、ＡｓやＰが含有される構成としても良い。また、中間層１２を、Ａｌを含んだ組成とした場合、ＧａＡｌＮとすることが好ましく、この際、Ａｌの組成が５０％以上とされていることが好ましい。
また、中間層１２の膜厚は、１０〜５００ｎｍの範囲とされていることが好ましく、２０〜１００ｎｍの範囲とされていることがより好ましい。
中間層１２の膜厚が１０ｎｍ未満だと、上述したようなバッファ機能が充分でなくなる。また、５００ｎｍを超える膜厚で中間層１２を形成し場合、コート層としての機能には変化が無いのにも関わらず、成膜処理時間が長くなり、生産性が低下する虞がある。なお、中間層１２の膜厚についても、上述したような断面ＴＥＭ写真により、容易に測定することが可能である。
また、中間層１２は、基板１１の表面１１ａの少なくとも６０％以上、好ましくは８０％以上を覆っている必要があり、９０％以上を覆うように形成されていることが好ましい。また、中間層１２は、表面１１ａの１００％、即ち、基板１１の表面１１ａ上を隙間無く覆うように形成されていることが最も好ましい。
中間層１２が基板１１の表面１１ａを覆う領域が小さくなると、基板１１が大きく露出した状態となる。このため、中間層１２上に成膜される下地層１４ａと基板１１上に直接成膜される下地層１４ａとの格子定数が異なるものとなり、均一な結晶とならず、ヒロックやピットを生じてしまう恐れがある。
なお、中間層１２が基板１１の表面１１ａを覆う割合は、断面ＴＥＭ写真を用いて測定することができる。特に、中間層１２と下地層１４ａの材料が異なる場合には、ＥＤＳなどを用いて基板１１と該基板１１上の層との界面を、基板１１の表面と平行にスキャンすることにより、中間層１２が形成されていない領域の比を見積もることができる。また、本実施形態では、断面ＴＥＭ写真から基板１１の露出した面積を測定する方法を説明したが、中間層１２のみを成膜した試料を用意し、ＡＦＭ等の方法によって基板１１の露出した面積を測定することも可能である。
また、中間層１２は、基板１１の表面１１ａに加え、側面を覆うようにして形成されていても良く、さらに、基板１１の裏面を覆うようにして形成しても良い。
＜半導体層＞
図１に示すように、半導体層２０は、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６を備えている。
「ｎ型半導体層」
ｎ型半導体層１４は、中間層１２上に積層され、下地層１４ａ、ｎ型コンタクト層１４ｂ及びｎ型クラッド層１４ｃから構成されている。なお、ｎ型コンタクト層は、下地層、及び／又は、ｎ型クラッド層を兼ねることが可能であるが、下地層が、ｎ型コンタクト層、及び／又はｎ型クラッド層を兼ねることも可能である。
（下地層）
本実施形態のｎ型半導体層１４の下地層１４ａは、ＩＩＩ族窒化物化合物半導体からなる。下地層１４ａの材料は、中間層１２と同じであっても異なっていても構わないが、Ｇａを含むＩＩＩ族窒化物化合物、即ちＧａＮ系化合物半導体が好ましく、ＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることがより好ましい。
例えば、中間層１２をＡｌＮからなる柱状結晶の集合体とした場合、下地層１４ａは、柱状結晶の集合体である中間層１２の結晶性をそのまま引き継がないように、マイグレーションによって転位をループ化させることが望ましい。ＧａＮ系化合物半導体は、転位のループ化を生じやすく、特に、ＡｌＧａＮ、又はＧａＮが好適である。
また、下地層１４ａの膜厚は０．１μｍ以上が好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上が最も好ましい。この膜厚以上にした方が結晶性の良好なＡｌＸＧａ１―ＸＮ層が得られやすい。
下地層１４ａには、必要に応じて、ｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３の範囲内であればドープしても良いが、アンドープ（＜１×１０１７／ｃｍ３）とすることもでき、アンドープの方が良好な結晶性の維持という点で好ましい。
例えば、基板１１が導電性を有する場合には、下地層１４ａにドーパントをドープして導電性とすることにより、発光素子１の上下に電極を形成することができる。一方、基板１１として絶縁性の材料を用いる場合には、発光素子１の同じ面に正極及び負極の各電極が設けられたチップ構造をとることになるので、基板１１直上の層はドープしない結晶とした方が、結晶性が良好となることから好ましい。
ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げられる。
（ｎ型コンタクト層）
ｎ型コンタクト層１４ｂは、ＩＩＩ族窒化物化合物半導体からなる。ｎ型コンタクト層１４ｂは、下地層１４ａと同様にＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。
また、ｎ型コンタクト層１４ｂには、ｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅである。
なお、下地層１４ａ及びｎ型コンタクト層１４ｂを構成する窒化ガリウム系化合物半導体は同一組成であることが好ましく、これらの合計の膜厚を０．１〜２０μｍ、好ましくは０．５〜１５μｍ、さらに好ましくは１〜１２μｍの範囲に設定することが好ましい。膜厚がこの範囲であると、半導体の結晶性が良好に維持される。
（ｎ型クラッド層）
ｎ型コンタクト層１４ｂと発光層１５との間には、ｎ型クラッド層１４ｃを設けることが好ましい。ｎ型クラッド層１４ｃを設けることにより、ｎ型コンタクト層１４ｂの最表面に生じた平坦性の悪化を修復することできる。ｎ型クラッド層１４ｃは、ＡｌＧａＮ、ＧａＮ、ＧａＩｎＮ等により成膜することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ｎ型クラッド層１４ｃをＧａＩｎＮとする場合には、発光層１５のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
ｎ型クラッド層１４ｃの膜厚は、特に限定されないが、好ましくは５〜５００ｎｍの範囲であり、より好ましくは５〜１００ｎｍの範囲である。
また、ｎ型クラッド層１４ｃのｎ型ドープ濃度は１×１０１７〜１×１０２０／ｃｍ３の範囲が好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ３の範囲である。ドープ濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
＜発光層＞
発光層１５は、図１に示すように、窒化ガリウム系化合物半導体からなる障壁層１５ａと、インジウムを含有する窒化ガリウム系化合物半導体からなる井戸層１５ｂとが交互に繰り返して積層され、且つ、ｎ型半導体層１４側及びｐ型半導体層１６側に障壁層１５ａが配されている。図１に示す例では、発光層１５は、６層の障壁層１５ａと５層の井戸層１５ｂとが交互に繰り返して積層され、発光層１５の最上層及び最下層に障壁層１５ａが配され、各障壁層１５ａ間に井戸層１５ｂが配される構成とされている。
障壁層１５ａとしては、例えば、井戸層１５ｂよりもバンドギャップエネルギーが大きいＡｌｃＧａ１−ｃＮ（０≦ｃ＜０．３）等の窒化ガリウム系化合物半導体を、好適に用いることができる。
また、井戸層１５ｂには、インジウムを含有する窒化ガリウム系化合物半導体として、例えば、Ｇａ１−ｓＩｎｓＮ（０＜ｓ＜０．４）等の窒化ガリウムインジウムを用いることができる。
発光層１５全体の膜厚としては、特に限定されないが、量子効果の得られる程度の膜厚、即ち臨界膜厚が好ましい。例えば、発光層１５の膜厚は、１〜５００ｎｍの範囲であることが好ましく、１００ｎｍ前後の膜厚であればより好ましい。膜厚が上記範囲であると、発光出力の向上に寄与する。
＜ｐ型半導体層＞
ｐ型半導体層１６は、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂから構成されている。なお、ｐ型コンタクト層がｐ型クラッド層を兼ねる構成であってもよい。
（ｐ型クラッド層）
ｐ型クラッド層１６ａとしては、発光層１５のバンドギャップエネルギーより大きくなる組成であり、発光層１５へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌｄＧａ１−ｄＮ（０＜ｄ≦０．４、好ましくは０．１≦ｄ≦０．３）のものが挙げられる。ｐ型クラッド層１６ａが、このようなＡｌＧａＮからなると、発光層１５へのキャリアの閉じ込めの点で好ましい。
ｐ型クラッド層１６ａの膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。
ｐ型クラッド層１６ａのｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３が好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。ｐ型不純物としては、特に限定されないが、例えば、好ましくはＭｇが挙げられる。
（ｐ型コンタクト層）
ｐ型コンタクト層１６ｂは、少なくともＡｌｅＧａ１−ｅＮ（０≦ｅ＜０．５、好ましくは０≦ｅ≦０．２、より好ましくは０≦ｅ≦０．１）を含んでなる窒化ガリウム系化合物半導体層である。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐオーミック電極（後述の透光性電極１７を参照）との良好なオーミック接触の点で好ましい。
ｐ型コンタクト層１６ｂの膜厚は、特に限定されないが、１０〜５００ｎｍが好ましく、より好ましくは５０〜２００ｎｍである。膜厚がこの範囲であると、発光出力を高く維持できる点で好ましい。
また、ｐ型コンタクト層１６ｂは、ｐ型ドーパントを１×１０１８〜１×１０２１／ｃｍ３の範囲の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましく、より好ましくは５×１０１９〜５×１０２０／ｃｍ３の範囲である。ｐ型不純物としては、特に限定されないが、例えば、好ましくはＭｇが挙げられる。
なお、本発明の発光素子１を構成する半導体層２０は、上述した実施形態のものに限定されるものではない。
例えば、本発明を構成する半導体層の材料としては、上記のものの他、例えば一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化ガリウム系化合物半導体が知られており、本発明においても、それら周知の窒化ガリウム系化合物半導体を何ら制限なく用いることができる。
また、ＩＩＩ族元素としてＧａを含有するＩＩＩ族窒化物化合物半導体は、Ａｌ、ＧａおよびＩｎ以外に他のＩＩＩ族元素を含有することができ、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｃａ、Ｚｎ、Ｂｅ、Ｐ及びＡｓ等の元素を含有することもできる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
＜透光性正極＞
透光性正極１７は、ｐ型半導体層１６上に形成された透光性を有する電極である。
透光性正極１７の材質としては、特に限定されず、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＡＺｎＯ（ＺｎＯ−Ａｌ２Ｏ３）、ＩＺＯ（Ｉｎ２Ｏ３−ＺｎＯ）、ＧＺＯ（ＺｎＯ−Ｇａ２Ｏ３）等の材料を用いることができる。また、透光性正極１７としては、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
また、透光性正極１７は、ｐ型半導体層１６上の全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。
＜正極ボンディングパッド＞
正極ボンディングパッド１８は、図２に示すように透光性正極１７上に形成された略円形の電極である。
正極ボンディングパッド１８の材料としては、Ａｕ、Ａｌ、ＮｉおよびＣｕ等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
正極ボンディングパッド１８の厚さは、１００〜１０００ｎｍの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極ボンディングパッド１８の厚さは３００ｎｍ以上とすることがより好ましい。さらに、製造コストの観点から５００ｎｍ以下とすることが好ましい。
＜負極＞
負極１９は、半導体層２０を構成するｎ型半導体層１４のｎ型コンタクト層１４ｂに接するものである。このため、負極１９は、図１および図２に示すように、発光層１５、ｐ型半導体層１６、及びｎ型半導体層１４の一部を除去してｎ型コンタクト層１４ｂを露出させてなる露出領域１４ｄの上に略円形状に形成されている。
負極１９の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができる。
ここで、本発明の発光素子の製造方法を説明するにあたり、最初に、発光素子の半導体層の製造装置および製造方法を説明する。
［発光素子の半導体層の製造装置］
図３は、本発明に係るＩＩＩ族窒化物化合物半導体発光素子の製造装置の一例を模式的に示す概略図である。図３に示すＩＩＩ族窒化物化合物半導体発光素子（以下、発光素子と略称することがある）の製造装置４０は、発光素子のＩＩＩ族元素としてＧａを含有するＩＩＩ族窒化物化合物半導体からなる半導体層を、基板１１上に成膜するために用いられるものである。
この発光素子の製造装置４０は、図３に示すように、チャンバ４１と、チャンバ４１内に設置されたＧａターゲット４７ａと、Ｇａターゲット４７ａをスパッタにより励起させるパワーを印加するパワー印加手段４５と、チャンバ４１内に設置されたドーパント元素からなるドーパントターゲット４７ｂと、ドーパント励起手段４６ｂとを備えている。
また、図３に示すように、発光素子の製造装置４０のチャンバ４１内には、基板１１をＧａターゲット４７ａおよびドーパントターゲット４７ｂに対向させて下向きに取り付けるための取り付け手段１１ｂと、基板１１を加熱するためのヒータ４４とが備えられており、チャンバ４１の外には、ヒータ４４に導電接続されたマッチングボックス４６ｃと、マッチングボックス４６ｃに導電接続される電源４８と、チャンバ４１内の圧力を制御するポンプなどからなる圧力制御手段４９ａ、４９ｂ、４９ｃと、チャンバ４１内にガスを供給するガス供給手段４２ａ、４２ｂとが備えられている。
Ｇａターゲット４７ａは、Ｇａ元素を含有するものであり、Ｇａ元素のみからなるものであってもよいし、他の元素を含むものであってもよく、成膜される半導体層の組成に対応する材料からなるものである。特に、ＡｌやＩｎなど、ＩＩＩ族の元素をターゲットに混入させることにより、３元混晶や４元混晶を成膜することが可能である。また、本実施形態においては、Ｇａターゲット４７ａとして固体状のものを用いてもよいし、液状化されたものを用いてもよい。液状化されたＧａターゲット４７ａとしては、全体が液状化されているものであってもよいし、表層のみが液状化した状態のものであってもよい。
また、パワー印加手段４５は、図３に示すように、Ｇａターゲット４７ａにパワーを供給するための電極４３ａと、電極４３ａに導電接続されたマッチングボックス４６ａと、マッチングボックス４６ａに導電接続される電源４８とから構成されている。そして、Ｇａターゲット４７ａに印加されるパワーは、マッチングボックス４６ａに制御させることによって調整可能とされている。
また、本実施形態では、Ｇａターゲット４７ａに印加されるパワー（印加電力）が、パルスＤＣ方式またはＲＦ（高周波）方式により印加されるようになっている。なお、図３に示す製造装置４０を用いてリアクティブスパッタ法により半導体層を成膜する場合には、成膜レートを容易にコントロールできる点から、印加電力をＲＦ（高周波）方式とすることがより好ましい。また、図３に示す製造装置４０を用いてリアクティブスパッタ法により半導体層を成膜する場合、ＤＣで電場を連続してかけた状態にするとＧａターゲット４７ａがチャージアップしてしまい、成膜レートを高くすることが困難になるので、印加電力を、パルス的にバイアスを与えるパルスＤＣ方式とすることが好ましい。
また、ドーパント励起手段４６ｂは、ビーム状とした荷電粒子によりドーパントターゲット４７ｂを励起させるものであり、電子線またはイオンビームである。
図３に示す発光素子の製造装置４０において、ドーパントターゲット４７ｂを構成するドーパント元素としては、Ｓｉ、Ｇｅ、Ｓｎ、Ｍｇなどを挙げることができ、特に限定されないが、成膜される半導体層がｎ型半導体層である場合にはＳｉであることが好ましく、成膜される半導体層がｐ型半導体層である場合にはＭｇであることが好ましい。
［発光素子の半導体層の製造方法］
本実施形態では、図３に示す製造装置４０を用いる発光素子の製造方法の一例として、リアクティブスパッタ法によって基板１１上に発光素子の半導体層を成膜する方法を例に挙げて説明する。
図３に示す製造装置４０を用いてスパッタ法によって基板１１上に発光素子の半導体層を成膜するには、まず、圧力制御手段４９ａ、４９ｂ、４９ｃによって、チャンバ４１内の圧力を所定の圧力にするとともに、ガス供給手段４２ａ、４２ｂを用いて、チャンバ４１内にアルゴンガスと窒化物原料からなる活性ガスとをそれぞれ所定の供給量で供給し、チャンバ４１内を所定の雰囲気とする。
チャンバ４１内の圧力は、０．３Ｐａ以上とすることが好ましい。チャンバ４１内の圧力を０．３Ｐａ未満とすると、窒素の存在量が小さくなり過ぎ、スパッタされた金属が窒化物とならない状態で基板１１上に付着する虞がある。また、チャンバ４１内の圧力の上限は特に限定されないが、プラズマを発生させることができる程度の圧力に抑制することが必要である。
また、本実施形態で活性ガスとして用いる窒化物原料としては、一般に知られている窒素化合物を何ら制限されることなく用いることができるが、アンモニアや窒素（Ｎ２）は取り扱いが簡単であるとともに、比較的安価で入手可能であることから好ましい。
アンモニアは分解効率が良好であり、高い成長速度で成膜することが可能であるが、反応性や毒性が高いため、除害設備やガス検知器が必要となり、また、反応装置に使用する部材の材料を化学的に安定性の高いものにする必要がある。
また、窒素（Ｎ２）を用いた場合には、装置としては簡便なものを用いることができるが、高い反応速度が得られない。しかしながら、窒素を電界や熱等により分解してから装置に導入する方法とすれば、アンモニアより反応速度は低いものの工業生産的に利用可能な程度の十分な成膜速度を得ることができる。このため、装置コストとの兼ね合いを考えると、活性ガスとしては窒素（Ｎ２）が最も好適である。
次いで、ヒータ台４４内に設けられた図示略の加熱手段によってヒータ台４４を発熱させ、基板１１を所定の温度、つまり、基板１１上に成長される半導体層に最適な成長温度となるように加温する。
半導体層を成膜する時の基板１１の温度は、室温〜１２００℃の範囲とすることが好ましく、３００〜１０００℃の範囲とすることがより好ましく、５００〜８００℃の範囲とすることが最も好ましい。なお、ここでの室温とは、工程の環境等にも影響される温度であるが、具体的な温度としては、０〜３０℃の範囲である。
基板１１の温度が上記下限未満だと、基板１１上でのマイグレーションが抑制され、結晶性の良い半導体層の結晶を成膜することができない場合がある。また、基板１１の温度が上記上限を超えると、半導体層の結晶が分解する虞がある。
そして、基板１１が加温された状態で、マッチングボックス４６ａを介して電極４３ａに電流を供給し、Ｇａターゲット４７ａにパワーを印加してＧａターゲット４７ａを励起させるとともに、ドーパント励起手段４６ｂによりドーパントターゲット４７ｂを励起させる。また、ヒータ台４４に電流を供給して、基板１１にバイアスを印加する。
このことにより、チャンバ４１内の気相中には、Ｇａターゲット４７ａからＧａの粒子を含む粒子が飛び出し、ドーパントターゲット４７ｂからはドーパント元素の粒子が飛び出す。そして、気相中のＧａ粒子やドーパント元素の粒子などが、ヒータ台４４に取り付けられた基板１１の表面にぶつかるように供給されて堆積されることにより、基板１１上に半導体層が成膜される。
ここで、本実施形態では、気相中に供給されるＧａおよびドーパント元素の粒子の量を変化させることにより、半導体層を成膜している際の気相中におけるＧａ元素とドーパント元素との比を制御することが望ましい。
気相中に供給されるＧａおよびドーパント元素の粒子の量は、成膜される半導体層の結晶中におけるＧａとドーパント元素との比と一致するので、気相中に供給されるＧａおよびドーパント元素の粒子の量を制御することにより、成膜される半導体層の結晶中のドーピング濃度を制御できる。
ドーパント元素がＳｉである場合には、半導体層を成膜している際の気相中におけるＧａ元素とＳｉ元素との比が（Ｇａ元素：Ｓｉ元素）１：０．００１〜１：０．００００１の範囲となるように制御することが望ましい。
また、ドーパント元素がＭｇである場合には、半導体層を成膜している際の気相中におけるＧａ元素とＭｇ元素との比が（Ｇａ元素：Ｍｇ元素）１：０．０１〜１：０．０００１の範囲となるように制御することが望ましい。
半導体層を成膜している際の気相中におけるＧａ元素の粒子の量は、Ｇａターゲット４７ａに印加されるパワー密度を電源４８に制御させることによって調整可能とされている。また、Ｇａ元素の粒子の量は、チャンバ４１内の気圧、チャンバ４１内に供給されるガスの種類、チャンバ４１内に供給されるガスとして混合ガスを用いる場合には混合ガスの混合比、Ｇａターゲット４７ａに掛ける磁場の強度、プラズマを閉じ込める磁場の形状、印加電力がＲＦの場合は周波数、印加電力がパルスＤＣの場合はデューティ比などによっても制御することができる。
また、半導体層を成膜している際の気相中におけるドーパント元素の粒子の量は、ドーパント励起手段４６ｂにより制御される。制御するためのパラメータとしては、ドーパントターゲット４７ｂに注入される荷電粒子の密度、速度、種類、粒子線の断面積、断面形状などである。
例えば、ドーパントターゲット４７ｂを電子線によって励起させる場合には、主に加速電圧と電流量によって制御を行う。また、ドーパントターゲット４７ｂをイオンビームによって励起させる場合には、主に加速電圧とイオン密度によって制御を行う。
電子線の発生には、一般的に用いられるフィラメントなどが適している。また、イオンビームは、気体をプラズマクラッキングして発生させることが多い。イオンビームに用いる元素としては、ある程度の原子量を持ち、化学的に活性でない元素が望ましい。最適な元素としては、例えば、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅなどの、Ｈｅ以外の希ガス類が挙げられる。原子量の小さい元素だと、衝突の際の力積が小さいので、ドーパントターゲット４７ｂからドーパント元素を充分に叩き出すことができない場合がある。また、イオンビームに用いる元素として、酸素などの化学的に活性な元素を用いると、ドーパントターゲット４７ｂの表面に被膜を形成してしまう可能性がある。
また、半導体層を成膜している際のスパッタ装置４０のＧａターゲット４７ａ周辺の温度が２９℃以上であると、Ｇａは融点が２９℃である低融点の金属であるため、Ｇａターゲット４７ａが液体状となる場合がある。また、半導体層を成膜している際のスパッタ装置４０のＧａターゲット４７ａ周辺の温度が２９℃未満である場合には、Ｇａターゲット４７ａは固体状となる。
半導体層を成膜している際に、Ｇａターゲット４７ａが固体状である場合には、Ｇａターゲット４７ａの少なくとも表層を液状化させることが好ましい。
Ｇａターゲット４７ａを液状化させる方法としては、例えば、配管内に水を流通させることによりＧａターゲット４７ａの温度を制御できるターゲット皿に、Ｇａターゲット４７ａを載置し、水温を変化させる方法や、ヒータによって基板１１を加熱する際の輻射熱をＧａターゲット４７ａに照射させる方法などが挙げられる。
また、Ｇａターゲット４７ａを液状化させる他の方法としては、Ｇａターゲット４７ａを加熱手段によって加熱する方法を挙げることができる。この場合に用いる加熱手段としては特に限定されず、電熱ヒータ等、適宜選択して用いることができる。
また、本実施形態では、Ｇａターゲット４７ａに印加するパワーを０．１Ｗ／ｃｍ２〜１００Ｗ／ｃｍ２の範囲とすることが好ましく、１Ｗ／ｃｍ２〜５０Ｗ／ｃｍ２の範囲とすることがより好ましく、１．５Ｗ／ｃｍ２〜５０Ｗ／ｃｍ２の範囲とすることが最も好ましい。
Ｇａターゲット４７ａに印加するパワーを上記範囲とすることにより、大きなパワーの反応種が生成することができ、また、この反応種を高い運動エネルギーで基板１１へ供給することができる。このことにより、基板１１上におけるマイグレーションが活発になり、成膜される半導体層が、その下地となる層の結晶性を引き継がないように転位をループ化させるのが容易になる。
また、本実施形態において半導体層を成膜する際の成膜レートは、０．０１ｎｍ／ｓ〜１０ｎｍ／ｓの範囲とすることが好ましい。成膜レートが０．０１ｎｍ／ｓ未満だと、成膜プロセスが長時間となってしまい、工業生産的に無駄が大きくなる。また、成膜レートが１０ｎｍ／ｓを超えると、良好な膜を得ることが困難となる。
本実施形態の製造方法では、Ｇａ元素を含有するＧａターゲット４７ａとドーパント元素からなるドーパントターゲット４７ｂとを用い、Ｇａターゲット４７ａをスパッタにより励起させると同時に、ドーパントターゲット４７ｂを電子線またはイオンビームであるビーム状とした荷電粒子を発生させるドーパント励起手段４６ｂにより励起させて、半導体層の少なくとも一部を形成するので、成膜される半導体層の結晶中におけるドーパント元素のドーピング濃度を容易に最適化でき、連続して成膜したとしても、ドーピング濃度を一定に保つことができ、安定した特性を有するＩＩＩ族窒化物化合物半導体発光素子を製造できる。
しかも、本実施形態の製造方法は、ＭＯＣＶＤ法やＭＢＥ法により成膜する場合と比較して、成膜レートを高くすることができ、高速で効率よく成膜することができる。さらに、製造時間が短縮されることにより、チャンバ内に不純物が入り込むのを最小限に抑制することができ、汚染の少ない良好な半導体層を得ることができる。
また、本実施形態の製造方法では、窒化物原料からなる活性ガスをチャンバ内に供給するリアクティブスパッタ法を用いたので、得られた半導体層の結晶性が良好で均一なものとなる。
また、本実施形態の製造方法において、Ｇａターゲット４７ａの少なくとも表層を液状化する場合、高エネルギーを有する粒子を取り出して基板１１上に供給することができるので、基板１１上に、結晶性の良好なＩＩＩ族窒化物半導体からなる半導体層を、より高効率で成長させることができる。
また、Ｇａターゲット４７ａの少なくとも表層を液状化させる場合、Ｇａターゲット４７ａを部分的に偏ること無く均一に使用することができるので、Ｇａターゲット４７ａを構成している材料を効率良く使用することができる。
なお、本実施形態の製造方法では、窒化物原料からなる活性ガスをチャンバ内に供給するリアクティブスパッタ法を例に挙げて説明したが、本発明はリアクティブスパッタ法に限定されるものではない。
［発光素子の製造方法］
図１に示す発光素子１を製造するには、まず、基板１１上に半導体層２０の形成された図４に示す積層半導体１０を形成する。図４に示す積層半導体１０を形成するには、まず、基板１１を用意する。基板１１は、前処理を施してから使用することが望ましい。
基板１１の前処理としては、例えば、基板１１としてシリコンからなる基板１１を用いる場合には、よく知られたＲＣＡ洗浄方法などの湿式の方法を行いて、表面を水素終端させておく方法を用いることができる。このことにより、成膜プロセスが安定する。
また、基板１１の前処理は、例えば、スパッタ装置のチャンバ内に基板１１を配置し、中間層１２を形成する前にスパッタする方法によって行ってもよい。具体的には、チャンバ内において、基板１１をＡｒやＮ２のプラズマ中に曝す事によって表面を洗浄する前処理を行なうことができる。ＡｒガスやＮ２ガスなどのプラズマを基板１１の表面に作用させることで、基板１１表面に付着した有機物や酸化物を除去することができる。この場合、ターゲットにパワーを印加せずに、基板１１とチャンバとの間に電圧を印加すれば、プラズマ粒子が効率的に基板１１に作用する。
基板１１に前処理を行なった後、基板１１上に、スパッタ法によって、図４に示す中間層１２を成膜する。
その後、上述した半導体層の製造方法に準じて、中間層１２の成膜された基板１１上に、上述した図３に示す発光素子の製造装置４０を用いるリアクティブスパッタ法によって、図４に示すｎ型半導体層１４の下地層１４ａとｎ型コンタクト層１４ｂとを連続して成膜する。
まず、チャンバ４１内に、中間層１２の成膜された基板１１と、Ｇａターゲット４７ａと、ドーパント元素からなるドーパントターゲット４７ｂとが設置された図３に示す製造装置４０を用意する。ここでのドーパント元素は、ｎ型コンタクト層１４ｂを成膜する際、または、下地層１４ａおよびｎ型コンタクト層１４ｂを成膜する際に用いるＳｉ、ＧｅおよびＳｎ等のｎ型不純物である。
次いで、チャンバ４１内の圧力を所定の圧力にするとともに、チャンバ４１内にアルゴンガスと窒化物原料からなる活性ガスとをそれぞれ所定の供給量で供給し、下地層１４ａを成膜するためのチャンバ４１内を所定の雰囲気とし、基板１１を所定の温度に加温する。
ここで、下地層１４ａを成膜する際の基板１１の温度、つまり、下地層１４ａの成長温度は、８００℃以上とすることが好ましい。これは、下地層１４ａを成膜する際の基板１１の温度を高くすることによって原子のマイグレーションを生じやすくし、転位のループ化を容易に進行させるためである。なお、下地層１４ａを成膜する際の基板１１の温度は、結晶の分解する温度よりも低温にする必要があるため、１２００℃未満とすることが好ましい。下地層１４ａを成膜する際の基板１１の温度が上記温度範囲内であれば、結晶性の良い下地層１４ａが得られる。
ここで、下地層１４ａとしてアンドープの半導体層を成膜する場合には、ドーパントターゲット４７ｂを励起させずに、Ｇａターゲット４７ａとチャンバ４１に所定の電力を導入してＧａターゲット４７ａのスパッタリングを行うと共に、基板１１を支えているヒータ台４４とグラウンドとの間にバイアス電圧を印加し、同時にヒータに通電して基板１１の加熱を行って、基板１１の中間層１２上に所定の成膜レートで下地層１４ａを成膜する。
また、下地層１４ａとしてドープされた半導体層を成膜する場合には、Ｇａターゲットとチャンバに所定の電力を導入してＧａターゲットのスパッタリングを行うと共に、ドーパント励起手段４６ｂによりドーパントターゲット４７ｂを励起させ、基板１１を支えているヒータ台４４とグラウンドとの間にバイアス電圧を印加し、同時にヒータに通電して基板１１の加熱を行って、中間層１２上に所定の成膜レートで下地層１４ａを成膜する。
下地層１４ａを成膜している際の気相中におけるドーパント元素の粒子の量は、ドーパント励起手段４６ｂにより制御される。
続いて、ドープされた半導体層からなる下地層１４ａを成膜する場合と同様にして、チャンバ４１内をｎ型コンタクト層１４ｂを成膜するための所定の雰囲気とし、下地層１４ａの形成された基板１１を所定の温度に加温する。ｎ型コンタクト層１４ｂの成膜温度は下地層１４ａと同様である。そして、ドープされた半導体層からなる下地層１４ａを成膜する場合と同様に、Ｇａターゲット４７ａおよびドーパントターゲット４７ｂを励起させて、基板１１の下地層１４ａ上に所定の成膜レートでｎ型コンタクト層１４ｂを成膜する。
ｎ型コンタクト層１４ｂを成膜している際の気相中におけるドーパント元素の粒子の量は、ドーパント励起手段４６ｂにより制御される。
なお、下地層１４ａがドープされた半導体層であって、下地層１４ａとｎ型コンタクト層１４ｂとで、使用するＧａターゲット４７ａおよびドーパントターゲット４７ｂが同じである場合や、下地層１４ａがアンドープの半導体層であって、下地層１４ａとｎ型コンタクト層１４ｂとで、使用するＧａターゲット４７ａが同じである場合には、下地層１４ａとｎ型コンタクト層１４ｂとを連続して成膜することができ、好ましいが、下地層１４ａとｎ型コンタクト層１４ｂとで、使用するＧａターゲット４７ａおよびドーパントターゲット４７ｂが異なっていてもよい。
次いで、ｎ型半導体層１４のｎ型クラッド層１４ｃ、障壁層１５ａと井戸層１５ｂとからなる発光層１５、ｐ型半導体層１６のｐ型クラッド層１６ａを、膜厚制御性の観点で好ましいＭＯＣＶＤ（有機金属化学気相成長法）法で成膜する。
ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ２）または窒素（Ｎ２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）などが用いられる。
また、ドーパント元素のｎ型不純物には、Ｓｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ４）や、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物を利用できる。
ドーパント元素のｎ型不純物には、Ｍｇ原料として例えばビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）を用いることができる。
次いで、ｐ型半導体層１６のｐ型クラッド層１６ａ上に、上述した図３に示す発光素子の製造装置４０を用いるリアクティブスパッタ法によって、ｐ型半導体層１６のｐ型コンタクト層１６ｂを成膜する。
ｐ型半導体層１６のｐ型コンタクト層１６ｂは、ドーパントターゲット４７ｂのドーパント元素としてＭｇ等のｐ型不純物を用いて行なう。より詳細には、チャンバ４１内を、ｐ型コンタクト層１６ｂを成膜するための所定の雰囲気とし、ｐ型クラッド層１６ａまでの各層の形成された基板１１を所定の温度に加温する。そして、マッチングボックス４６ａを介して電極４３ａに所定の電流を供給し、Ｇａターゲット４７ａにパワーを印加してＧａターゲット４７ａを励起させるとともに、ドーパント励起手段４６ｂによりドーパントターゲット４７ｂを励起させる。さらに、ヒータ台４４に電流を供給して、基板１１にバイアスを印加し、所定の成膜レートでｐ型コンタクト層１６ｂを成膜する。
ここで、ｐ型コンタクト層１６ｂを成膜している際の気相中におけるドーパント元素の粒子の量は、ドーパント励起手段４６ｂにより制御される。
このようにして得られた図４に示す積層半導体１０のｐ型コンタクト層１６ｂ上に、フォトリソグラフィー法を用いて透光性正極１７および正極ボンディングパッド１８を順次形成する。
次いで、透光性正極１７および正極ボンディングパッド１８の形成された積層半導体１０をドライエッチングすることにより、ｎ型コンタクト層１４ｂ上の露出領域１４ｄを露出させる。
その後、露出領域１４ｄ上に、フォトリソグラフィー法を用いて負極１９を形成することにより、図１および図２に示す発光素子１が得られる。
本実施形態の発光素子は、半導体層２０のうち、ｎ型半導体層１４の下地層１４ａおよびｎ型コンタクト層１４ｂと、ｐ型半導体層１６のｐ型コンタクト層１６ｂとが図３に示す発光素子の製造装置を用いる上述したスパッタ法によって成膜されたものであるので、生産性に優れたものとなる。
また、本実施形態の発光素子は、ｎ型半導体層１４の下地層１４ａおよびｎ型コンタクト層１４ｂと、ｐ型半導体層１６のｐ型コンタクト層１６ｂのうちの、ドープされた半導体層からなる層における結晶中のドーパント元素のドーピング濃度が最適な濃度であるものとなる。従って、本実施形態の発光素子１は、安定した特性を有するものとなる。
また、本実施形態の製造方法では、ｎ型半導体層１４の下地層１４ａおよびｎ型コンタクト層１４ｂをスパッタ法で成膜している。このため、製造設備を簡便で安価なものとすることができるとともに、安定して生産でき、優れた再現性が得られる。
なお、本実施形態では、発光素子１の半導体層２０のうち、ｎ型半導体層１４の下地層１４ａおよびｎ型コンタクト層１４ｂと、ｐ型半導体層１６のｐ型コンタクト層１６ｂのみを図３に示す発光素子の製造装置を用いる上述したスパッタ法によって成膜したが、本発明は上述した例に限定されるものではなく、半導体層２０のうち少なくとも一部が本発明のスパッタ法によって成膜されていればよい。
例えば、本実施形態では、ｎ型半導体層１４のｎ型クラッド層１４ｃやｐ型半導体層１６のｐ型クラッド層１６ａをＭＯＣＶＤ法で成膜したが、ｎ型クラッド層１４ｃやｐ型クラッド層１６ａも本発明のスパッタ法によって成膜できる。
また、本発明の発光素子１は、半導体層２０のうち少なくとも一部が本発明のスパッタ法によって成膜されていればよく、半導体層２０の成膜は、本発明のスパッタ法と、従来のスパッタ法、ＭＯＣＶＤ法（有機金属化学気相成長法）、ＨＶＰＥ法（ハイドライド気相成長法）、ＭＢＥ法（分子線エピタキシー法）等、半導体層を成長させることのできる如何なる方法とを組み合わせて行なってもよい。
なお、本発明のＩＩＩ族窒化物化合物半導体は、上述の発光素子の他、レーザ素子や受光素子等の光電気変換素子、又は、ＨＢＴやＨＥＭＴ等の電子デバイスなどに用いることができる。これらの半導体素子は、各種構造のものが多数知られており、本発明に係るＩＩＩ族窒化物化合物半導体発光素子の構造は、これら周知の素子構造を含めて何ら制限されない。
［ランプ］
本発明のランプは、本発明の発光素子が用いられてなるものである。
本発明のランプとしては、例えば、本発明の発光素子と蛍光体とを組み合わせてなるものを挙げることができる。発光素子と蛍光体とを組み合わせたランプは、当業者周知の手段によって当業者周知の構成とすることができる。また、従来より、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、本発明のランプにおいてもこのような技術を何ら制限されることなく採用することが可能である。
例えば、ランプに用いる蛍光体を適正に選定することにより、発光素子より長波長の発光を得ることも可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを混ぜることにより、白色発光を呈するランプとすることもできる。
図５は、本発明に係るＩＩＩ族窒化物化合物半導体発光素子を用いて構成したランプの一例を模式的に示した概略図である。図５に示すランプ３は、砲弾型のものであり、図３に示す発光素子１が用いられている。図５に示すように、発光素子１の正極ボンディングパッド（図３に示す符号１８参照）がワイヤー３３で２本のフレーム３１、３２の内の一方（図５ではフレーム３１）に接着され、発光素子１の負極（図２に示す符号１９参照）がワイヤー３４で他方のフレーム３２に接合されることにより、発光素子１が実装されている。また、発光素子１の周辺は、透明な樹脂からなるモールド３５で封止されている。
本発明のランプは、本発明の発光素子が用いられてなるものであるので、生産性に優れ、しかも、優れた発光特性を備えたものとなる。
また、本発明のランプは、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等いかなる用途にも用いることができる。
次に、本発明を、実施例および比較例を示してより詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
［実施例１］
図３に示す発光素子の製造装置４０を用いて、以下に示すようにして図４に示す積層半導体１０を作製し、図１および図２に示す発光素子を作製した。
まず、鏡面研磨したサファイアからなる基板１１を用意し、以下に示す前処理を行なった。すなわち、基板１１を、中間層１２を成膜するための金属Ａｌからなるターゲットの設置されたスパッタ装置のチャンバ内に配置し、基板１１を５００℃に加熱した状態で、窒素ガスを１５ｓｃｃｍの流量で導入した後、チャンバ内の圧力を１．０Ｐａに保持し、ターゲットにパワーを印加せずに、基板１１側に５０Ｗの高周波バイアスを印加し、窒素プラズマ中に曝すことによって基板１１表面を洗浄した。
そして前処理後、チャンバ内の圧力を０．５Ｐａにするとともに、チャンバ内にアルゴンガスを５ｓｃｃｍ、窒素ガスを１５ｓｃｃｍ流通させ（ガス全体における窒素の比は７５％）中間層１２を成膜するための雰囲気とした。次いで、基板１１を５００℃に加温し、基板１１にバイアスを印加せずに、金属Ａｌターゲットに１Ｗ／ｃｍ２のパワーを印加し、スパッタ法によって０．１２ｎｍ／ｓの成膜レートで基板１１上にＡｌＮの単結晶構造を有する厚み５０ｎｍの中間層１２を成膜した。
次いで、中間層１２が成膜された基板１１をスパッタ装置から取り出し、図３に示す発光素子の製造装置４０を用いるリアクティブスパッタ法によって、アンドープのＧａＮからなる下地層１４ａと、ＳｉがドープされたＧａＮ層からなるｎ型コンタクト層１４ｂとを連続して成膜した。
まず、図３に示す製造装置４０のチャンバ４１内に、中間層１２の成膜された基板１１と、Ｇａターゲット４７ａと、Ｓｉからなるドーパントターゲット４７ｂとを設置した。
次いで、チャンバ４１内の圧力を０．５Ｐａにするとともに、チャンバ４１内にアルゴンガスを５ｓｃｃｍ、窒素ガスを１５ｓｃｃｍ流通させ（ガス全体における窒素の比は７５％）、下地層１４ａおよびｎ型コンタクト層１４ｂを成膜するための雰囲気とした。
次いで、基板１１を１０００℃に加温し、Ｇａターゲット４７ａ内にマグネットをスイープさせることにより磁場のかかる位置を動かしながら、マッチングボックス４６ａを介して電極４３ａに電流を供給し、Ｇａターゲット４７ａに１Ｗ／ｃｍ２パワーを印加するとともに、ヒータ台４４に電流を供給して基板１１に０．５Ｗ／ｃｍ２のＲＦ（高周波）バイアスを印加し、基板１１上に１ｎｍ／ｓの成膜レートで６μｍ成膜し、下地層１４ａを形成した。
その後、マッチングボックス４６ａを介して電極４３ａに電流を供給し、Ｇａターゲット４７ａに１Ｗ／ｃｍ２のパワーを印加してＧａターゲット４７ａを励起させるとともに、プラズマクラッカセルにＡｒガスを流通してＡｒのプラスイオンを発生させた。このＡｒイオンを、電流を流通して励磁したＳｉからなるドーパントターゲット４７ｂの周辺に設置した電磁石によって導いて、ドーパントターゲット４７ｂに照射することにより、Ｓｉの発生を開始した。さらに、ヒータ台４４に電流を供給して基板１１に０．５Ｗ／ｃｍ２のＲＦ（高周波）バイアスを印加し、１ｎｍ／ｓの成膜レートで下地層１４ａ上に２μｍ成膜することにより、ＳｉがドープされたＧａＮ層からなるｎ型コンタクト層１４ｂを得た。
なお、ｎ型コンタクト層１４ｂを成膜している際の気相中におけるドーパント元素の粒子の量は、イオンビームからなるドーパント励起手段４６ｂにより、Ｇａ元素とＳｉ元素との比が（Ｇａ元素：Ｓｉ元素）４０００：１となるように制御した。
ここで、得られたｎ型コンタクト層１４ｂ中におけるＳｉ濃度を一般的な二次イオン質量スペクトル分析（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ、略称：ＳＩＭＳ）により調べた。
その結果、Ｓｉが１×１０１９ｃｍ−３の濃度（Ｇａ：Ｓｉ＝４０００：１）でドープされていることが確認できた。
よって、イオンビームからなるドーパント励起手段４６ｂにより、ｎ型コンタクト層１４ｂを成膜している際の気相中におけるドーパント元素の粒子の量を制御することで、成膜されるｎ型コンタクト層１４ｂの結晶中のドーピング濃度を制御できることが確認できた。
次に、ｎ型コンタクト層１４ｂまでの各層が成膜された基板１１を、ＭＯＣＶＤ炉に導入し、ｎ型コンタクト層１４ｂ上に、ｎ型半導体層１４のｎ型クラッド層１４ｃ、障壁層１５ａと井戸層１５ｂとからなる発光層１５、ｐ型半導体層１６のｐ型クラッド層１６ａを成膜した。
まず、ｎ型コンタクト層１４ｂ上に、１×１０１８ｃｍ−３の電子濃度を持つ２０ｎｍのＩｎ０．１Ｇａ０．９Ｎ型クラッド層（ｎ型クラッド層１４ｃ）を成膜した。
続いて、ｎ型クラッド層１４ｃの上に、障壁層１５ａに始まり障壁層１５ａに終わる障壁層１５ａと井戸層１５ｂとからなる積層構造であって、各層の膜厚を１６ｎｍとしたＧａＮからなる６層の障壁層１５ａと、各層の膜厚を３ｎｍとしたＩｎ０．２Ｇａ０．８Ｎからなる５層の井戸層１５ｂとが交互に積層されてなる発光層（多重量子井戸構造）１５を成膜した。
その後、発光層１５上に、ＭｇがドープされたＡｌ０．１Ｇａ０．９Ｎからなる５ｎｍのｐ型クラッド層１６ａを成膜した。
次いで、ｐ型半導体層１６のｐ型クラッド層１６ａまでの各層が成膜された基板１１をＭＯＣＶＤ炉から取り出し、図３に示す発光素子の製造装置４０のチャンバ４１内に設置してリアクティブスパッタ法によって、ｐ型半導体層１６のｐ型コンタクト層１６ｂを成膜した。
ｐ型半導体層１６のｐ型コンタクト層１６ｂの成膜には、ドーパントターゲット４７ｂとしてＭｇからなるものを用いた。
そして、マッチングボックス４６ａを介して電極４３ａに電流を供給し、Ｇａターゲット４７ａに１Ｗ／ｃｍ２のパワーを印加してＧａターゲット４７ａを励起させるとともに、プラズマクラッカセルにＡｒガスを流通してＡｒのプラスイオンを発生させた。このＡｒイオンを、電流を流通して励磁したＭｇからなるドーパントターゲット４７ｂの周辺に設置した電磁石によって導いて、ドーパントターゲット４７ｂに照射することにより、Ｍｇの発生を開始した。さらに、ヒータ台４４に電流を供給して基板１１に０．５Ｗ／ｃｍ２のＲＦ（高周波）バイアスを印加し、１ｎｍ／ｓの成膜レートでｐ型クラッド層１６ａ上に２００ｎｍ成膜することにより、ＭｇがドープされたＡｌ０．０２Ｇａ０．９８Ｎ層からなるｐ型コンタクト層１６ｂを成膜し、図４に示す積層半導体１０を得た。
なお、ｐ型コンタクト層１６ｂを成膜している際の気相中におけるドーパント元素の粒子の量は、イオンビームからなるドーパント励起手段４６ｂにより、Ｇａ元素とＭｇ元素との比が（Ｇａ元素：Ｍｇ元素４００：１となるように制御した。
ここで、得られたｐ型コンタクト層１６ｂ中におけるＭｇ濃度を、一般的なＳＩＭＳにより調べた。その結果、Ｍｇが１×１０２０ｃｍ−３の濃度（Ｇａ：Ｍｇ＝４００：１）でドープされていることが確認できた。
よって、イオンビームからなるドーパント励起手段４６ｂにより、ｐ型コンタクト層１６ｂを成膜している際の気相中におけるドーパント元素の粒子の量を制御することで、成膜されるｐ型コンタクト層１６ｂの結晶中のドーピング濃度を制御できることが確認できた。
このようにして得られた図４に示す積層半導体１０のｐ型コンタクト層１６ｂ上に、フォトリソグラフィー法を用いてＩＴＯからなる透光性正極１７と、表面側から順にチタン、アルミニウム、金を積層した構造を有する正極ボンディングパッド１８とを順次形成した。
次いで、透光性正極１７および正極ボンディングパッド１８の形成された積層半導体１０をドライエッチングすることにより、ｎ型コンタクト層１４ｂ上の露出領域１４ｄを露出させ、露出領域１４ｄ上に、フォトリソグラフィー法を用いてＮｉ、Ａｌ、Ｔｉ、及びＡｕの４層よりなる負極１９を形成し、図１および図２に示す発光素子１を得た。
このようにして得られた発光素子１の基板１１の裏側を研削及び研磨してミラー状の面とし、３５０μｍ角の正方形に切断しチップとした。そして、チップを電極が上になるようにリードフレーム上に載置し、金線でリードフレームに結線することにより、発光ダイオードとした。
このようにして得られた発光ダイオードの正極ボンディングパッド１８及び負極１９の電極間に順方向電流を流した。
その結果、電流２０ｍＡにおける順方向電圧は、３．０Ｖであった。また、ｐ型半導体層１６側の透光性正極１７を通して発光状態を観察したところ、発光波長は４６０ｎｍであり、発光出力は１５ｍＷを示した。
このことにより、実施例１の発光素子１は、優れた発光特性を備えていることが確認できた。
［実施例２］
図３に示す発光素子の製造装置を用いて、以下に示すようにして図４に示す積層半導体１０を作製し、図１および図２に示す発光素子を作製した。
まず、実施例１と同様の基板１１上に実施例１と同様にして中間層１２を成膜した。そして、中間層１２の成膜された基板１１上に、図３に示す発光素子の製造装置４０を用いるリアクティブスパッタ法によって、アンドープのＧａＮからなる下地層１４ａと、ＳｉがドープされたＧａＮ層からなるｎ型コンタクト層１４ｂとを連続して成膜した。
このとき、実施例１と異なり、ドーパント励起手段４６ｂとして電子線を用いた。
なお、ｎ型コンタクト層１４ｂを成膜している際の気相中におけるドーパント元素の粒子の量は、電子線からなるドーパント励起手段４６ｂにより、Ｇａ元素とＳｉ元素との比が（Ｇａ元素：Ｓｉ元素）４０００：１となるように制御した。
ここで、得られたｎ型コンタクト層１４ｂ中におけるＳｉ濃度を一般的なＳＩＭＳにより調べた。その結果、Ｓｉが１×１０１９ｃｍ−３の濃度（Ｇａ：Ｓｉ＝４０００：１）でドープされていることが確認できた。
よって、電子線からなるドーパント励起手段４６ｂにより、ｎ型コンタクト層１４ｂを成膜している際の気相中におけるドーパント元素の粒子の量を制御することで、成膜されるｎ型コンタクト層１４ｂの結晶中のドーピング濃度を制御できることが確認できた。
次に、実施例１と同様にして、ｎ型コンタクト層１４ｂまでの各層が成膜された基板１１上に、ｎ型半導体層１４のｎ型クラッド層１４ｃ、障壁層１５ａと井戸層１５ｂとからなる発光層１５、ｐ型半導体層１６のｐ型クラッド層１６ａを成膜した。
次いで、ｐ型半導体層１６のｐ型クラッド層１６ａまでの各層が成膜された基板１１をＭＯＣＶＤ炉から取り出し、図３に示す発光素子の製造装置４０のチャンバ４１内に設置してリアクティブスパッタ法によって、実施例１と同様にしてｐ型半導体層１６のｐ型コンタクト層１６ｂを成膜し、図４に示す積層半導体１０を得た。
ここで、ｐ型半導体層１６のｐ型コンタクト層１６ｂは、実施例１と同様に、ドーパントターゲット４７ｂとしてＭｇからなるものを用いた。しかし、実施例１と異なり、ドーパント励起手段４６ｂとして電子線を用いた。
なお、ｐ型コンタクト層１６ｂを成膜している際の気相中におけるドーパント元素の粒子の量は、電子線からなるドーパント励起手段４６ｂにより、Ｇａ元素とＭｇ元素との比が（Ｇａ元素：Ｍｇ元素）４００：１となるように制御した。
ここで、得られたｐ型コンタクト層１６ｂ中におけるＭｇ濃度を一般的なＳＩＭＳにより調べた。その結果、Ｍｇが１×１０２０ｃｍ−３の濃度（Ｇａ：Ｍｇ＝４００：１）でドープされていることが確認できた。
よって、電子線からなるドーパント励起手段４６ｂにより、ｐ型コンタクト層１６ｂを成膜している際の気相中におけるドーパント元素の粒子の量を制御することで、成膜されるｐ型コンタクト層１６ｂの結晶中のドーピング濃度を制御できることが確認できた。
このようにして得られた図４に示す積層半導体１０を用いて実施例１と同様にして、図１および図２に示す発光素子１を製造し、実施例１と同様にして、発光ダイオードとした。
そして、このようにして得られた発光ダイオードの正極ボンディングパッド１８及び負極１９の電極間に順方向電流を流した。
その結果、電流２０ｍＡにおける順方向電圧は、３．２Ｖであった。また、ｐ型半導体層１６側の透光性正極１７を通して発光状態を観察したところ、発光波長は４６０ｎｍであり、発光出力は１６．５ｍＷ）を示した。
このことにより、実施例２の発光素子１は、優れた発光特性を備えていることが確認できた。
［実施例３］
図３に示す発光素子の製造装置４０を用いて、以下に示すようにして図４に示す積層半導体１０を作製し、図１および図２に示す発光素子を作製した。
実施例３においては、基板１１の前処理の条件と中間層１２を成膜する条件と以外は、実施例１と同様にして、積層半導体１０を作製した。
基板１１の前処理は、鏡面研磨したサファイアからなる基板１１を用意して、以下に示すように行なった。すなわち、基板１１を、中間層１２を成膜するための金属Ａｌからなるターゲットの設置されたスパッタ装置のチャンバ内に配置し、基板１１を７５０℃に加熱した状態で、窒素ガスを１５ｓｃｃｍの流量で導入した後、チャンバ内の圧力を０．０８Ｐａに保持し、ターゲットにパワーを印加せずに、基板１１側に５０Ｗの高周波バイアスを印加し、窒素プラズマ中に曝すことによって基板１１表面を洗浄した。
そして前処理後、チャンバ内の圧力を０．５Ｐａにするとともに、チャンバ内にアルゴンガスを１５ｓｃｃｍ、窒素ガスを５ｓｃｃｍ流通させ（ガス全体における窒素の比は２５％）中間層１２を成膜するための雰囲気とした。次いで、基板１１を５００℃に加温し、基板１１にバイアスを印加せずに、金属Ａｌターゲットに１Ｗ／ｃｍ２のパワーを印加し、スパッタ法によって０．１２ｎｍ／ｓの成膜レートで基板１１上にＡｌＮの柱状結晶の集合体（多結晶）からなる厚み５０ｎｍの中間層１２を成膜した。
実施例３で得られた図４に示す積層半導体１０を用いて実施例１と同様にして、図１および図２に示す発光素子１を製造し、実施例１と同様にして、発光ダイオードとした。
そして、このようにして得られた発光ダイオードの正極ボンディングパッド１８及び負極１９の電極間に順方向電流を流した。
その結果、電流２０ｍＡにおける順方向電圧は、３．０Ｖであった。また、ｐ型半導体層１６側の透光性正極１７を通して発光状態を観察したところ、発光波長は４６０ｎｍであり、発光出力は１５ｍＷを示した。
このことにより、実施例３の発光素子１は、優れた発光特性を備えていることが確認できた。
［比較例］
ターゲットが１つのみ備えられたスパッタ装置を用い、発光素子１の半導体層２０を構成するｎ型コンタクト層１４ｂと、ｐ型半導体層１６のｐ型コンタクト層１６ｂを成膜したこと以外は、実施例１と同様にして、図４に示す積層半導体１０を製造し、発光ダイオードとした。
なお、ｎ型コンタクト層１４ｂの成膜には、Ｇａ元素に対してドーパント元素を所定の割合（Ｇａ：Ｓｉ＝１：０．００７５）で混合したターゲットを用い、ｐ型コンタクト層１６ｂの成膜には、Ｇａ元素に対してドーパント元素を所定の割合（Ｇａ：Ｍｇ＝１：０．０２３）で混合したターゲットを用いた。
比較例では、得られた発光ダイオードの特性が安定して得られなかった。
これに対し、実施例１〜実施例３では、安定した特性を有する発光ダイオードが得られた。
これは、比較例では、ターゲットに分散させたドーパントの分布が一定でないため、連続して成膜された発光素子１のｎ型コンタクト層１４ｂおよびｐ型コンタクト層１６ｂのドーピング濃度が一定とならなかったのに対し、実施例１〜実施例３では、連続して成膜された発光素子１のｎ型コンタクト層１４ｂおよびｐ型コンタクト層１６ｂのドーピング濃度が一定となったことによるものと考えられる。
本発明で得られるＩＩＩ族窒化物化合物半導体発光素子は、良好な結晶性を持つＩＩＩ族窒化物化合物半導体層を有し、優れた発光特性を有する。従って、優れた発光特性を有する発光ダイオード、レーザダイオード、或いは電子デバイス等の半導体素子を作製することが可能となる。
図１は、本発明に係るＩＩＩ族窒化物化合物半導体発光素子の一例を模式的に示した概略断面図である。 図２は、図１に示すＩＩＩ族窒化物化合物半導体発光素子の平面構造を示す概略図である。 図３は、本発明に係るＩＩＩ族窒化物化合物半導体発光素子の製造装置の一例を模式的に示す概略図である。 図４は、図１に示すＩＩＩ族窒化物化合物半導体発光素子の製造方法を説明するための図であり、積層半導体を模式的に示した概略断面図である。 図５は、本発明に係るＩＩＩ族窒化物化合物半導体発光素子を用いて構成したランプの一例を模式的に示した概略図である。
符号の説明
１…ＩＩＩ族窒化物化合物半導体発光素子（発光素子）、３…ランプ、１０…積層半導体、１１…基板、１１ａ…表面、１２…中間層、１３…下地層、１４…ｎ型半導体層、１５…発光層、１６…ｐ型半導体層、１７…透光性正極、４０…製造装置、４１…チャンバ、４３ａ…電極、４５…パワー印加手段、４６ａ…マッチングボックス、４６ｂ…ドーパント励起手段、４７ａ…Ｇａターゲット、４７ｂ…ドーパントターゲット。

Claims (6)

  1. ＩＩＩ族窒化物半導体から各々なるｎ型半導体層、発光層及びｐ型半導体層が積層された半導体層を有するＩＩＩ族窒化物化合物半導体発光素子の製造方法であって、
    Ｇａ元素を含有するＧａターゲットとドーパント元素からなるドーパントターゲットとを用い、アルゴンガスと窒化物原料からなる活性ガスの雰囲気で、前記Ｇａターゲットをスパッタにより励起させると同時に、前記ドーパントターゲットをビーム状とした荷電粒子により励起させて、前記半導体層の少なくとも一部を形成することを特徴とするＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  2. 前記ビーム状とした荷電粒子が、電子線またはイオンビームであることを特徴とする請求項１に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  3. 前記ドーパント元素として、Ｓｉを用いることにより前記ｎ型半導体層を成膜することを特徴とする請求項１または請求項２に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  4. 前記半導体層を成膜している際の気相中におけるＧａ元素とＳｉ元素との比が、１：０．００１〜１：０．００００１の範囲であることを特徴とする請求項３に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  5. 前記ドーパント元素として、Ｍｇを用いることにより前記ｐ型半導体層を成膜することを特徴とする請求項１または請求項２に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  6. 前記半導体層を成膜している際の気相中におけるＧａ元素とＭｇ元素との比が、１：０．０１〜１：０．０００１の範囲であることを特徴とする請求項５に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
JP2007157670A 2007-06-14 2007-06-14 Ｉｉｉ族窒化物化合物半導体発光素子の製造方法 Active JP4982259B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007157670A JP4982259B2 (ja) 2007-06-14 2007-06-14 Ｉｉｉ族窒化物化合物半導体発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007157670A JP4982259B2 (ja) 2007-06-14 2007-06-14 Ｉｉｉ族窒化物化合物半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2008311421A JP2008311421A (ja) 2008-12-25
JP4982259B2 true JP4982259B2 (ja) 2012-07-25

Family

ID=40238781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007157670A Active JP4982259B2 (ja) 2007-06-14 2007-06-14 Ｉｉｉ族窒化物化合物半導体発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP4982259B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112011101519B4 (de) * 2010-04-30 2015-06-25 Canon Anelva Corp. Epitaxialfilmbildungsverfahren, epitaxialer Dünnfilm und dessen Verwendung zur Herstellung eines halbleitertechnischen Licht emittierenden Elements
CN103329248B (zh) * 2010-12-27 2015-12-16 佳能安内华股份有限公司 外延膜形成方法、溅射设备、半导体发光元件的制造方法、半导体发光元件和照明装置
CN109763109B (zh) * 2019-03-04 2022-03-04 中国科学院理化技术研究所 一种液态金属靶材及其制备合金膜的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58110030A (ja) * 1981-12-23 1983-06-30 Konishiroku Photo Ind Co Ltd 蒸着装置
JPS61215287A (ja) * 1985-03-20 1986-09-25 Nec Corp 薄膜形成方法および装置
JP4613373B2 (ja) * 1999-07-19 2011-01-19 ソニー株式会社 Ｉｉｉ族ナイトライド化合物半導体薄膜の形成方法および半導体素子の製造方法
JP4428105B2 (ja) * 2004-03-23 2010-03-10 日立金属株式会社 化合物膜の製造方法および化合物半導体素子の製造方法
RU2462786C2 (ru) * 2005-02-28 2012-09-27 Зульцер Метко Аг Способ и установка для эпитаксиального выращивания полупроводников типа iii-v, устройство генерации низкотемпературной плазмы высокой плотности, эпитаксиальный слой нитрида металла, эпитаксиальная гетероструктура нитрида металла и полупроводник
JP4762023B2 (ja) * 2005-03-31 2011-08-31 昭和電工株式会社 窒化ガリウム系化合物半導体積層物およびその製造方法
JP2007109713A (ja) * 2005-10-11 2007-04-26 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子
JP2007109782A (ja) * 2005-10-12 2007-04-26 Fujikura Ltd 半導体発光素子

Also Published As

Publication number Publication date
JP2008311421A (ja) 2008-12-25

Similar Documents

Publication Publication Date Title
KR101067122B1 (ko) Ⅲ족 질화물 반도체의 제조 방법, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
JP4191227B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP4714712B2 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
US8227284B2 (en) Group-III nitride compound semiconductor light-emitting device, method of manufacturing group-III nitride compound semiconductor light-emitting device, and lamp
JP5262206B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法及びｉｉｉ族窒化物半導体発光素子の製造方法
KR101074178B1 (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프
JP2009081406A (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2009277882A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2009295753A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008124060A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008153603A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008047762A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2011082570A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP4912843B2 (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法
JP5041883B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法
JP2008047763A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP4982259B2 (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法
JP2008106316A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008135463A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2009161434A (ja) Ｉｉｉ族窒化物半導体結晶の製造方法及びｉｉｉ族窒化物半導体結晶
JP2008294449A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP5156305B2 (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造装置、ｉｉｉ族窒化物化合物半導体発光素子の製造方法
JP5179055B2 (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008198705A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008159954A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4982259

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350