JP5179055B2 - Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ - Google Patents

Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ Download PDF

Info

Publication number
JP5179055B2
JP5179055B2 JP2006348767A JP2006348767A JP5179055B2 JP 5179055 B2 JP5179055 B2 JP 5179055B2 JP 2006348767 A JP2006348767 A JP 2006348767A JP 2006348767 A JP2006348767 A JP 2006348767A JP 5179055 B2 JP5179055 B2 JP 5179055B2
Authority
JP
Japan
Prior art keywords
group iii
layer
nitride semiconductor
iii nitride
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006348767A
Other languages
English (en)
Other versions
JP2008159958A (ja
Inventor
健三 塙
泰典 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko KK
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2006348767A priority Critical patent/JP5179055B2/ja
Publication of JP2008159958A publication Critical patent/JP2008159958A/ja
Application granted granted Critical
Publication of JP5179055B2 publication Critical patent/JP5179055B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明は、発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、電子デバイス等に、好適に用いられ、一般式ＡｌａＧａｂＩｎｃＮ（０≦ａ≦１、０≦ｂ≦１、０≦ｃ≦１、ａ＋ｂ＋ｃ＝１）で表されるＩＩＩ族窒化物半導体発光素子の製造方法に関し、特に、マグネシウム（Ｍｇ）等のアクセプター不純物が添加されてなるｐ型のＩＩＩ族窒化物半導体層を形成するためのＩＩＩ族窒化物半導体の製造方法、ＩＩＩ族窒化物半導体発光素子の製造方法、及びＩＩＩ族窒化物半導体発光素子、並びにランプに関する。
ＩＩＩ族窒化物半導体は、可視光から紫外光領域の範囲に相当するエネルギーの直接遷移型のバンドギャップを有し、発光効率に優れていることから、発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）等の半導体発光素子として製品化され、各種用途で使用されている。また、電子デバイスに用いた場合でも、ＩＩＩ族窒化物半導体は、従来のＩＩＩ−Ｖ族化合物半導体を用いた場合に比べて優れた特性が得られるポテンシャルを有している。
このようなＩＩＩ族窒化物半導体は、一般的に、トリメチルガリウム、トリメチルアルミニウムおよびアンモニアを原料として、有機金属化学気相成長（ＭＯＣＶＤ）法によって製造されている。ＭＯＣＶＤ法は、キャリアガスに原料の蒸気を含ませて基板表面に運搬し、加熱された基板との反応で原料を分解させることにより、結晶を成長させる方法である。
従来、ＩＩＩ族窒化物半導体の単結晶ウェーハは市販されておらず、ＩＩＩ族窒化物半導体としては、異なる材料の単結晶ウェーハ上に結晶を成長させて得る方法が一般的である。このような、異種基板と、その上にエピタキシャル成長させるＩＩＩ族窒化物半導体結晶との間には、大きな格子不整合が存在する。例えば、サファイア（Ａｌ２Ｏ３）基板上に窒化ガリウム（ＧａＮ）を成長させた場合、両者の間には１６％の格子不整合が存在し、ＳｉＣ基板上に窒化ガリウムを成長させた場合には、両者の間に６％の格子不整合が存在する。一般に、上述のような大きな格子不整合が存在する場合、基板上に結晶を直接エピタキシャル成長させることが困難となり、また、成長させた場合であっても結晶性の良好な結晶が得られないという問題がある。
そこで、有機金属化学気相成長（ＭＯＣＶＤ）法により、サファイア単結晶基板もしくはＳｉＣ単結晶基板の上に、ＩＩＩ族窒化物半導体結晶をエピタキシャル成長させる際、まず、基板上に窒化アルミニウム（ＡｌＮ）や窒化アルミニウムガリウム（ＡｌＧａＮ）からなる低温バッファ層と呼ばれる層を積層し、その上に高温でＩＩＩ族窒化物半導体結晶をエピタキシャル成長させる方法が提案されており、一般に行われている。
また、バッファ層としてＡｌＮ等の層をＭＯＣＶＤ以外の方法で基板上に成膜し、その上に成膜される層をＭＯＣＶＤ法で成膜する方法に関し、例えば、高周波スパッタで成膜したバッファ層上に、ＭＯＣＶＤ法で同じ組成の結晶を成長させる方法が提案されている（例えば、特許文献１）。
しかしながら、特許文献１に記載の方法では、安定して良好な結晶を得ることができないという問題がある。
そこで、安定して良好な結晶を得るため、例えば、バッファ層成長後にアンモニアと水素からなる混合ガス中でアニールする方法（例えば、特許文献２）や、バッファ層を４００℃以上の温度でＤＣスパッタにより成膜する方法（例えば、特許文献３）が提案されている。
一方、ＩＩＩ族窒化物半導体結晶をスパッタによって製造する研究も行われており、例えば、高抵抗のＧａＮを積層することを目的とし、サファイア基板上に、スパッタ法によってＧａＮを直接成膜する方法が提案されている（例えば、特許文献４）。特許文献４に記載の方法では、スパッタによるＧａＮの成膜条件として、到達真空度を５×１０−７〜１０−８Ｔｏｒｒの範囲、チャンバ内流通ガスがＡｒとＮ２とされ、また、スパッタ時のガス圧が３〜５×１０−２Ｔｏｒｒ、ＲＦ電圧が０．７〜０．９ｋＶ（パワー換算で２０〜４０Ｗ）、基板とターゲットとの距離が２０〜５０ｍｍ、基板温度が１５０〜４５０℃とされている。
また、Ｎ２ガスを用いた高周波マグネトロンスパッタリングにより、Ｓｉの（１００）面、及びＡｌ２Ｏ３の（０００１）面上にＧａＮ層を成膜する方法が提案されている（例えば、非特許文献１）。非特許文献１に記載の方法では、スパッタによるＧａＮの成膜条件として、全ガス圧力を２ｍＴｏｒｒ、投入電力を１００Ｗとし、基板温度を室温から９００℃まで変化させており、また、ターゲットと基板とを対向させてスパッタを行なう方法とされている。
また、カソードと固体状のターゲットとを向かい合わせ、基板とターゲットとの間にメッシュを入れた装置を用いてＧａＮ層を成膜する方法が提案されている（例えば、非特許文献２）。非特許文献２に記載の方法では、ＧａＮの成膜条件として、チャンバ内のガス雰囲気がＮ２ガスで圧力が０．６７Ｐａとされ、また、基板温度が８４〜６００℃の範囲、投入電力が１５０Ｗ、基板とターゲットとの距離が８０ｍｍとされている。
また、Ｇａを主成分とするとともに冷却されたターゲットと、スパッタリングガス及びＮ２ガス、ＮＨ３、Ｎ２Ｈ４等の窒素を含むガスを主成分とし、Ｈ２以外の不純物ガス分圧が１０−８ｔｏｒｒ以下とされた放電ガスを用い、スパッタリングガスにおける高周波プラズマ中のイオンのエネルギーを制御して、結晶成長表面へイオンを照射しながら結晶成長を行なう反応性スパッタリング法により、ＧａＮ以外の材料からなる基体上に、ＧａＮを主成分とする単結晶を成長させる方法が提案されている（例えば、特許文献５）。
また、２９℃以下に冷却したガリウムをターゲットに用い、スパッタ法によって窒化ガリウム薄膜を成長させる方法が提案されている（例えば、特許文献６）。
また、少なくともターゲットの表面領域を融点以上に加熱し、厚さ１μｍ以上の溶融層を形成しながらターゲットの表面をスパッタリングする反応性スパッタ法により、ターゲットに対向する基板上に結晶性に優れた窒化ガリウム膜を成長させる方法が提案されている（例えば、特許文献７）。
特公平５−８６６４６号公報 特許第３４４０８７３号公報 特許第３７００４９２号公報 特開昭６０−０３９８１９号公報 特開平８−１８１０７３号公報 特開平１１−１７２４２４号公報 特開２００５−２７２８９４号公報 牛玖 由紀子（Ｙ．ＵＳＨＩＫＵ）他、「２１世紀連合シンポジウム論文集」、Ｖｏｌ．２ｎｄ、ｐ２９５（２００３）、 ティー・キクマ（Ｔ．Ｋｉｋｕｍａ）他、「バキューム（Ｖａｃｕｕｍ）」、Ｖｏｌ．６６、Ｐ２３３（２００２）
しかしながら、上記特許文献２〜７及び非特許文献１及び２に記載のスパッタ法により、基板上にＧａＮ等のＩＩＩ族窒化物半導体を積層した場合、結晶性の良好なＩＩＩ族窒化物半導体が得られず、このＩＩＩ族窒化物半導体にアクセプター不純物を添加しても、充分に高いキャリア濃度を有するｐ型半導体を得ることが出来ないという問題があった。
本発明は上記課題に鑑みてなされたものであり、スパッタ法によって基板上に積層するＩＩＩ族窒化物半導体の結晶性を改善し、アクセプター不純物を添加して充分に高いキャリア濃度を有するｐ型のＩＩＩ族窒化物半導体を積層することができるＩＩＩ族窒化物半導体の製造方法、ＩＩＩ族窒化物半導体発光素子の製造方法、及び、発光特性に優れたＩＩＩ族窒化物半導体発光素子並びにランプを提供することを目的とする。
本発明者等は、上記問題を解決するために鋭意検討した結果、アクセプター不純物が添加された単結晶のＩＩＩ族窒化物半導体を積層する際の成膜条件を適正化することにより、充分に高いキャリア濃度を有するｐ型のＩＩＩ族窒化物半導体の成膜が可能となることを見出し、本発明を完成した。
即ち、本発明は以下に関する。
［１］ チャンバ内に基板及びターゲットを載置し、前記基板上にアクセプター不純物が添加された単結晶のＩＩＩ族窒化物半導体を反応性スパッタ法によって形成するスパッタ工程が備えられたＩＩＩ族窒化物半導体の製造方法であって、前記スパッタ工程は、前記基板の温度を６００℃〜１０５０℃の範囲とし、前記ターゲットとしてＩＩＩ族金属を含有する金属ターゲットを用い、前記チャンバ内のガス雰囲気を、窒素原子含有ガスが２０〜８０％、水素ガス（Ｈ２）が０．２〜５０％の割合であり、残部が不活性ガスであってその割合を２％以上として、当該ＩＩＩ族窒化物半導体におけるキャリア濃度を５×１０ １６ 個／ｃｍ ３ 以上にすることを特徴とするＩＩＩ族窒化物半導体の製造方法。
［２］ 前記スパッタ工程は、前記ターゲットとして、前記ＩＩＩ金属とアクセプター不純物とを含有する混合ターゲットを用いることを特徴とする［１］に記載のＩＩＩ族窒化物半導体の製造方法。
［３］ 前記チャンバ内のガス雰囲気中に存在する窒素原子含有ガスが窒素ガス（Ｎ２）であり、前記不活性ガスがアルゴンガス（Ａｒ）であることを特徴とする［１］又は［２］に記載のＩＩＩ族窒化物半導体の製造方法。
［４］ 前記アクセプター不純物がマグネシウム（Ｍｇ）であることを特徴とする［１］〜［３］の何れかに記載のＩＩＩ族窒化物半導体の製造方法。
［５］ 少なくとも前記スパッタ工程の前に、前記基板上に、単結晶のＩＩＩ族窒化物半導体からなる下地層を形成する工程が備えられていることを特徴とする［１］〜［４］の何れかに記載のＩＩＩ族窒化物半導体の製造方法。
［６］ 前記下地層を、有機金属化学気相成長法（ＭＯＣＶＤ法）を用いて形成することを特徴とする［５］に記載のＩＩＩ族窒化物半導体の製造方法。
［７］ ＩＩＩ族窒化物半導体から各々なるｎ型半導体層、発光層及びｐ型半導体層が順に積層された半導体層を備え、前記ｐ型半導体層の少なくとも一部がアクセプター不純物の添加された単結晶のＩＩＩ族窒化物半導体からなるＩＩＩ族窒化物半導体発光素子の製造方法であって、前記ｐ型半導体層の少なくとも一部を、上記［１］〜［６］の何れかに記載のＩＩＩ族窒化物半導体の製造方法によって形成することを特徴とするＩＩＩ族窒化物半導体発光素子の製造方法。
［８］ 上記［７］に記載の製造方法で得られるＩＩＩ族窒化物半導体発光素子。
［９］ 上記［８］に記載のＩＩＩ族窒化物半導体発光素子が用いられてなるランプ。
本発明のＩＩＩ族窒化物半導体の製造方法によれば、アクセプター不純物が添加された単結晶のＩＩＩ族窒化物半導体を反応性スパッタ法で成膜する際、チャンバ内のガス雰囲気を、窒素原子含有ガスが２０〜８０％、水素ガス（Ｈ２）が０．２〜５０％の割合であり、残部が不活性ガスであってその割合を２％以上としてスパッタを行なう方法としたので、ＩＩＩ族原料が豊富な雰囲気中でＩＩＩ族窒化物半導体の成長を行うことができ、また、水素ガスを含むガス雰囲気とすることにより、半導体積層過程でのＩＩＩ族窒化物半導体の表面における反応種のマイグレーションが生じやすくなるので、結晶性の良好なＩＩＩ族窒化物半導体を成長させることが出来る。
また、スパッタを行なう際の基板温度を６００℃〜１０５０℃の範囲とすることにより、半導体積層過程でのＩＩＩ族窒化物半導体層の表面における反応種のマイグレーションがより一層生じやすくなるので、結晶性のより良好なＩＩＩ族窒化物半導体を成長させることができる。
これにより、ＩＩＩ族窒化物半導体にアクセプター不純物を添加し、このＩＩＩ族窒化物半導体の導電性をｐ型に制御することにより、５×１０１６個／ｃｍ３以上の高いキャリア濃度を得ることが可能になる。
また、基板上に単結晶のＩＩＩ族窒化物半導体からなる下地層を形成し、該下地層上にスパッタ法によってＩＩＩ族窒化物半導体を形成することにより、結晶性の良好な単結晶のＩＩＩ族窒化物半導体層を積層することができ、アクセプター不純物添加による導電性の制御をさらに容易にすることが可能となる。
また、本発明のＩＩＩ族窒化物半導体発光素子の製造方法によれば、ｐ型半導体層の少なくとも一部が、上記製造方法により、アクセプター不純物が添加された単結晶のＩＩＩ族窒化物半導体から形成する方法とされているので、導電性の制御された結晶性の良好なＩＩＩ族窒化物半導体からなるｐ型半導体層を備え、優れた発光特性を有するＩＩＩ族窒化物半導体発光素子が得られる。
以下に、本発明に係るＩＩＩ族窒化物半導体の製造方法、ＩＩＩ族窒化物半導体発光素子の製造方法、及びＩＩＩ族窒化物半導体発光素子、並びにランプの一実施形態について、図１〜５を適宜参照しながら説明する。
［ＩＩＩ族窒化物半導体の製造方法］
本実施形態のＩＩＩ族窒化物半導体の製造方法は、チャンバ４１（図５を参照）内に基板１１（図１〜３を参照）及びターゲット４７（図５を参照）を載置し、基板１１上にアクセプター不純物が添加された単結晶のＩＩＩ族窒化物半導体を反応性スパッタ法によって形成するスパッタ工程が備えられた製造方法であり、前記スパッタ工程は、基板１１の温度を６００℃〜１０５０℃の範囲とし、ターゲット４７としてＩＩＩ族金属を含有する金属ターゲットを用い、チャンバ４７内のガス雰囲気を、窒素原子含有ガスが２０〜８０％、水素ガス（Ｈ２）が０．２〜５０％の割合であり、残部が不活性ガスであってその割合を２％以上とした方法である。
＜半導体の積層構造＞
図１は、本発明に係るＩＩＩ族窒化物半導体の製造方法の一例を説明するための図であり、基板上にＩＩＩ族窒化物半導体が形成された積層半導体の一例を示す概略断面図である。図１に示す積層半導体１０は、基板１１上にＩＩＩ族窒化物化合物からなるバッファ層１２が積層され、該バッファ層１２上に、ｎ型半導体層１４、発光層１５、及びｐ型半導体層１６が順次積層されてなる半導体層２０が形成されている。
本実施形態のｐ型半導体層１６は、アクセプター不純物が添加された単結晶のＩＩＩ族窒化物半導体からなり、詳細を後述する本発明のＩＩＩ族窒化物半導体の製造方法によって形成されるものである。
以下、本実施形態のＩＩＩ族窒化物半導体の積層構造について詳述する。
『基板』
本実施形態において、基板１１に用いることができる材料としては、ＩＩＩ族窒化物半導体結晶が表面にエピタキシャル成長される基板材料であれば、特に限定されず、各種材料を選択して用いることができる。例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられる。この中でも、サファイア、ＳｉＣ等の六方晶構造を有する材料を基板に用いることが、結晶性の良好なＩＩＩ族窒化物半導体を積層できる点で好ましい。
また、基板の大きさとしては、通常は直径２インチ程度のものが用いられるが、本発明のＩＩＩ族窒化物半導体では、直径４〜６インチの基板を使用することも可能である。
なお、アンモニアを使用せずにバッファ層を成膜するとともに、アンモニアを使用する方法で後述のｎ型半導体層を構成する下地層を成膜し、さらに、上記基板材料の内、高温でアンモニアに接触することで化学的な変性を引き起こすことが知られている酸化物基板や金属基板等を用いた場合には、本実施形態のバッファ層がコート層として作用するので、基板の化学的な変質を防ぐ点で効果的である。また、一般的に、スパッタ法は基板の温度を低く抑えることが可能なので、高温で分解してしまう性質を持つ材料からなる基板を用いた場合でも、基板１１にダメージを与えることなく基板上への各層の成膜が可能である。
『バッファ層』
本実施形態の積層半導体１０は、基板１１上に、金属原料とＶ族元素を含んだガスとがプラズマで活性化されて反応することにより、ＩＩＩ族窒化物化合物からなるバッファ層１２が成膜されている。本実施形態のような、プラズマ化した金属原料を用いた方法で成膜された膜は、配向が得られ易いという作用がある。
ＩＩＩ族窒化物半導体の結晶は、六方晶系の結晶構造を持ち、六角柱を基本とした集合組織を形成しやすい。特に、プラズマ化した金属材料を用いた成膜方法によって形成した膜は柱状結晶となりやすい。ここで、本発明で説明する柱状結晶とは、隣接する結晶粒との間に結晶粒界を形成して隔てられており、それ自体は縦断面形状として柱状になっている結晶のことをいう。
バッファ層１２は、柱状結晶の集合体からなることが、バッファ機能の面から好ましい。ＩＩＩ族窒化物半導体の結晶は、六方晶系の結晶構造を有し、六角柱を基本とした集合組織を形成しやすい。特に、プラズマ化した金属材料を用いる成膜方法によって形成された膜は柱状結晶となりやすい。
このような、柱状結晶からなるバッファ層１２を基板１１上に成膜した場合、バッファ層１２のバッファ機能が有効に作用するため、その上に成膜されるＩＩＩ族窒化物半導体が、良好な結晶性を持つ結晶膜となる。
バッファ層１２の膜厚は、２０〜８０ｎｍの範囲とされていることが好ましい。バッファ層１２の膜厚をこの範囲とすることにより、良好な結晶性を有し、また、バッファ層１２上にＩＩＩ族窒化物半導体からなる各層を成膜する際に、コート層として有効に機能するバッファ層１２が得られる。
バッファ層１２の膜厚が２０ｎｍ未満だと、上述したコート層としての機能が充分でなくなる虞がある。また、８０ｎｍを超える膜厚でバッファ層１２を形成した場合、コート層としての機能には変化が無いのにも関わらず成膜処理時間が長くなり、生産性が低下する虞がある。
バッファ層１２は、Ａｌを含有する組成とされていることが好ましく、ＡｌＮからなる構成とすることが特に好ましい。バッファ層１２を構成する材料としては、一般式ＡｌＧａＩｎＮで表されるＩＩＩ族窒化物半導体であれば、どのような材料でも用いることができる。さらに、Ｖ族として、ＡｓやＰが含有される構成としても良い。
また、バッファ層１２を、Ａｌを含んだ組成とした場合、中でも、ＧａＡｌＮとすることが好ましく、この際、Ａｌの組成が５０％以上とされていることが好ましい。また、バッファ層１２は、ＡｌＮからなる構成とすることにより、効率的に柱状結晶集合体とすることができるので、より好ましい。
また、バッファ層１２を構成する材料としては、ＩＩＩ族窒化物半導体と同じ結晶構造を有するものであれば、どのような材料でも用いることができるが、格子の長さが後述の下地層を構成するＩＩＩ族窒化物半導体に近いものが好ましく、特に周期表の１３族元素の窒化物が好適である。
『半導体層』
図１に示すように、本実施形態の積層半導体１０は、基板１１上に、上述のようなバッファ層１２を介して、ＩＩＩ族窒化物系半導体からなり、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６から構成される半導体層２０が積層されてなる。また、図示例の積層半導体１０は、ｎ型半導体層１４に備えられた下地層１４ａがバッファ層１２上に積層されている。
ＩＩＩ族窒化物半導体としては、例えば、一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化ガリウム系化合物半導体が多数知られており、本発明においても、それら周知の窒化ガリウム系化合物半導体を含めて一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化ガリウム系化合物半導体を何ら制限なく用いることができる。
窒化ガリウム系化合物半導体は、Ａｌ、ＧａおよびＩｎ以外に他のＩＩＩ族元素を含有することができ、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｃａ、Ｚｎ、Ｂｅ、Ｐ、Ａｓ及びＢ等の元素を含有することもできる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
「ｎ型半導体層」
ｎ型半導体層１４は、通常、前記バッファ層１２上に積層され、下地層１４ａ、ｎ型コンタクト層１４ｂ及びｎ型クラッド層１４ｃから構成される。なお、ｎ型コンタクト層は、下地層、及び／又は、ｎ型クラッド層を兼ねることが可能であるが、下地層が、ｎ型コンタクト層、及び／又は、ｎ型クラッド層を兼ねることも可能である。
｛下地層｝
本実施形態の下地層１４ａはＩＩＩ族窒化物半導体からなり、従来公知のＭＯＣＶＤ法によってバッファ層１２上に積層して成膜される。
下地層１４ａの材料としては、必ずしも基板１１上に成膜されたバッファ層１２と同じである必要はなく、異なる材料を用いても構わないが、ＡｌｙＧａ１―ｙＮ層（０≦ｙ≦１、好ましくは０≦ｙ≦０．５、さらに好ましくは０≦ｙ≦０．１）から構成されることが好ましい。
基板上にＩＩＩ族窒化物半導体からなる各層を成膜する場合、例えば、サファイアからなる基板の（０００１）Ｃ面上に、スパッタ法でＩＩＩ族窒化物半導体の単結晶を直接形成することは、基板とＩＩＩ族窒化物半導体の格子定数の違いから困難である。そこで、本発明では、基板１１上に、単結晶のＩＩＩ族窒化物半導体からなる下地層１４ａを予め形成する。単結晶の下地層１４ａの上には、結晶性の良好なＩＩＩ族窒化物半導体の単結晶層を容易にスパッタ法により形成することができるため、アクセプター不純物をドープして導電性をｐ型に制御したＩＩＩ族窒化物半導体が得られやすくなる。
本発明者等が実験したところ、下地層１４ａに用いる材料として、Ｇａを含むＩＩＩ族窒化物化合物、即ちＧａＮ系化合物半導体が好ましいことが明らかとなった。
バッファ層１２をＡｌＮからなる構成とした場合、下地層１４ａは、柱状結晶の集合体であるバッファ層１２の結晶性をそのまま引き継がないように、マイグレーションによって転位をループ化させる必要がある。転位のループ化を生じやすい材料としては、Ｇａを含むＧａＮ系化合物半導体が挙げられ、特に、ＡｌＧａＮ、又はＧａＮが好適である。
下地層１４ａの膜厚は、０．１〜８μｍの範囲とすることが、結晶性の良好な下地層が得られる点で好ましく、０．１〜２μｍの範囲とすることが、成膜に要する工程時間を短縮でき、生産性が向上する点でより好ましい。
下地層１４ａは、必要に応じて、ｎ型不純物が１×１０１７〜１×１０１９／ｃｍ３の範囲内でドープされた構成としても良いが、アンドープ（＜１×１０１７／ｃｍ３）の構成とすることもでき、アンドープの方が良好な結晶性を維持できる点で好ましい。
基板１１が導電性である場合には、下地層１４ａにドーパントをドープして導電性とすることにより、発光素子の上下に電極を形成することができる。一方、基板１１に絶縁性の材料を用いる場合には、発光素子の同じ面に正極及び負極の各電極が設けられたチップ構造をとることになるので、基板１１直上の層はドープしない結晶とした方が、結晶性が良好となる。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げられる。
｛ｎ型コンタクト層｝
本実施形態のｎ型コンタクト層１４ｂはＩＩＩ族窒化物半導体からなり、スパッタ法によって下地層１４ａ上に積層して成膜される。
ｎ型コンタクト層１４ｂとしては、下地層１４ａと同様にＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。また、ｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅである。成長温度は下地層と同様である。また、上述したように、ｎ型コンタクト層１４ｂは、下地層を兼ねた構成とすることもできる。
下地層１４ａ及びｎ型コンタクト層１４ｂを構成する窒化ガリウム系化合物半導体は同一組成であることが好ましく、これらの合計の膜厚を０．１〜２０μｍ、好ましくは０．５〜１５μｍ、さらに好ましくは１〜１２μｍの範囲に設定することが好ましい。膜厚がこの範囲であると、半導体の結晶性が良好に維持される。
｛ｎ型クラッド層｝
上述のｎ型コンタクト層１４ｂと詳細を後述する発光層１５との間には、ｎ型クラッド層１４ｃを設けることが好ましい。ｎ型クラッド層１４ｃを設けることにより、ｎ型コンタクト層１４ｂの最表面に生じた平坦性の悪化を埋めることできる。ｎ型クラッド層１４ｃは、スパッタ法等を用いて、ＡｌＧａＮ、ＧａＮ、ＧａＩｎＮ等により成膜することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ＧａＩｎＮとする場合には、発光層１５のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
ｎ型クラッド層１４ｃの膜厚は、特に限定されないが、好ましくは５〜５００ｎｍの範囲であり、より好ましくは５〜１００ｎｍの範囲である。
また、ｎ型クラッド層１４ｃのｎ型ドープ濃度は１×１０１７〜１×１０２０／ｃｍ３の範囲とされていることが好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ３の範囲である。ドープ濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
「ｐ型半導体層」
ｐ型半導体層１６は、通常、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂから構成され、反応性スパッタ法を用いて成膜されてなる。また、ｐ型コンタクト層がｐ型クラッド層を兼ねる構成とすることもできる。
本実施形態のｐ型半導体層１６は、導電性をｐ型に制御するためのアクセプター不純物が添加されてなる。
アクセプター不純物としては、特に限定されないが、例えば、Ｍｇを用いることが好ましく、また、同様にＺｎを用いることも可能である。
｛ｐ型クラッド層｝
ｐ型クラッド層１６ａとしては、詳細を後述する発光層１５のバンドギャップエネルギーより大きくなる組成であり、発光層１５へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌｄＧａ１−ｄＮ（０＜ｄ≦０．４、好ましくは０．１≦ｄ≦０．３）のものが挙げられる。ｐ型クラッド層１６ａが、このようなＡｌＧａＮからなると、発光層１５へのキャリアの閉じ込めの点で好ましい。
ｐ型クラッド層１６ａの膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。
ｐ型クラッド層１６ａにアクセプター不純物を添加することによって得られるｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３の範囲とされていることが好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。
｛ｐ型コンタクト層｝
ｐ型コンタクト層１６ｂとしては、少なくともＡｌｅＧａ１−ｅＮ（０≦ｅ＜０．５、好ましくは０≦ｅ≦０．２、より好ましくは０≦ｅ≦０．１）を含んでなる窒化ガリウム系化合物半導体層である。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐオーミック電極（後述の透光性電極１７を参照）との良好なオーミック接触の点で好ましい。
ｐ型コンタクト層１６ｂの膜厚は、特に限定されないが、１０〜５００ｎｍが好ましく、より好ましくは５０〜２００ｎｍである。膜厚がこの範囲であると、発光出力の点で好ましい。
また、ｐ型コンタクト層１６ｂにアクセプター不純物を添加することによって得られるｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３の範囲とされていると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましく、より好ましくは５×１０１９〜５×１０２０／ｃｍ３の範囲である。
「発光層」
発光層１５は、ｎ型半導体層１４上に積層されるとともにｐ型半導体層１６がその上に積層される層であり、従来公知のＭＯＣＶＤ法等を用いて成膜することができる。また、発光層１５は、図１に示すように、窒化ガリウム系化合物半導体からなる障壁層１５ａと、インジウムを含有する窒化ガリウム系化合物半導体からなる井戸層１５ｂとが交互に繰り返して積層されてなり、図示例では、ｎ型半導体層１４側及びｐ型半導体層１６側に障壁層１５ａが配される順で積層して形成されている。
障壁層１５ａとしては、例えば、インジウムを含有した窒化ガリウム系化合物半導体からなる井戸層１５ｂよりもバンドギャップエネルギーが大きいＡｌｃＧａ１−ｃＮ（０≦ｃ＜０．３）等の窒化ガリウム系化合物半導体を、好適に用いることができる。
また、井戸層１５ｂには、インジウムを含有する窒化ガリウム系化合物半導体として、例えば、Ｇａ１−ｓＩｎｓＮ（０＜ｓ＜０．４）等の窒化ガリウムインジウムを用いることができる。
また、発光層１５全体の膜厚としては、特に限定されないが、量子効果の得られる程度の膜厚、即ち臨界膜厚が好ましい。例えば、発光層１５の膜厚は、１〜５００ｎｍの範囲であることが好ましく、１００ｎｍ前後の膜厚であればより好ましい。膜厚が上記範囲であると、発光出力の向上に寄与する。
＜製造方法＞
本実施形態のＩＩＩ族窒化物半導体の製造方法は、上述したように、チャンバ４１内に基板１１及びターゲット４７を載置し、基板１１上にアクセプター不純物が添加された単結晶のＩＩＩ族窒化物半導体を反応性スパッタ法によって形成するスパッタ工程が備えられた方法であり、前記スパッタ工程は、基板１１の温度を６００℃〜１０５０℃の範囲とし、ターゲット４７としてＩＩＩ族金属を含有する金属ターゲットを用い、チャンバ４７内のガス雰囲気を、窒素原子含有ガスが２０〜８０％、水素ガス（Ｈ２）が０．２〜５０％の割合であり、残部が不活性ガスであってその割合を２％以上とした方法である。
本実施形態の製造方法では、基板１１上にＩＩＩ族窒化物半導体結晶をエピタキシャル成長させ、図１に示すような積層半導体１０を形成する際、基板１１上にバッファ層１２を成膜し、その上に半導体層２０を形成する。本実施形態では、バッファ層１２を、スパッタ法を用いて形成し、その上に、ｎ型半導体層１４の下地層１４ａをＭＯＣＶＤ法によって形成した後、ｎ型コンタクト層１４ｂをスパッタ法で形成し、その上のｎ型クラッド層１４ｃ及び発光層１５の各層をＭＯＣＶＤ法で形成し、そして、ｐ型半導体層１６をスパッタ法で形成する方法としている。
『バッファ層の形成』
バッファ層１２を基板１１上に成膜する際、基板１１には湿式の前処理を行うことが望ましい。例えば、シリコンからなる基板１１に対しては、よく知られたＲＣＡ洗浄方法などを行い、表面を水素終端させておくことにより、成膜プロセスが安定する。
また、基板１１を反応器の中に導入した後、バッファ層１２を形成する前に、スパッタ法等の方法を用いて前処理を行うことができる。具体的には、基板１１をＡｒやＮ２のプラズマ中に曝す事によって表面を整えることができる。例えば、ＡｒガスやＮ２ガスなどのプラズマを基板１１表面に作用させることで、基板１１表面に付着した有機物や酸化物を除去することができる。この場合、基板１１とチャンバとの間に電圧を印加すれば、プラズマ粒子が効率的に基板１１に作用する。このような前処理を基板１１に施すことにより、基板１１の表面１１ａ全面にバッファ層１２を成膜することができ、その上に成膜される膜の結晶性を高めることが可能となる。
基板１１表面の前処理を行なった後、スパッタ装置内にアルゴン及び窒素ガスを導入し、基板１１の温度を５００℃程度まで低下させる。そして、基板１１側に高周波バイアスを印加するとともに、金属ＡｌからなるＡｌターゲット側にパワーを印加し、炉内の圧力を一定に保ちながら、基板１１上にＡｌＮからなるバッファ層１２を成膜する。
バッファ層１２を基板１１上に成膜する方法としては、スパッタ法の他、例えば、ＭＯＣＶＤ法、ＰＬＤ法、ＰＥＤ法等が挙げられ、適宜選択して用いることができるが、スパッタ法が最も簡便で量産にも適しているため、好適な方法である。なお、ＤＣスパッタを用いる場合、ターゲット表面のチャージアップを招き、成膜速度が安定しない可能性があるので、パルスＤＣスパッタ法とするか、ＲＦスパッタ法とすることが望ましい。
『半導体層の形成』
バッファ層１２上には、ｎ型半導体層１４、発光層１５、ｐ型半導体層１６をこの順で積層することにより、半導体層２０を形成する。本実施形態の製造方法では、上述したように、ｎ型半導体層１４の下地層１４ａをＭＯＣＶＤ法によって形成した後、ｎ型コンタクト層１４ｂをスパッタ法で形成し、その上のｎ型クラッド層１４ｃ及び発光層１５の各層をＭＯＣＶＤ法で形成し、そして、ｐ型半導体層１６をスパッタ法で形成する。
本実施形態において、半導体層２０を形成する際の窒化ガリウム系化合物半導体の成長方法は特に限定されず、上述したスパッタ法の他、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハライド気相成長法）、ＭＢＥ（分子線エピタキシー法）等、窒化物半導体を成長させることが知られている全ての方法を適用できる。これらの方法の内、ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ２）または窒素（Ｎ２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）などが用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ４）や、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物を利用できる。ＭＢＥ法では、元素状のゲルマニウムもドーピング源として利用できる。ｐ型にはＭｇ原料としては、例えばビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）を用いる。
上述したような窒化ガリウム系化合物半導体は、Ａｌ、ＧａおよびＩｎ以外に他のＩＩＩ族元素を含有することができ、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｃａ、Ｚｎ、Ｂｅ、Ｐ、Ａｓ及びＢ等の元素を含有することができる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
「ｎ型半導体層の形成」
本実施形態の半導体層２０を形成する際、まず、ｎ型半導体層１４の下地層１４ａを、従来公知のＭＯＣＶＤ法により、バッファ層１２上に積層して成膜する。次いで、下地層１４ａ上に、ｎ型コンタクト層１４ｂをスパッタ法で成膜した後、ｎ型クラッド層１４ｃをＭＯＣＶＤ法によって成膜する。この際、下地層１４ａ及びｎ型クラッド層１４ｃの各層は、同じＭＯＣＶＤ炉を用いて成膜することができる。
基板１１上に単結晶のＩＩＩ族窒化物半導体からなる下地層１４ａを形成する方法としては、例えばＭＯＣＶＤ法により、上述のＡｌｙＧａ１−ｙＮ（０≦ｙ≦１）からなる低温バッファ層を基板１１上に形成し、その上に、低温バッファ層を形成する温度より高温でＭＯＣＶＤ法により単結晶のＧａＮ層を形成する方法がある。また、ＭＯＣＶＤ法による低温バッファ層の代わりに、スパッタ法でＡｌｙＧａ１−ｙＮ（０≦ｙ≦１）からなる多結晶のバッファ層を形成し、その上に、ＭＯＣＶＤ法によって単結晶のＧａＮ層を形成しても良い。また、単結晶のＧａＮ層を、スパッタ法を用いて成長させても良い。
「発光層の形成」
ｎ型クラッド層１４ｃ上には、発光層１５を、従来公知のＭＯＣＶＤ法によって形成する。
本実施形態で形成する、図１に例示するような発光層１５は、ＧａＮ障壁層に始まりＧａＮ障壁層に終わる積層構造を有しており、ＧａＮからなる６層の障壁層１５ａと、ノンドープのＩｎ０．２Ｇａ０．８Ｎからなる５層の井戸層１５ｂとを交互に積層して形成する。
また、本実施形態の製造方法では、ｎ型クラッド層１４ｃの成膜に用いるＭＯＣＶＤ炉と同じものを使用することにより、従来公知のＭＯＣＶＤ法で発光層１５を成膜することができる。
「ｐ型半導体層の形成」
発光層１５上、つまり、発光層１５の最上層となる障壁層１５ａ上には、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂからなるｐ型半導体層１６を、スパッタ法を用いて形成する。
本実施形態では、まず、ＭｇをドープしたＡｌ０．１Ｇａ０．９Ｎからなるｐ型クラッド層１６ａを発光層１５（最上層の障壁層１５ａ）上に形成し、さらにその上に、ＭｇをドープしたＡｌ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層１６ｂを形成する。この際、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂの積層には、同じスパッタ装置を用いることができる。
｛スパッタ工程｝
以下、本実施形態の製造方法に備えられたスパッタ工程について、図５に例示したようなスパッタ装置４０を適宜参照しながら詳述する。
本実施形態のスパッタ工程は、上記各条件により、図１（図３も参照）に示すようなＩＩＩ族窒化物半導体からなる半導体層２０の内、ｐ型半導体層１６の少なくとも一部を、反応性スパッタ法を用いて、アクセプター不純物が添加された単結晶のＩＩＩ族窒化物半導体から形成する工程である。
（スパッタ装置）
ＩＩＩ族窒化物半導体からなる半導体層をスパッタ法で成膜する場合、一般に、ＩＩＩ族金属をターゲットにし、スパッタ装置のチャンバ内に窒素原子含有ガス（窒素ガス：Ｎ２、アンモニア：ＮＨ３等）を導入し、気相中でＩＩＩ族金属と窒素を反応させる反応性スパッタ法（反応性リアクティブスパッタ法）を用いる。スパッタ法としては、ＲＦスパッタ及びＤＣスパッタがあるが、本発明の製造方法のように反応性スパッタ法を用いた場合には、連続的に放電させるＤＣスパッタでは帯電が激しく、成膜速度のコントロールが困難とある。このため、本発明の製造方法では、ＲＦスパッタ法、又は、ＤＣスパッタ法の中でもパルス的にバイアスを与えることができるパルスＤＣスパッタを用いることが好ましい。
また、ＲＦスパッタを用いた場合には、帯電を回避する方法として、マグネットの位置をターゲット内で移動させることが好ましい。具体的な運動の方法は、使用するスパッタ装置によって選択することができ、揺動させたり、回転運動させたりすることができる。
図５に例示するスパッタ装置４０では、ターゲット４７の下方にマグネット４２が備えられ、このマグネット４２がターゲット４７の下方で回転運動できる構成とされている。
スパッタによってＩＩＩ族窒化物半導体からなる半導体層を形成する際には、より高エネルギーの反応種を基板に供給することが好ましい。このため、スパッタ装置内において基板１１がプラズマ中に位置するように構成し、また、ターゲット４７と基板１１とが対面する位置関係として構成することが好ましい。また、基板１１とターゲット４７との間の距離を、１０〜１００ｍｍの範囲とすることが好ましい。
また、チャンバ４１内には、できるだけ不純物を残さないことが好ましいので、スパッタ装置４０の到達真空度は、１．０×１０−３Ｐａ以下であることが好ましい。
（チャンバ内のガス雰囲気）
スパッタ法を用いてＩＩＩ族窒化物半導体からなる半導体層を形成する場合に重要となる他のパラメータとして、窒素原子含有ガスの分圧、成膜速度、基板温度、バイアス及びパワー等が挙げられる。
まず、スパッタ装置４０のチャンバ４１内のガス雰囲気は、窒素原子含有ガス（窒素：Ｎ２ガス、ＮＨ３ガス等）を含む雰囲気とする。このような窒素原子含有ガスは、スパッタにより、プラズマ化されて窒素原子に分解して結晶成長の原料となる。また、ターゲット４７を効率よくスパッタするために、さらに、アルゴン（Ａｒ）等の重量が大きく反応性の低い不活性ガスを混入させた雰囲気とする。さらに、半導体積層過程でのＩＩＩ族窒化物半導体の表面における反応種のマイグレーションを生じやすくするため、水素ガスを含むガス雰囲気とする。
チャンバ４１内のガス雰囲気中の窒素原子含有ガスの割合、例えば、窒素ガス（Ｎ２）とアルゴン（Ａｒ）の全流量に占める窒素ガス流量の比は、２０％〜９８％とすることができる。窒素ガスの流量比が２０％未満だと、スパッタ原料が金属のまま付着する虞があり、窒素ガスの流量比が９８％超だと、アルゴンの量が少なすぎ、スパッタ速度が低下する。
また、特に結晶性の良好なＩＩＩ族窒化物半導体を積層するためには、チャンバ４１内の雰囲気中の窒素原子含有ガスの割合を２０〜８０％の範囲とすることが必要である。窒素原子含有ガスの割合を８０％以下とすることにより、ＩＩＩ族原料が豊富な雰囲気中においてＩＩＩ族窒化物半導体の成長を行うことができるので、より結晶性の良好なＩＩＩ族窒化物半導体を成長させることが可能となる。
また、ガス雰囲気中の水素ガスの割合は０．２〜５０％の範囲とする。水素ガスの割合が０．２％未満だと、基板上において反応種のマイグレーションを活性化する作用が充分に得られず、結晶性の良好なＩＩＩ族窒化物半導体を積層するのが困難になる。また、水素ガスの割合が５０％を越えると、形成されたＩＩＩ族窒化物半導体に取り込まれる水素が多くなり過ぎ、アクセプター不純物の活性化を阻害する要因となる。
また、ガス雰囲気中において、窒素原子含有ガス及び水素ガスを除く残部は不活性ガスとする。不活性ガスは、ターゲットを効率よくスパッタすることを目的に用いるので、重量が大きく反応性の低いＡｒ等を用いることが好ましい。
なお、一定以上のスパッタ速度を確保するためには、不活性ガスの割合は２％以上にすることが必要である。また、ガス雰囲気中には、窒素原子含有ガス、水素ガス及び不活性ガスの働きを阻害しない範囲で、その他のガス成分を加えることも可能である。
（成膜速度）
スパッタ法による、ＩＩＩ族窒化物半導体からなる半導体層の成膜速度は、０．０１〜１０ｎｍ／秒とすることが好ましい。成膜速度が１０ｎｍ／秒を超えると積層されたＩＩＩ族窒化物半導体が結晶とならずに非晶質となり、０．０１ｎｍ／秒未満だとプロセスが無駄に長時間となり、工業生産に利用することが困難となる。
（基板温度）
本発明者等が鋭意実験したところ、一般に、結晶性の良好なＩＩＩ族窒化物半導体からなる半導体層をスパッタ法で形成するためには、基板１１の温度を６００〜１２００℃の範囲とすること好ましいことが明らかとなった。基板温度が６００℃より低いと、基板面での反応種のマイグレーションが抑えられ、結晶性の良好なＩＩＩ族窒化物半導体を形成するのが困難とある。また、基板温度が１２００℃を超えると、形成されたＩＩＩ族窒化物半導体が再分解を起こす虞がある。
また、アクセプター不純物を添加して導電性をｐ型に制御するためには、基板温度を６００〜１０５０℃の範囲とすることが必要となる。基板温度を６００〜１０５０℃の範囲とすることで、点欠陥等の欠陥密度が少なく結晶性の良好なＩＩＩ族窒化物半導体を成長させることができる。これにより、ＩＩＩ族窒化物半導体にアクセプター不純物を添加して導電性をｐ型に制御することが可能になる。
（バイアス及びパワー）
また、結晶成長中の基板１１表面における反応種のマイグレーションを活発にするためには、基板１１側に印加されるバイアス、及びターゲット４７側に印加されるパワーは大きいほうが好ましい。例えば、成膜時に基板１１に印加するバイアスは１．５Ｗ／ｃｍ２以上が好ましく、また、成膜時にターゲット４７に印加するパワーを１．５Ｗ／ｃｍ２〜５ｋＷ／ｃｍ２の範囲とすることが好ましい。
（ターゲットの組成）
ＩＩＩ族窒化物半導体からなる半導体層の組成は、ターゲットに用いるＩＩＩ族金属の組成を所望の値に調整することによりコントロールすることができる。例えば、ＧａＮからなる層を形成する場合には、ターゲットにＧａ金属を用い、ＡｌＧａＮ層を形成する場合には、ターゲットにＡｌＧａ合金を用いれば良い。また、ＩｎＧａＮを形成する場合には、ＩｎＧａ合金を用いれば良い。ＩＩＩ族窒化物半導体の組成は、ターゲット４７のＩＩＩ族金属の組成に応じて変化するので、ターゲット４７の組成を実験的に求めることで、所望の組成のＩＩＩ族窒化物半導体からなる半導体層を形成することが可能となる。
あるいは、例えば、ＡｌＧａＮ層を積層する場合、ターゲットとしてＧａメタルとＡｌメタルの両方を併置してもよい。この場合には、ＧａメタルターゲットとＡｌメタルターゲットの表面積の比を変化させることにより、積層されるＡｌＧａＮ層の組成を制御することが可能となる。同様に、ＩｎＧａＮ層を積層する場合には、ＧａメタルターゲットとＩｎメタルターゲットの両方を併置しても良い。
（アクセプター不純物の添加）
また、ＩＩＩ族窒化物半導体へのアクセプター不純物のドーピングは、ＩＩＩ族金属とアクセプター不純物とが混合されてなる混合ターゲットを用いて行なうことができる。例えば、スパッタ法を用いてＭｇをドーピングしたＧａＮを形成する場合には、Ｇａ金属とＭｇとを含有した混合ターゲットを使用する。この場合、固体のＧａ金属にＭｇが固溶した状態とし、Ｍｇが固溶したＧａメタルをターゲットに使用することにより、ＭｇをドープしたＧａＮを形成することができる。また、ＧａメタルとＭｇの小片を別々に併置してターゲットに用いることも可能である。
この際、ターゲットとなるＧａとＭｇの割合を実験的に求めることにより、所望の不純物濃度のＧａＮを形成することができる。例えば、固体のＧａにＭｇを固溶させてターゲットとした場合、Ｇａの重量に対するＭｇの重量の割合を０．０２〜０．２％とすることで、５×１０１６〜５×１０１７個／ｃｍ３のキャリア濃度を有する、ｐ型のＧａＮ単結晶層（ｐ型半導体層）を成膜させることが出来る。
なお、上述したように、アクセプター不純物としては、Ｍｇのみならず、例えば亜鉛（Ｚｎ）等も同様に用いることができる。
以上説明したような、本実施形態のＩＩＩ族窒化物半導体の製造方法によれば、アクセプター不純物が添加された単結晶のＩＩＩ族窒化物半導体を反応性スパッタ法で成膜する際、チャンバ内のガス雰囲気を、窒素原子含有ガスが２０〜８０％、水素ガス（Ｈ２）が０．２〜５０％の割合であり、残部が不活性ガスであってその割合を２％以上としてスパッタを行なう方法としたので、ＩＩＩ族原料が豊富な雰囲気中でＩＩＩ族窒化物半導体の成長を行うことができ、また、水素ガスを含むガス雰囲気とすることにより、半導体積層過程でのＩＩＩ族窒化物半導体の表面における反応種のマイグレーションが生じやすくなるので、結晶性の良好なＩＩＩ族窒化物半導体を成長させることが出来る。
また、スパッタを行なう際の基板温度を６００〜１０５０℃の範囲とすることにより、半導体積層過程でのＩＩＩ族窒化物半導体層の表面における反応種のマイグレーションがより一層生じやすくなるので、結晶性のより良好なＩＩＩ族窒化物半導体を成長させることができる。
これにより、ＩＩＩ族窒化物半導体にアクセプター不純物を添加し、このＩＩＩ族窒化物半導体の導電性をｐ型に制御することにより、５×１０１６個／ｃｍ３以上の高いキャリア濃度を得ることが可能になる。
また、基板上に単結晶のＩＩＩ族窒化物半導体からなる下地層を形成し、該下地層上にスパッタ法によってＩＩＩ族窒化物半導体を形成することにより、結晶性の良好な単結晶のＩＩＩ族窒化物半導体層を積層することができ、アクセプター不純物添加による導電性の制御をさらに容易にすることが可能となる。
本発明に係る、アクセプター不純物を添加して導電性をｐ型に制御したＩＩＩ族窒化物半導体は、詳細を後述する発光ダイオード（ＬＥＤ）やレーザディスク（ＬＤ）等の発光素子に備えられるｐ型コンタクト層や、トランジスタのような電子デバイス等の各種半導体素子に用いることができる。
［ＩＩＩ族窒化物半導体発光素子の製造方法］
本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法は、図３（図１も参照）に例示するようなＩＩＩ族窒化物半導体から各々なるｎ型半導体層１４、発光層１５及びｐ型半導体層１６が順に積層された半導体層２０を備え、ｐ型半導体層１６の少なくとも一部がアクセプター不純物の添加された単結晶のＩＩＩ族窒化物半導体からなる方法であり、ｐ型半導体層１６の少なくとも一部を、上述したようなＩＩＩ族窒化物半導体の製造方法によって形成する方法である。
＜発光素子の積層構造＞
図２及び図３は、本実施形態の発光素子の製造方法の一例を説明するための図であり、基板上にＩＩＩ族窒化物半導体からなる各層が形成された積層半導体１０（図１参照）を用いて発光素子１を構成した例を示す概略図で、図２は平面図、図３は断面図である。
本実施形態の発光素子１は、上記製造方法で製造された積層半導体１０のｐ型半導体層１６上に透光性正極１７が積層され、その上に正極ボンディングパッド１８が形成されるとともに、ｎ型半導体層１４のｎ型コンタクト層１４ｂに形成された露出領域１４ｄに負極１９が積層されて概略構成される。
そして、本実施形態のｐ型半導体層１６は、アクセプター不純物が添加された単結晶のＩＩＩ族窒化物半導体からなり、上記製造方法によって形成されたものである。
『透光性正極』
透光性正極１７は、上述した積層半導体１０のｐ型半導体層１６（ｐ型コンタクト層１６ｂ）上に形成される透光性の電極である。
透光性正極１７の材質としては、特に限定されず、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＡＺＯ（ＺｎＯ−Ａｌ２Ｏ３）、ＩＺＯ（Ｉｎ２Ｏ３−ＺｎＯ）、ＧＺＯ（ＺｎＯ−ＧｅＯ２）等の材料を、この技術分野でよく知られた慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
また、透光性正極１７は、Ｍｇがドープされたｐ型半導体層１６上のほぼ全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。
『正極ボンディングパッド及び負極』
正極ボンディングパッド１８は、上述の透光性正極１７上に形成される電極である。
正極ボンディングパッド１８の材料としては、Ａｕ、Ａｌ、Ｎｉ及びＣｕ等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
正極ボンディングパッド１８の厚さは、１００〜１０００ｎｍの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極ボンディングパッド１８の厚さは３００ｎｍ以上とすることがより好ましい。さらに、製造コストの観点から５００ｎｍ以下とすることが好ましい。
負極１９は、基板１１上に、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６が順次積層された半導体層において、ｎ型半導体層１４のｎ型コンタクト層１４ｂに接するように形成される。
このため、負極１９を設ける際は、ｐ型半導体層１６、発光層１５及びｎ型半導体層１４の一部を除去することにより、ｎ型コンタクト層１４ｂの露出領域１４ｄを形成し、この上に負極１９を形成する。
負極１９の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
＜発光素子の製造方法＞
以下に、図２及び図３に示すような発光素子１の製造方法の一例について説明する。
本実施形態の発光素子１の製造方法は、上記製造方法で得られた積層半導体１０を用い、該積層半導体１０のｐ型半導体層１６上に透光性正極１７を積層し、その上に正極ボンディングパッド１８を形成するとともに、ｎ型半導体層１４のｎ型コンタクト層１４ｂに形成された露出領域１４ｄに負極１９を積層する方法である。
『透光性正極の形成』
上述のような方法により、基板１１上に、バッファ層１２及び半導体層が積層された積層半導体１０のｐ型コンタクト層１６ｂ上に、ＩＴＯからなる透光性正極１７を形成する。
透光性正極１７の形成方法としては、特に限定されず、この技術分野でよく知られた慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
また、上述したように、透光性正極１７の材料は、ＩＴＯには限定されず、ＡＺＯ、ＩＺＯ、ＧＺＯ等の材料を用いて形成することが可能である。
また、透光性正極１７を形成した後、合金化や透明化を目的とした熱アニールを施す場合もあるが、施さなくても構わない。
『正極及び負極の形成』
積層半導体１０上に形成された透光性正極１７上に、さらに、正極ボンディングパッド１８を形成する。
この正極ボンディングパッド１８は、例えば、透光性正極１７の表面側から順に、Ｔｉ、Ａｌ、Ａｕの各材料を、従来公知の方法で積層することによって形成することができる。
また、負極１９を形成する際は、まず、基板１１上に形成された発光層１５、ｐ型半導体層１６、及びｎ型半導体層１４の一部をドライエッチング等の方法によって除去することにより、ｎ型コンタクト層１４ｂの露出領域１４ｄを形成する（図２及び図３参照）。そして、この露出領域１４ｄ上に、例えば、露出領域１４ｄ表面側から順に、Ｎｉ、Ａｌ、Ｔｉ、及びＡｕの各材料を、従来公知の方法で積層することにより、４層構造の負極１９を形成することができる。
そして、上述のようにして、積層半導体１０上に、透光性正極１７、正極ボンディングパッド１８及び負極１９を設けたウェーハを、基板１１の裏面を研削及び研磨してミラー状の面とした後、例えば、３５０μｍ角の正方形に切断することにより、発光素子チップ（発光素子１）とすることができる。
以上説明したような、本実施形態のＩＩＩ族窒化物半導体発光素子の製造方法によれば、ｐ型半導体層１６の少なくとも一部が、上記製造方法により、アクセプター不純物が添加された単結晶のＩＩＩ族窒化物半導体から形成する方法とされているので、導電性の制御された結晶性の良好なＩＩＩ族窒化物半導体からなるｐ型半導体層１６を備え、優れた発光特性を有するＩＩＩ族窒化物半導体発光素子が得られる。
［ランプ］
以上説明したような、本発明に係るＩＩＩ族窒化物半導体発光素子と蛍光体とを組み合わせることにより、当業者周知の手段によってランプを構成することができる。従来より、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、このような技術を何ら制限されることなく採用することが可能である。
例えば、蛍光体を適正に選定することにより、発光素子より長波長の発光を得ることも可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを混ぜることにより、白色発光を呈するランプとすることもできる。
また、ランプとしては、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。
例えば、図４に示す例のように、同一面電極型のＩＩＩ族窒化物半導体発光素子１を砲弾型に実装する場合には、２本のフレームの内の一方（図４ではフレーム３１）に発光素子１を接着し、また、発光素子１の負極（図３に示す符号１９参照）をワイヤー３４でフレーム３２に接合し、発光素子１の正極ボンディングパッド（図３に示す符号１８参照）をワイヤー３３でフレーム３１に接合する。そして、透明な樹脂からなるモールド３５で発光素子１の周辺をモールドすることにより、図４に示すような砲弾型のランプ３を作成することができる。
また、本発明に係る、アクセプター不純物を添加して導電性をｐ型に制御したＩＩＩ族窒化物半導体は、上述のような発光素子の他、レーザ素子や受光素子等の光電気変換素子、又は、ＨＢＴやＨＥＭＴ等の電子デバイスにも用いることができる。これらの半導体素子は、各種構造のものが多数知られており、本発明に係るＩＩＩ族窒化物半導体の積層構造体の素子構造は、これら周知の素子構造を含めて何ら制限されない。
次に、本発明のＩＩＩ族窒化物半導体の製造方法、及びＩＩＩ族窒化物半導体発光素子の製造方法を、実施例によりさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
［実施例１］
本実施例では、サファイアからなる基板上に、スパッタ法を用いてＡｌＮからなるバッファ層を積層し、その上に、ＭＯＣＶＤ法を用いて単結晶のＧａＮからなる下地層を積層し、さらにその上に、アクセプターをドープしたｐ型のＧａＮ層をスパッタ法により積層し、積層半導体サンプルを作製した。
『バッファ層の形成』
まず、表面を鏡面研磨した直径２インチの（０００１）ｃ面サファイア基板を、フッ酸及び有機溶媒によって洗浄した後、スパッタ装置のチャンバ（図５を参照）中へ導入した。この際、スパッタ装置としては、高周波式の電源部を備え、ターゲット内でマグネットを回転させることにより、磁場の掛かる位置を動かすことができる機構を備えたものを使用した。
そして、スパッタ装置のチャンバ内で基板を７５０℃まで加熱し、窒素ガスを１５ｓｃｃｍの流量で導入した後、チャンバ内の圧力を０．０８Ｐａに保持し、基板に５０Ｗの高周波バイアスを印加しながら窒素プラズマに晒すことにより、基板の表面を洗浄した。
次いで、チャンバ内にアルゴン及び窒素ガスを導入した後、基板の温度を５００℃まで低下させた。そして、２０００Ｗの高周波バイアスを金属Ａｌターゲット側に印加し、炉内の圧力を０．５Ｐａに保ち、Ａｒガスを１５ｓｃｃｍ、窒素ガスを５ｓｃｃｍの流量で流通させた条件（ガス全体に対する窒素の比は２５％）で、サファイア基板上にＡｌＮからなるバッファ層を成膜した。この際の成長速度は０．１２ｎｍ／ｓであった。
なお、ターゲット内のマグネットは、基板洗浄及びバッファ層の成膜の何れの際も回転させた。上述のようにして５０ｎｍのＡｌＮからなるバッファ層を成膜した後、プラズマを立てるのを停止した。以上の手順により、基板上に、５０ｎｍの厚さの多結晶のＡｌＮからなるバッファ層を形成した。
『下地層の形成』
次に、バッファ層が形成された基板を、ＭＯＣＶＤ法によってＧａＮからなる下地層を成長させるため、ＭＯＣＶＤ装置のチャンバ内へ搬送した。そして、チャンバ内に水素ガスを流通した状態で基板の温度を１０５０℃まで上昇させ、バッファ層の表面に付着した汚れを昇華させて除去した。また、この際、基板の温度が８３０℃以上となった時点から、アンモニアを炉内に流通させた。
次いで、基板の温度を１０２０℃まで低下させた後、アンモニアをそのままチャンバ内に流通させながら、バブリングによって発生させたトリメチルガリウム（ＴＭＧ）の蒸気を炉内へ流通し、単結晶のＧａＮからなる下地層を２μｍの膜厚で形成した。その後、ＴＭＧの供給を停止し、ＧａＮの成長を停止させて降温した。
そして、上記方法で作製したＧａＮからなる下地層の、Ｘ線ロッキングカーブ（ＸＲＣ）測定を行った。このＸＲＣの測定は、Ｃｕβ線Ｘ線発生源を光源として用い、対称面である（０００２）面、及び非対称面である（１０−１０）面で行った。この測定の結果、本発明の製造方法で作製したＧａＮの下地層は、（０００２）面の測定では半値幅８０ａｒｃｓｅｃ、（１０−１０）面では半値幅２５０ａｒｃｓｅｃを示した。なお、本実施例では下地層に不純物をドーピングしなかったため、下地層は高抵抗であった。
『ｐ型ＧａＮ層の形成』
次に、上記方法で下地層を形成した基板を、スパッタによってＧａＮ層を成長させるため、スパッタ装置のチャンバ内に移送した。この際、スパッタ装置としては、高周波式の電源部を有し、四角形のＧａターゲット内をマグネットがスイープすることで磁場の掛かる位置を動かすことができる機構を備えたものを使用した。また、Ｇａターゲット内には、冷媒を流通させるための配管を設置し、２０℃に冷却した冷媒を配管内に流通させ、熱によるＧａの融解を防止した。
また、上記Ｇａターゲットとしては、ＧａメタルにＭｇを固溶したものを使用した。また、Ｇａメタルの重量に対するＭｇの重量の割合は、およそ０．１５％とした。
次いで、スパッタ装置のチャンバ内にアルゴン及び窒素ガスを導入した後、基板の温度を１０５０℃まで上昇させた。そして、２０００Ｗの高周波バイアスをターゲット側に印加し、炉内の圧力を０．５Ｐａに保ちながら、窒素ガスを１２ｓｃｃｍ、水素ガスを９ｓｃｃｍ、Ａｒガスを９ｓｃｃｍの各流量で流通させた条件（窒素ガスの割合が４０％、水素ガスの割合が３０％、残部が不活性ガスのＡｒで割合が３０％）で、下地層上に単結晶のＧａＮを成膜した。この際の成長速度は、おおよそ２ｎｍ／秒であった。そして、ＭｇドープのＧａＮを０．２μｍの膜厚で成膜した後、プラズマを立てるのを停止した。
スパッタ装置から取り出したＧａＮ層を目視確認したところ、表面が鏡面であり、また、透明であった。また、このＧａＮ層のホール測定を行ったところ、ｐ型キャリアを活性化するためのアニール処理を行わなくてもｐ型の導電性を示し、キャリア濃度は４×１０１７個／ｃｍ３であった。
［実施例２］
本実施例では、ＭｇドープのＧａＮ層をスパッタ法で積層する際の基板の温度を６００℃とした点を除き、実施例１と同様の成膜条件で、Ｍｇドープの単結晶のＧａＮ層が積層されたサンプルを作製した。
得られたサンプルを目視確認したところ、積層されたＭｇドープのＧａＮ層の表面は鏡面であり、また、透明であった。また、このＭｇドープのＧａＮ層のホール測定を行ったところ、ｐ型キャリアを活性化するためのアニール処理を行わなくてもｐ型の導電性を示し、キャリア濃度は５×１０１６個／ｃｍ３であった。
［実施例３〜７］
実施例３〜７では、ＭｇドープのＧａＮ層をスパッタ法で積層する際のガス雰囲気を下記表１に示す組成条件とし、また、各成分のガスの合計流量を３０ｓｃｃｍとした点を除き、実施例１と同様の成膜条件で、Ｍｇドープの単結晶のＧａＮ層が積層されたサンプルを作製した。
得られたサンプルを目視確認したところ、積層されたＭｇドープのＧａＮ層の表面は鏡面で透明であった。また、このＭｇドープのＧａＮ層のホール測定を行ったところ、ｐ型キャリアを活性化するためのアニール処理を行わなくてもｐ型の導電性を示し、下記表１に示すようなキャリア濃度を示した。
Figure 0005179055
［比較例１］
本比較例では、ＭｇドープのＧａＮ層をスパッタ法で積層する際の基板の温度を５００℃とした点を除き、実施例１と同様の成膜条件で、Ｍｇドープの単結晶のＧａＮ層が積層されたサンプルを作製した。
得られたサンプルを目視確認したところ、ＭｇドープのＧａＮ層の表面は鏡面であり、また、透明であった。しかしながら、このＭｇドープのＧａＮ層のホール測定を行ったところ、電気的測定が出来なかった。これは、ＧａＮ層の結晶性が低いために、Ｍｇドープによって導電性を制御することが困難なためと考えられる。
［比較例２〜５］
比較例２〜５では、ＭｇドープのＧａＮ層をスパッタ法で積層する際のガス雰囲気を下記表２に示す組成条件とし、また、各成分のガスの合計流量を３０ｓｃｃｍとした点を除き、実施例１と同様の成膜条件で、Ｍｇドープの単結晶のＧａＮ層が積層されたサンプルを作製した。
得られたサンプルを目視確認したところ、積層されたＧａＮ層の表面は鏡面であり、また、透明であった。しかしながら、このＭｇドープのＧａＮ層のホール測定を行ったところ、ｐ型キャリアを活性化するためのアニール処理を行わなくてもｐ型の導電性を示したものの、下記表２に示すように、全てのサンプルのキャリア濃度が４×１０１６個／ｃｍ３未満の値であった。これは、ＧａＮ層の結晶性が充分に高くなっていないためと考えられる。
Figure 0005179055
［実施例８］
本実施例では、スパッタ法により積層したＭｇドープのｐ型ＡｌＧａＮを用いて、図２及び図３に示すような発光ダイオード（ＬＥＤ）のサンプルを作製した。本例では、まず、図１に示すような積層半導体１０を、バッファ層１２をスパッタ法、下地層１４ａをＭＯＣＶＤ法、ｎ型コンタクト層１４ｂをスパッタ法、ｎクラッド層１４ｃ及び発光層１５をＭＯＣＶＤ法、その上のｐ型半導体層１６（ｐ型コンタクト層１６ｂ）をスパッタ法の、各々の方法で形成した。
『バッファ層及び下地層の形成』
まず、第一のスパッタ装置を用いて、ｃ面サファイア基板（基板１１）上にプラズマによる前処理を施した後、ＲＦスパッタ法を用いてＡｌＮの多結晶層からなるバッファ層１２を形成し、その上に、ＧａＮからなる下地層１４ａをＭＯＣＶＤ装置内で形成した。この際、ＡｌＮからなるバッファ層１２とＧａＮからなる下地層１４ａは、実施例１と同様の方法で基板１１上に成膜した。
『ｎ型コンタクト層の形成』
次いで、下地層１４ａを形成した基板１１を第二のスパッタ装置内に搬送し、ＧａＮからなるｎ型コンタクト層１４ｂを、ＲＦスパッタ法を用いて形成した。この際、ｎ型コンタクト層１４ｂには、Ｓｉをドープした。
ここで、ＧａＮの成膜に使用する第二のスパッタ装置としては、高周波式の電源部を有し、四角形のＧａターゲット内をマグネットがスイープすることで磁場の掛かる位置を動かすことができる機構を備えたものを使用した。この際、Ｇａターゲット内には冷媒を流通させるための配管を設置し、２０℃に冷却した冷媒を配管内に流通させ、熱によるＧａの融解を防止した。
次いで、チャンバ内にアルゴン及び窒素ガスを導入した後、基板の温度を１０００℃まで上昇させた。そして、２０００Ｗの高周波バイアスを金属Ｇａターゲット側に印加し、炉内の圧力を０．５Ｐａに保ちながら、Ａｒガスを５ｓｃｃｍ、窒素ガスを１５ｓｃｃｍの流量で流通させた条件（ガス全体に対する窒素の比は７５％）で、下地層１４ａ上に、ＧａＮからなるｎ型コンタクト層１４ｂを成膜した。この際、チャンバ内にＳｉターゲットを併置し、同時にスパッタさせることによってＳｉを気相中に取り出し、ｎ型コンタクト層１４ｂをなすＧａＮ結晶中にＳｉをドープした。この際の成長速度は、おおよそ１ｎｍ／ｓであった。そして、ＧａＮからなるｎ型コンタクト層１４ｂを成膜した後、プラズマを立てるのを停止した。
上記手順により、１×１０１９ｃｍ−３の電子濃度を有し、２μｍの膜厚のＳｉドープＧａＮからなるｎ型コンタクト層１４ｂを成膜した。
以上説明したような工程により、サファイア基板（基板１１）上に、柱状構造を持つＡｌＮのバッファ層１２を形成し、その上にアンドープで２μｍの膜厚のＧａＮ層（ｎ型下地層１４ａ）と、１×１０１９ｃｍ−３のキャリア濃度を持つ２μｍのＳｉドープのＧａＮ層（ｎ型コンタクト層１４ｂ）を形成した。成膜後にチャンバから取り出した基板は無色透明であり、ＧａＮ層（ここではｎ型コンタクト層１４ｂ）の表面は鏡面であった。
『ｎ型クラッド層及び発光層の形成』
上記手順で作製したサンプルのｎ型コンタクト層１４ｂ上に、ＭＯＣＶＤ法を用いてｎ型クラッド層１４ｃ及び発光層１５を積層した。
「ｎ型クラッド層の形成」
まず、ＳｉドープＧａＮからなるｎ型コンタクト層１４ｂが成長された基板を、ＭＯＣＶＤ装置のチャンバ内へ搬送した。そして、チャンバ内を窒素で置換した状態として基板温度を１０００℃まで上昇させ、ｎ型コンタクト層１４ｂの最表面に付着した汚れを昇華させて除去した。また、この際、基板の温度が８３０℃以上となった時点から、アンモニアを炉内に流通させた。
次いで、基板の温度を７４０℃まで低下させた後、アンモニアをチャンバ内にそのまま流通させながら、ＳｉＨ4ガスと、バブリングによって発生させたＴＭＩ及びＴＥＧの蒸気を炉内へ流通させ、１８０Åの膜厚有し、ＳｉドープＩｎ０．１Ｇａ０．９Ｎからなるｎ型クラッド層１４ｃを形成した。そして、ＴＭＩ、ＴＥＧ及びＳｉＨ４のバルブを切り替え、これらの原料の供給を停止した。
「発光層の形成」
次いで、ＧａＮからなる障壁層１５ａと、Ｉｎ０．２Ｇａ０．８Ｎからなる井戸層１５ｂとから構成され、多重量子井戸構造を有する発光層１５を形成した。この、発光層１５の形成にあたっては、ＳｉドープＩｎ０．１Ｇａ０．９Ｎからなるｎ型クラッド層１４ｃ上に、まず、障壁層１５ａを形成し、この障壁層１５ａ上に、Ｉｎ０．２Ｇａ０．８Ｎからなる井戸層１５ｂを形成した。このような積層手順を５回繰り返した後、５番目に積層した井戸層１５ｂ上に、６番目の障壁層１５ａを形成し、多重量子井戸構造を有する発光層１５の両側に障壁層１５ａを配した構造とした（図１の積層半導体１０を参照）。
すなわち、ＳｉドープＩｎ０．１Ｇａ０．９Ｎからなるｎ型クラッド層１４ｃの成長終了後、基板温度や炉内の圧力、キャリアガスの流量や種類はそのままとし、ＴＥＧのバルブを切り替え、炉内へＴＥＧを供給することにより、ＧａＮからなる障壁層１５ａを成長させた。これにより、１５０Åの膜厚を有する障壁層１５ａを形成した。
次いで、障壁層１５ａの成長を終了させた後、基板１１の温度や炉内の圧力、キャリアガスの流量や種類はそのままとして、ＴＥＧａ及びＴＭＩｎのバルブを切り替えてＴＥＧ及びＴＭＩを炉内へ供給し、Ｉｎ０．２Ｇａ０．８Ｎからなる井戸層１５ｂを成長させた。これにより、２０Åの膜厚を有する井戸層１５ｂを形成した。
井戸層１５ｂの成長を終了させた後、再び障壁層１５ａを成長させた。そして、このような手順を５回繰り返すことにより、５層の障壁層１５ａと５層の井戸層１５ｂを形成した。さらに、最後に積層した井戸層１５ｂ上に、障壁層１５ａを形成し、発光層１５とした。
『ｐ型半導体層（ｐ型コンタクト層）の形成』
上述の各工程処理によって得られたウェーハを第三のスパッタ装置に搬送し、ｐ型半導体層１６（ｐ型コンタクト層１６ｂ）を成膜した。
ここで、ｐ型半導体層１６の成膜に使用するスパッタ装置としては、高周波式の電源部を有し、回転式のＧａターゲット及びＡｌターゲットをチャンバ内に備えたものを使用した。また、Ｇａターゲット内には冷媒を流通させるための配管を設置し、２０℃に冷却した冷媒を配管内に流通させ、熱によるＧａの融解を防止した。また、Ａｌターゲットは、Ｇａターゲットと比較して表面積がおよそ１／１０の割合とされたものを用いた。これにより、成長させるＡｌＧａＮ層の組成がＡｌ０．０８Ｇａ０．９２Ｎとなるように調整した。
また、ＧａターゲットはＭｇを固溶したものを用い、Ｇａメタルの重量に対するＭｇの重量の割合は、およそ０．１２％とした。
次いで、チャンバ内にアルゴン及び窒素ガスを導入した後、基板温度を１０００℃まで上昇させた。次いで、２０００Ｗの高周波バイアスを金属Ｇａターゲット側に、５００Ｗの高周波バイアスをＡｌターゲットに印加し、炉内の圧力を０．５Ｐａに保ちながら、窒素ガスを１０ｓｃｃｍ、水素ガスを１０ｓｃｃｍ、Ａｒガスを１０ｓｃｃｍの各流量で流通させた条件（窒素ガスの割合が３３％、水素ガスの割合が３３％、残部である不活性ガス：Ａｒの割合が３３％）で、ＭｇドープのＡｌＧａＮからなるｐ型半導体層１６を成膜した。この際の成長速度は、おおよそ１ｎｍ／ｓであった。
そして、ＭｇドープＡｌＧａＮからなるｐ型半導体層１６を０．２μｍ成膜した後、プラズマを立てるのを停止し、ロードロック室を通じてウェーハをウェーハトレイごとスパッタ装置外へ搬出した。
上述の工程で得られたＭｇドープＡｌＧａＮからなるｐ型半導体層１６（ｐ型コンタクト層１６ｂ）は、ｐ型キャリアを活性化するためのアニール処理を行わなくてもｐ型を示し、キャリア濃度は１×１０１７個／ｃｍ３であった。
上述のようにして作製したＬＥＤ用のエピタキシャルウェーハは、図１に示す積層半導体１０のように、ｃ面を有するサファイアからなる基板１１上に、柱状の構造を持つＡｌＮ層（バッファ層１２）を形成した後、基板１１側から順に、２μｍのアンドープＧａＮ層（下地層１４ａ）、１×１０１９ｃｍ−３の電子濃度を持つ２μｍのＳｉドープＧａＮ層（ｎ型コンタクト層１４ｂ）、１×１０１８ｃｍ−３の電子濃度を持つ１８０ÅのＩｎ０．１Ｇａ０．９Ｎクラッド層（ｎ型クラッド層１４ｃ）、ＧａＮ障壁層に始まってＧａＮ障壁層に終わり、層厚が１５０Åとされた６層のＧａＮ障壁層（障壁層１５ａ）と、層厚が２０Åとされた５層のノンドープのＩｎ０．２Ｇａ０．８Ｎ井戸層（井戸層１５ｂ）とからなる多重量子井戸構造（発光層１５）、膜厚０．２μｍのＭｇドープＡｌ０．０８Ｇａ０．９２Ｎ層（ｐ型半導体層１６）を積層した構造を有する。
なお、本発明に係るＩＩＩ族窒化物半導体では、上述したように、ｐ型コンタクト層がｐ型クラッド層を兼ねる構成とすることもできることから、本実施例では、ｐ型半導体層１６を、ｐ型コンタクト層１６ｂの１層のみを形成する例を作製し、説明しているが、図１に示すように、発光層１５上にｐ型クラッド層１６ａを形成し、その上にｐ型コンタクト層１６ｂを形成しても良いことは言うまでも無い。
『ＬＥＤの作製』
次いで、上記エピタキシャルウェーハ（積層半導体１０）を用いてＬＥＤを作製した。
すなわち、上記エピタキシャルウェーハのＭｇドープＡｌＧａＮ層（ｐ型半導体層１６ｂ）の表面に、公知のフォトリソグラフィー技術によってＩＴＯからなる透光性電極１７を形成し、その上に、チタン、アルミニウム及び金を順に積層した構造を有する正極ボンディングパッド１８（ｐ電極ボンディングパッド）を形成し、ｐ側電極とした。さらに、ウェーハに対してドライエッチングを施し、ｎ型コンタクト層１４ｂのｎ側電極（負極）を形成する領域を露出させ、この露出領域１４ｄにＮｉ、Ａｌ、Ｔｉ及びＡｕの４層が順に積層されてなる負極１９（ｎ側電極）を形成した。このような手順により、ウェーハ（図１の積層半導体１０を参照）上に、図２に示すような形状を有する各電極を形成した。
そして、上述の手順でｐ側及びｎ側の各電極が形成されたウェーハについて、サファイアからなる基板１１の裏面を研削及び研磨してミラー状の面とした。そして、このウェーハを３５０μｍ角の正方形のチップに切断し、各電極が上になるようにリードフレーム上に載置し、金線でリードフレームへ結線して発光素子とした（図４のランプ３を参照）。
上述のようにして作製した発光ダイオードのｐ側およびｎ側の電極間に順方向電流を流したところ、電流２０ｍＡにおける順方向電圧は３．２Ｖであった。また、ｐ側の透光性電極１７を通して発光状態を観察したところ、発光波長は４７０ｎｍであり、発光出力は１２ｍＷを示した。このような発光ダイオードの特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
以上の結果により、本発明に係るＩＩＩ族窒化物半導体が素子特性に優れており、また、本発明に係るＩＩＩ族窒化物半導体発光素子が優れた発光特性を備えていることが明らかである。
本発明のＩＩＩ族窒化物半導体の製造方法は、スパッタ法によりアクセプター不純物を添加して導電性をｐ型に制御したＩＩＩ族窒化物半導体を作製することができるため、発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）のｐ型コンタクト層、また、ＦＥＴのような電子デバイス等のさまざまな半導体素子の製造に用いることができる。
本発明に係るＩＩＩ族窒化物半導体の一例を模式的に説明する図であり、積層半導体の断面構造を示す概略図である。 本発明に係るＩＩＩ族窒化物半導体の一例を模式的に説明する図であり、ＩＩＩ族窒化物半導体によって構成される発光素子の平面構造を示す概略図である。 本発明に係るＩＩＩ族窒化物半導体の一例を模式的に説明する図であり、ＩＩＩ族窒化物半導体によって構成される発光素子の断面構造を示す概略図である。 本発明に係るＩＩＩ族窒化物半導体発光素子を用いて構成したランプを模式的に説明する概略図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法の一例を模式的に説明する図であり、チャンバ内にターゲットが備えられたスパッタ装置の構造を示す概略図である。
符号の説明
１…ＩＩＩ族窒化物半導体発光素子、１０…積層半導体（ＩＩＩ族窒化物半導体）、１１…基板、１１ａ…表面、１２…バッファ層、１４…ｎ型半導体層、１５…発光層、１６…ｐ型半導体層（ＩＩＩ族窒化物半導体）、１６ａ…ｐ型クラッド層、１６ｂ…ｐ型コンタクト層、３…ランプ、４０…スパッタ装置、４１…チャンバ、４７…ターゲット

Claims (9)

  1. チャンバ内に基板及びターゲットを載置し、前記基板上にアクセプター不純物が添加された単結晶のＩＩＩ族窒化物半導体を反応性スパッタ法によって形成するスパッタ工程が備えられたＩＩＩ族窒化物半導体の製造方法であって、
    前記スパッタ工程は、前記基板の温度を６００℃〜１０５０℃の範囲とし、前記ターゲットとしてＩＩＩ族金属を含有する金属ターゲットを用い、前記チャンバ内のガス雰囲気を、窒素原子含有ガスが２０〜８０％、水素ガス（Ｈ２）が０．２〜５０％の割合であり、残部が不活性ガスであってその割合を２％以上として、当該ＩＩＩ族窒化物半導体におけるキャリア濃度を５×１０ １６ 個／ｃｍ ３ 以上にすることを特徴とするＩＩＩ族窒化物半導体の製造方法。
  2. 前記スパッタ工程は、前記ターゲットとして、前記ＩＩＩ金属とアクセプター不純物とを含有する混合ターゲットを用いることを特徴とする請求項１に記載のＩＩＩ族窒化物半導体の製造方法。
  3. 前記チャンバ内のガス雰囲気中に存在する窒素原子含有ガスが窒素ガス（Ｎ２）であり、前記不活性ガスがアルゴンガス（Ａｒ）であることを特徴とする請求項１又は２に記載のＩＩＩ族窒化物半導体の製造方法。
  4. 前記アクセプター不純物がマグネシウム（Ｍｇ）であることを特徴とする請求項１〜３の何れか１項に記載のＩＩＩ族窒化物半導体の製造方法。
  5. 少なくとも前記スパッタ工程の前に、前記基板上に、単結晶のＩＩＩ族窒化物半導体からなる下地層を形成する工程が備えられていることを特徴とする請求項１〜４の何れか１項に記載のＩＩＩ族窒化物半導体の製造方法。
  6. 前記下地層を、有機金属化学気相成長法（ＭＯＣＶＤ法）を用いて形成することを特徴とする請求項５に記載のＩＩＩ族窒化物半導体の製造方法。
  7. ＩＩＩ族窒化物半導体から各々なるｎ型半導体層、発光層及びｐ型半導体層が順に積層された半導体層を備え、前記ｐ型半導体層の少なくとも一部がアクセプター不純物の添加された単結晶のＩＩＩ族窒化物半導体からなるＩＩＩ族窒化物半導体発光素子の製造方法であって、
    前記ｐ型半導体層の少なくとも一部を、請求項１〜６の何れか１項に記載のＩＩＩ族窒化物半導体の製造方法によって形成することを特徴とするＩＩＩ族窒化物半導体発光素子の製造方法。
  8. 請求項７に記載の製造方法で得られるＩＩＩ族窒化物半導体発光素子。
  9. 請求項８に記載のＩＩＩ族窒化物半導体発光素子が用いられてなるランプ。
JP2006348767A 2006-12-26 2006-12-26 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ Active JP5179055B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006348767A JP5179055B2 (ja) 2006-12-26 2006-12-26 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006348767A JP5179055B2 (ja) 2006-12-26 2006-12-26 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ

Publications (2)

Publication Number Publication Date
JP2008159958A JP2008159958A (ja) 2008-07-10
JP5179055B2 true JP5179055B2 (ja) 2013-04-10

Family

ID=39660523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006348767A Active JP5179055B2 (ja) 2006-12-26 2006-12-26 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ

Country Status (1)

Country Link
JP (1) JP5179055B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MX2013001976A (es) 2010-08-19 2013-04-03 Nissan Motor Dispositivo de deteccion de objetos tridimensionales y el metodo de deteccion de objetos tridimensionales.

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63176393A (ja) * 1987-01-16 1988-07-20 Matsushita Electric Ind Co Ltd 窒化アルミニウム薄膜の製造方法
JPH08181073A (ja) * 1994-12-21 1996-07-12 Canon Inc 半導体ウエハ及び結晶成長方法
JPH11172424A (ja) * 1997-12-12 1999-06-29 Minolta Co Ltd ガリウム化合物の製造方法
JP2003078169A (ja) * 1998-09-21 2003-03-14 Nichia Chem Ind Ltd 発光素子
JP3440873B2 (ja) * 1999-03-31 2003-08-25 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP4501194B2 (ja) * 1999-12-08 2010-07-14 日亜化学工業株式会社 窒化物半導体発光素子
JP4428105B2 (ja) * 2004-03-23 2010-03-10 日立金属株式会社 化合物膜の製造方法および化合物半導体素子の製造方法

Also Published As

Publication number Publication date
JP2008159958A (ja) 2008-07-10

Similar Documents

Publication Publication Date Title
JP5272390B2 (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5471440B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP4191227B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP5049659B2 (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
TWI408733B (zh) Ｉｉｉ族氮化物化合物半導體發光元件之製造方法、及ｉｉｉ族氮化物化合物半導體發光元件、以及燈
TWI491064B (zh) Iii族氮化物半導體發光元件及該製造方法、以及燈
KR101074178B1 (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프
JP5262206B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法及びｉｉｉ族窒化物半導体発光素子の製造方法
JP2009081406A (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2010272887A (ja) Ｉｉｉ族窒化物半導体素子の製造方法及びｉｉｉ族窒化物半導体発光素子の製造方法
JP2008177525A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008047762A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008124060A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008153603A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2011082570A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5041883B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法
JP4912843B2 (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法
JP2008047763A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP5304070B2 (ja) Ｉｉｉ族窒化物半導体層の製造装置、ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子の製造方法
JP2008135463A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008106316A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2009161434A (ja) Ｉｉｉ族窒化物半導体結晶の製造方法及びｉｉｉ族窒化物半導体結晶
JP2009155672A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体製造装置、ｉｉｉ族窒化物半導体及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5179055B2 (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008294449A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130109

R150 Certificate of patent or registration of utility model

Ref document number: 5179055

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160118

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160118

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350