JP4979742B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4979742B2 JP4979742B2 JP2009152146A JP2009152146A JP4979742B2 JP 4979742 B2 JP4979742 B2 JP 4979742B2 JP 2009152146 A JP2009152146 A JP 2009152146A JP 2009152146 A JP2009152146 A JP 2009152146A JP 4979742 B2 JP4979742 B2 JP 4979742B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- interlayer insulating
- conductive
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Description
(実施の形態1)
図1は、本発明の実施の形態における半導体装置を製造途中の概念図である。図1において、シリコン基板1の上にシリコン酸化膜等からなる下地層間絶縁膜3が配置され、その上にシリコン窒化膜またはメタル酸化物等からなる絶縁膜5が堆積されている。絶縁膜5の上には、シリコン酸化膜等からなる層間絶縁膜7が形成されている。この層間絶縁膜7を貫通するようにその底部を下にして、筒状金属膜11,13が、キャパシタ領域および周辺領域(マーク領域およびTEG領域)に形成されている。上述のように、キャパシタ領域には、DRAMのメモリセル領域などが該当する。
キャパシタ領域におけるキャパシタ下部電極を円筒形にすることは、よく行なわれる。しかし、半導体装置の製造途中、周辺領域において、円筒形の金属膜を突き出す状態があると、図37に説明したように、突き出された円筒形状の金属膜が破損して短絡の原因となる。本実施の形態では、キャパシタ下部電極を円筒形にする場合に生じる上記不都合を解消するための製造方法について、説明する。
本発明の実施の形態3では、周辺領域の層間絶縁膜を残し、キャパシタ領域の層間絶縁膜を選択除去する際に、両領域の境界で層間絶縁膜の壁が露出しないようにする点に特徴がある。図5は平面図であり、図6は、図5のVI−VI線に沿う断面図である。図5において、層間絶縁膜を貫通し、キャパシタ領域と周辺領域の境目に沿って両領域を遮るように延びるガードリング15を設けている。
上記の本発明の実施の形態3では、たとえば図8に示すようにレジストパターン93を形成して、HFなどのウェット液でキャパシタ領域の層間絶縁膜をエッチングする。この場合、レジストパターン93とガードリングとの接触は、ガードリングの上端で行なわれているだけである。このため、図9に示すように、周辺領域の層間絶縁膜側にウェット液がしみ込み、周辺領域の層間絶縁膜においてエッチングされる部分55を生じる。このしみ込みが発生すると、ガードリング外周の周辺回路側に、局部段差が発生し、後工程の平坦化が困難となり、配線の短絡を招く恐れがある。フォトレジスト塗布前の表面処理、硫酸などの酸性液やアンモニアなどのアルカリ性液等により、層間絶縁膜の表面を改質し、そのしみ込みを抑制することができる。
図12〜図14は、本発明の実施の形態5における半導体装置の概念図である。本実施の形態では、図12〜図14に示すように、マーク領域またはTEG領域の筒状金属膜11,13と、層間絶縁膜7との間に密着層17を設ける点に特徴がある。密着層17には、たとえばTiN、TaN等の高融点金属窒化膜を設けるのがよい。図13は、キャパシタ領域のキャパシタ下部電極を円筒形とし、マーク領域およびTEG領域の筒状金属膜をコンケーブ型とする場合の製造方法を示す図である。キャパシタ下部電極では、高融点金属窒化膜からなる下地金属膜17は、キャパシタ下部電極の底部を除いて除去されているが、底部において、キャパシタ下部電極の密着性を向上させている。
図18は、本発明の実施の形態6における半導体装置の製造方法を説明する図である。キャパシタ下部電極に前記と同様ルテニウムや白金等の金属膜を適用する場合、CVD法により蒸着すると、ウェハ裏面への回り込みが発生する。この場合、図18に示すように、裏面において、上記の金属膜がウェハ裏面に形成された裏面絶縁膜21,25,27と面接触しているため、後工程のアニールや酸化処理によって、上記金属膜が裏面絶縁膜から剥がれる危険性がある。なお、上記の裏面絶縁膜の中には多結晶シリコン膜23も形成されている。
本発明の実施の形態7では、上記実施の形態4で説明した構成を、DRAMに適用した例について説明する。
図35は、本発明の実施の形態8における半導体装置を示す図である。図35において、キャパシタ下部電極71、ガードリング75およびアラインメントマーク等73は、不純物を含む多結晶シリコンで形成する。これらの筒状金属膜の上には誘電体膜76が積層され、その上にキャパシタ領域において上部電極となる金属膜78が堆積されている。
1.本発明の実施の形態では、具体的な半導体装置として、実施の形態7でDRAMの場合を説明したが、DRAMに限定されることはない。キャパシタ下部電極が筒状となる場合には、どのような半導体装置に用いてもよい。
2.上記実施の形態では、筒状金属膜を構成する金属は、RuやPtなどの貴金属を用いた例を紹介したが、広くはこれらに限定されず、W等の高融点金属を用いてもよい。Ru等の他に、その酸化物が導電性を有する金属があればそれを用いてもよい。また、2層金属膜で筒状金属膜を構成する場合、下地金属膜としてTiN膜を挙げたが、TiN膜に限らず、シリコン酸化膜等およびRuなどの筒状金属膜との密着性がよいものであれば、どのようなものでもよい。なお、TiNのような金属窒化物も金属膜と呼ぶこととする。
3.ガードリングは、キャパシタ領域の筒状導電膜の周囲の層間絶縁膜をウェットエッチングにより除去し、そのエッチ液が周辺領域の層間絶縁膜にしみ込みにくい位置に、溝状に配置される。しかし、隔壁となる形状であれば、溝内面に沿う金属膜に限定されない。
4.プラグ配線の上部接続部は、キャパシタ下部電極を形成するRuなどの金属と密着性がよく、導電性があれば、TiN膜に限定されず、どのような金属であってもよい。
5.キャパシタ下部電極に不純物含有半導体膜、たとえば多結晶シリコン膜を用いる場合、ガードリングも同じ材料で形成するほうが、処理工数が少なく能率的である。しかし、ガードリングを不純物含有半導体膜で形成することに限定されず、他の材料、たとえば金属膜で形成してもよい。
Claims (6)
- 半導体基板の上に設けられた第1の絶縁層と、
前記第1の絶縁層内に設けられ、前記半導体基板に電気的に接続される複数の導電性プラグと、
前記複数の導電性プラグにそれぞれ電気的に接続され、各々筒状の形状をなす複数の第1の導電膜と、
互いに対向する第1および第2の側壁部を有する導電膜であって、この第1および第2の側壁部の間に、第1の方向に沿って延びる第1の部分と前記第1の方向に垂直な第2の方向に沿って延びる第2の部分とを有した一本の溝の形状をなす第2の導電膜と、
前記複数の第1の導電膜に接するように、前記第1の絶縁膜の上に設けられた第1のシリコン窒化膜と、
前記第2の導電膜に接するように、前記第1の絶縁膜の上に設けられた第2のシリコン窒化膜と、
前記第2の導電膜の前記第1の側壁部と接するように、前記第2のシリコン窒化膜の上に設けられた第2の絶縁層と、
前記複数の第1の導電膜の内面および外面を被覆する誘電膜と、
前記誘電膜を被覆する第3の導電膜と
を備え、
前記複数の第1の導電膜は、前記第2の導電膜を挟んで区画される2つの領域のうちの第2の側壁部側に配置され、
前記第1の側壁部の上端は、前記第2の絶縁層と接する前記誘電膜の下面よりも高い位置にある、半導体装置。 - 前記複数の第1の導電膜と前記第2の導電膜とは同じ導電材料である、請求項1記載の半導体装置。
- 前記複数の第1の導電膜と前記第2の導電膜とは、不純物を含有する多結晶シリコンである、請求項1または2に記載の半導体装置。
- 半導体基板の上に設けられた第1の絶縁層と、
前記第1の絶縁層内に設けられ、前記半導体基板に電気的に接続される複数の導電性プラグと、
前記複数の導電性プラグにそれぞれ電気的に接続され、各々筒状の形状をなす複数の第1の導電膜と、
互いに対向する第1および第2の側壁部を有する導電膜であって、この第1および第2の側壁部の間に、第1の方向に沿って延びる第1の部分と前記第1の方向に垂直な第2の方向に沿って延びる第2の部分とを有した一本の溝の形状をなす第2の導電膜と、
前記第1の側壁部と接するように前記第1の絶縁層の上に設けられた第2の絶縁層と、
前記複数の第1の導電膜の内面および外面を被覆するとともに前記第2の絶縁層の上面に接するように延在している誘電膜と、
前記誘電膜を被覆する第3の導電膜と、
を備え、
前記複数の第1の導電膜は、前記第2の導電膜を挟んで区画される2つの領域のうちの第2の側壁部側に配置され、
前記第1の側壁部の上端は、前記第2の絶縁層と接する前記誘電膜の下面よりも高い位置にある、半導体装置。 - 前記複数の第1の導電膜と前記第2の導電膜とは同じ導電材料である、請求項4記載の半導体装置。
- 前記複数の第1の導電膜と前記第2の導電膜とは、不純物を含有する多結晶シリコンである、請求項4または5に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009152146A JP4979742B2 (ja) | 2009-06-26 | 2009-06-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009152146A JP4979742B2 (ja) | 2009-06-26 | 2009-06-26 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002271700A Division JP4353685B2 (ja) | 2002-09-18 | 2002-09-18 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009212543A JP2009212543A (ja) | 2009-09-17 |
JP4979742B2 true JP4979742B2 (ja) | 2012-07-18 |
Family
ID=41185324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009152146A Expired - Fee Related JP4979742B2 (ja) | 2009-06-26 | 2009-06-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4979742B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11186524A (ja) * | 1997-12-24 | 1999-07-09 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH11195764A (ja) * | 1998-01-05 | 1999-07-21 | Nec Corp | 半導体装置 |
JP4180716B2 (ja) * | 1998-12-28 | 2008-11-12 | 富士通株式会社 | 半導体装置の製造方法 |
JP2001148471A (ja) * | 1999-11-19 | 2001-05-29 | Hitachi Ltd | 半導体集積回路装置 |
JP4285619B2 (ja) * | 1999-12-22 | 2009-06-24 | 富士通株式会社 | 半導体装置の製造方法 |
JP4717988B2 (ja) * | 2000-09-07 | 2011-07-06 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法 |
JP2002222933A (ja) * | 2001-01-26 | 2002-08-09 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
2009
- 2009-06-26 JP JP2009152146A patent/JP4979742B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009212543A (ja) | 2009-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4353685B2 (ja) | 半導体装置 | |
TW508798B (en) | Semiconductor integrated circuit device and its manufacturing method | |
JP4807894B2 (ja) | 半導体装置 | |
US6166424A (en) | Capacitance structure for preventing degradation of the insulating film | |
JP2011108927A (ja) | 半導体装置の製造方法 | |
JP2004111624A (ja) | 半導体装置 | |
KR20040024443A (ko) | 캐패시터를 구비한 반도체 장치 | |
JP2010034198A (ja) | 半導体装置及びその製造方法 | |
US7781820B2 (en) | Semiconductor memory device and method of manufacturing the same | |
US20040089891A1 (en) | Semiconductor device including electrode or the like having opening closed and method of manufacturing the same | |
JP2010118439A (ja) | 半導体記憶装置及びその製造方法 | |
JPH10209394A (ja) | 半導体記憶装置およびその製造方法 | |
JP2004152864A (ja) | 半導体装置 | |
US20210398983A1 (en) | Dram and manufacturing method therefore | |
JP4979742B2 (ja) | 半導体装置 | |
JPH09232542A (ja) | 半導体装置およびその製造方法 | |
JP3895099B2 (ja) | 半導体装置及びその製造方法 | |
JP2009164534A (ja) | 半導体装置およびその製造方法 | |
JP5566003B2 (ja) | 半導体装置およびその製造方法 | |
JP4215711B2 (ja) | 半導体集積回路装置およびその製造方法 | |
US20040108534A1 (en) | Semiconductor device and manufacturing method for the same | |
JP2008277434A (ja) | 半導体装置及びその製造方法 | |
US10304743B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH11177056A (ja) | 半導体装置及びその製造方法 | |
JP4332119B2 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090626 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120410 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120417 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150427 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4979742 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |