JP4976060B2 - スペクトラム拡散クロックジェネレータ - Google Patents
スペクトラム拡散クロックジェネレータ Download PDFInfo
- Publication number
- JP4976060B2 JP4976060B2 JP2006166021A JP2006166021A JP4976060B2 JP 4976060 B2 JP4976060 B2 JP 4976060B2 JP 2006166021 A JP2006166021 A JP 2006166021A JP 2006166021 A JP2006166021 A JP 2006166021A JP 4976060 B2 JP4976060 B2 JP 4976060B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- delay
- modulation
- spread spectrum
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001228 spectrum Methods 0.000 title claims description 32
- 230000000630 rising effect Effects 0.000 claims description 9
- 230000003111 delayed effect Effects 0.000 claims description 7
- 230000001934 delay Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 208000032365 Electromagnetic interference Diseases 0.000 description 2
- 101000975474 Homo sapiens Keratin, type I cytoskeletal 10 Proteins 0.000 description 2
- 102100023970 Keratin, type I cytoskeletal 10 Human genes 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Images
Landscapes
- Networks Using Active Elements (AREA)
- Pulse Circuits (AREA)
Description
印加電圧に応じて遅延量を変化させる第1の遅延素子複数個が直列に接続され入力クロックをそれら複数個の第1の遅延素子で順次に遅延させることにより複数相のクロックを生成する第1の遅延回路を備え、それら複数相のクロックの中から所望のクロックを切替自在に選択して上記入力クロックが変調されてなる第1の変調クロックを生成する第1の変調部と、
印加電圧に応じて遅延量を変化させる第2の遅延素子複数個が並列に接続され上記第1の変調クロックを遅延させる第2の遅延回路を備え、それら複数個の第2の遅延素子のうちのいずれかの第2の遅延素子を選択することによりその第2の遅延素子で遅延された第2の変調クロックを生成する第2の変調部と、
遅延量調整用の電圧を生成してその電圧を上記第1の遅延回路に並ぶ複数個の第1の遅延素子と上記第2の遅延回路に並ぶ複数個の第2の遅延素子に印加する遅延量制御部とを備えたことを特徴とする。
上記第2の変調部が、上記複数個の第2の遅延素子から出力された複数のクロックのうちの所望のクロックを選択することにより上記第2の変調クロックを出力する第2のセレクタを備えたものであることが好ましい。
100 粗変調部
110 粗遅延回路
110_1,110_2,110_3,…,110_30,110_31,110_32 第1の遅延素子
120 第1のセレクタ
130 エッジディテクタ
131 第1のフリップフロップ
132 第2のフリップフロップ
133 エクスクルーシブ・オアゲート
200 精変調部
210 精遅延回路
210_1,210_2,210_3,210_4,210_5 第2の遅延素子
220 第2のセレクタ
300 遅延量制御部
310 PFD
320 LPF
400 演算回路
1000 VCDL
Claims (2)
- 印加電圧に応じて遅延量を変化させる第1の遅延素子複数個が直列に接続され入力クロックを該複数個の第1の遅延素子で順次に遅延させることにより複数相のクロックを生成する第1の遅延回路を備え、該複数相のクロックの中から所望のクロックを切替自在に選択して前記入力クロックが変調されてなる第1の変調クロックを生成する第1の変調部と、
印加電圧に応じて遅延量を変化させる第2の遅延素子複数個が並列に接続され前記第1の変調クロックを遅延させる第2の遅延回路を備え、該複数個の第2の遅延素子のうちのいずれかの第2の遅延素子を選択することにより該第2の遅延素子で遅延された第2の変調クロックを生成する第2の変調部と、
遅延量調整用の電圧を生成して該電圧を前記第1の遅延回路に並ぶ複数個の第1の遅延素子と前記第2の遅延回路に並ぶ複数個の第2の遅延素子に印加する遅延量制御部とを備えたことを特徴とするスペクトラム拡散クロックジェネレータ。 - 前記第1の変調部が、さらに、前記第1の遅延回路で生成された複数相のクロックの中から立ち上がりエッジ生成用の第1のクロックおよび立ち下がりエッジ生成用の第2のクロックを切替自在に選択する第1のセレクタと、前記第1のクロックのエッジおよび前記第2のクロックのエッジを検出して時間軸方向に変調された前記第1の変調クロックを生成するエッジディテクタとを備え、
前記第2の変調部が、前記複数個の第2の遅延素子から出力された複数のクロックのうちの所望のクロックを選択することにより前記第2の変調クロックを出力する第2のセレクタを備えたことを特徴とする請求項1記載のスペクトラム拡散クロックジェネレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006166021A JP4976060B2 (ja) | 2006-06-15 | 2006-06-15 | スペクトラム拡散クロックジェネレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006166021A JP4976060B2 (ja) | 2006-06-15 | 2006-06-15 | スペクトラム拡散クロックジェネレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007336271A JP2007336271A (ja) | 2007-12-27 |
JP4976060B2 true JP4976060B2 (ja) | 2012-07-18 |
Family
ID=38935315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006166021A Active JP4976060B2 (ja) | 2006-06-15 | 2006-06-15 | スペクトラム拡散クロックジェネレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4976060B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101654218B1 (ko) | 2010-01-13 | 2016-09-06 | 삼성전자주식회사 | 스프레드 스펙트럼 클럭 발생기 |
JP6423709B2 (ja) * | 2014-12-19 | 2018-11-14 | 株式会社メガチップス | スペクトラム拡散クロックジェネレータ |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05152908A (ja) * | 1991-11-25 | 1993-06-18 | Nec Corp | クロツク信号生成回路 |
JPH06177723A (ja) * | 1992-12-09 | 1994-06-24 | Nec Corp | パルス幅変調回路 |
JP2573787B2 (ja) * | 1993-05-18 | 1997-01-22 | 株式会社メガチップス | パルス幅変調回路 |
JP3378667B2 (ja) * | 1994-08-10 | 2003-02-17 | 株式会社アドバンテスト | 周期クロックの可変遅延回路 |
JP3431053B2 (ja) * | 1996-09-17 | 2003-07-28 | 株式会社アドバンテスト | タイミング発生装置 |
US6420989B1 (en) * | 2001-01-22 | 2002-07-16 | Credence Systems Corporation | Programmable non-uniform clock signal generator |
-
2006
- 2006-06-15 JP JP2006166021A patent/JP4976060B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007336271A (ja) | 2007-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7224199B1 (en) | Circuit and method for digital delay and circuits incorporating the same | |
TWI243548B (en) | Clock generator | |
US8106690B2 (en) | Semiconductor integrated circuit device | |
US7437590B2 (en) | Spread-spectrum clocking | |
US7276944B2 (en) | Clock generation circuit and clock generation method | |
KR100549868B1 (ko) | 락 검출기능을 구비한 위상동기루프 회로 및 위상동기루프회로의 락 검출방법 | |
KR100824791B1 (ko) | 클록 체배기 및 클록 체배 방법 | |
KR960009965B1 (ko) | 주파수 배수 회로 | |
US8471614B2 (en) | Digital phase locked loop system and method | |
US7675332B1 (en) | Fractional delay-locked loops | |
US7956696B2 (en) | Techniques for generating fractional clock signals | |
EP0800276B1 (en) | A frequency multiplying circuit having a first stage with greater multiplying ratio than subsequent stages | |
US7496170B2 (en) | Digitally controlled oscillator having enhanced control resolution | |
US20170005786A1 (en) | Programmable frequency divider providing a fifty-percent duty-cycle output over a range of divide factors | |
US11323131B2 (en) | Delay-based spread spectrum clock generator circuit | |
CN111416616B (zh) | 具有宽频率覆盖的pll | |
US20090323768A1 (en) | Spread spectrum clock signal generator | |
JP4976060B2 (ja) | スペクトラム拡散クロックジェネレータ | |
JP4376611B2 (ja) | 周波数変調回路 | |
US7109806B2 (en) | Device and method for detecting phase difference and PLL using the same | |
US20040027181A1 (en) | Clock multiplying PLL circuit | |
JP2006211208A (ja) | スペクトラム拡散クロック生成回路 | |
US7113014B1 (en) | Pulse width modulator | |
JP2006303794A (ja) | デジタル制御型位相合成回路システム | |
JPH06112785A (ja) | ジッタ発生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120410 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120412 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4976060 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |