JP4975974B2 - Ｓｏｓウェハおよびその製造方法 - Google Patents
Ｓｏｓウェハおよびその製造方法 Download PDFInfo
- Publication number
- JP4975974B2 JP4975974B2 JP2005079742A JP2005079742A JP4975974B2 JP 4975974 B2 JP4975974 B2 JP 4975974B2 JP 2005079742 A JP2005079742 A JP 2005079742A JP 2005079742 A JP2005079742 A JP 2005079742A JP 4975974 B2 JP4975974 B2 JP 4975974B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- layer
- film
- silicon
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
- H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、半導体装置を製造するウェハの一つであるＳＯＳ（Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ）ウェハおよびその製造方法に関する。
従来のＳＯＳウェハは、ＳＯＳウェハのサファイア基板のおもて面にシリコン層および酸化物層を積層し、サファイア基板の裏面に不透明かつ電気的特性を有するポリシリコン層およびこのポリシリコン層を保護する窒化シリコン層を設けてＳＯＳウェハの光学的および電気的な検知を可能にしている。
このようなＳＯＳウェハは図９に示す従来の製造方法により形成される。
このようなＳＯＳウェハは図９に示す従来の製造方法により形成される。
以下に、図９を用い、ＰＺで示す工程に従って従来のＳＯＳウェハの製造方法について説明する。なお図９はＳＯＳウェハの部分断面を示す。
ＰＺ１、サファイア基板１のおもて面２にシリコン層３および２酸化シリコンからなる酸化物層４を積層したＳＯＳウェハ５を準備する。
このような通常のＳＯＳウェハ５は直径１２５ｍｍの円形ウェハであり、サファイア基板１の厚さは６４０μｍ、シリコン層３の厚さは１０００Å、酸化物層４の厚さは約３６００Åである。
ＰＺ１、サファイア基板１のおもて面２にシリコン層３および２酸化シリコンからなる酸化物層４を積層したＳＯＳウェハ５を準備する。
このような通常のＳＯＳウェハ５は直径１２５ｍｍの円形ウェハであり、サファイア基板１の厚さは６４０μｍ、シリコン層３の厚さは１０００Å、酸化物層４の厚さは約３６００Åである。
なお。ＳＯＳウェハ５の直径や形状は前記に限らず、他の寸法や形状のウェハであってもよい。
ＰＺ２、サファイア基板１の裏面６に低圧化学気相成長（ＬＰＣＶＤ）を用いて厚さ２．３μｍのポリシリコン層７を形成する。本工程では低圧化学気相成長を用いて成膜しているので、おもて面２側にも同様にポリシリコン層７が形成される。
ＰＺ２、サファイア基板１の裏面６に低圧化学気相成長（ＬＰＣＶＤ）を用いて厚さ２．３μｍのポリシリコン層７を形成する。本工程では低圧化学気相成長を用いて成膜しているので、おもて面２側にも同様にポリシリコン層７が形成される。
なお、本工程を示す図は、上記工程ＰＺ１を示す図と表裏を反転させて示し、おもて面２側の図示は省略してある（以下の従来技術の工程を示す図において同じ。）。
ＰＺ３、リン（Ｐ）等の不純物のイオンをポリシリコン層７に注入して導電拡散領域８を形成する。この注入は、ウェハの導電性に基づいてシリコンウェハを検出するように設計されたシリコンウェハ加工装置の電気的センサがＳＯＳウェハ５を検出できるようにシリコンウェハの導電性が得られるように行う。
ＰＺ３、リン（Ｐ）等の不純物のイオンをポリシリコン層７に注入して導電拡散領域８を形成する。この注入は、ウェハの導電性に基づいてシリコンウェハを検出するように設計されたシリコンウェハ加工装置の電気的センサがＳＯＳウェハ５を検出できるようにシリコンウェハの導電性が得られるように行う。
本工程で注入されるイオンはＰ＋（原子量３１）であり、ドーズ量は１×１０１６Ｉ／ｃｍ２、注入エネルギは１７５ｋｅＶである。リンのドーズ量により裏面６側のポリシリコン層７への不純物の拡散量が決まる。注入エネルギは２５ｋｅＶ程度に低くすることもできる。
前記のリンの注入後に、導電拡散領域８の抵抗率は通常約５０Ω／平方未満にする。抵抗率を５０Ω／平方以上にするとシリコンウェハ加工装置が導電性に基づいてＳＯＳウェハ５をシリコンウェハとして感知するには抵抗率が高すぎるからである。
前記のリンの注入後に、導電拡散領域８の抵抗率は通常約５０Ω／平方未満にする。抵抗率を５０Ω／平方以上にするとシリコンウェハ加工装置が導電性に基づいてＳＯＳウェハ５をシリコンウェハとして感知するには抵抗率が高すぎるからである。
ＰＺ４、サファイア基板１のおもて面２側および裏面６側のポリシリコン層７上に低圧化学気相成長により厚さ９００Åの窒化シリコン層９を形成する。
この窒化シリコン層９は、後のＳＯＳウェハ５の加工の間、ポリシリコン層７と導電拡散領域８を保護するための保護層として用いる。
なお、窒化シリコン層９の厚さは約５００Åないし５０００Åとしてもよい。窒化シリコン層９の厚さはＳＯＳウェハ５に適用する後の処理からポリシリコン層７等を十分に保護するように選択する。
この窒化シリコン層９は、後のＳＯＳウェハ５の加工の間、ポリシリコン層７と導電拡散領域８を保護するための保護層として用いる。
なお、窒化シリコン層９の厚さは約５００Åないし５０００Åとしてもよい。窒化シリコン層９の厚さはＳＯＳウェハ５に適用する後の処理からポリシリコン層７等を十分に保護するように選択する。
このようにして形成されたＳＯＳウェハ５の縁部１０の形状を図１０に示す。なお図１０は工程ＰＺ１を示す図と同様にサファイア基板１のおもて面２側を上方に示す。
図１０に示すようにＳＯＳウェハ５の縁部１０は、ポリシリコン層７と窒化シリコン層９とで被覆されている。これらの層は縁部１０上にあるが、従来技術の好ましい実施例によれば必要はない。
図１０に示すようにＳＯＳウェハ５の縁部１０は、ポリシリコン層７と窒化シリコン層９とで被覆されている。これらの層は縁部１０上にあるが、従来技術の好ましい実施例によれば必要はない。
また、サファイア基板１のおもて面２側もポリシリコン層７と窒化シリコン層９で被覆されているが、イオン注入は裏面６のみにしか行わないため、導電拡散領域８のようなイオン注入がされた領域はおもて面２側および縁部１０を被覆するポリシリコン層７には存在しない。
工程ＰＺ２および工程ＰＺ４によりサファイア基板１のおもて面２側に形成された窒化シリコン層９とポリシリコン層７は、反応性イオンエッチングにより除去され、下層の酸化物層４を露出させる。この状態のＳＯＳウェハ５によりシリコンウェハ加工装置による加工が可能になる。
工程ＰＺ２および工程ＰＺ４によりサファイア基板１のおもて面２側に形成された窒化シリコン層９とポリシリコン層７は、反応性イオンエッチングにより除去され、下層の酸化物層４を露出させる。この状態のＳＯＳウェハ５によりシリコンウェハ加工装置による加工が可能になる。
このようにして形成されたＳＯＳウェハ５は、サファイア基板１の裏面６側に形成されたポリシリコン層７は、光センサによるＳＯＳウェハ５の存在を検出するのに十分不透明である。またポリシリコン層７の厚さは光センサが不透明な物体を検出するのに十分な、間接バンドギャップ吸収法による適切な最小厚さである。
なお、成長させるポリシリコン層７の厚さは、シリコンウェハ加工装置に用いる光センサシステムに応じて変える必要があり、使用する光の波長によっても変える必要がある。現在のシリコンウェハ加工装置では赤色光および赤外線が用いられ、上記の裏面６側のポリシリコン層７の厚さによれば光学的にＳＯＳウェハ５の存在を検出するのに十分である。他の波長の光を用いる場合はシリコンウェハ加工装置に用いる光センサに応じてポリシリコン層７の厚さを、ＳＯＳウェハ５をシリコンウェハとして検出できる厚さにすればよい。
なお、成長させるポリシリコン層７の厚さは、シリコンウェハ加工装置に用いる光センサシステムに応じて変える必要があり、使用する光の波長によっても変える必要がある。現在のシリコンウェハ加工装置では赤色光および赤外線が用いられ、上記の裏面６側のポリシリコン層７の厚さによれば光学的にＳＯＳウェハ５の存在を検出するのに十分である。他の波長の光を用いる場合はシリコンウェハ加工装置に用いる光センサに応じてポリシリコン層７の厚さを、ＳＯＳウェハ５をシリコンウェハとして検出できる厚さにすればよい。
更に上記のようにして形成したＳＯＳウェハ５は、裏面６側にポリシリコン層７にリンをイオン注入することにより得られた導電性を有する導電拡散領域８が形成されている。
従来技術の製造方法は、光学特性および導電特性をシリコンウェハと同等にすることに加えて、ＳＯＳウェハ５のおもて面２側に収率に影響を与えるような汚染レベルまたは欠陥密度を形成することはない。
従来技術の製造方法は、光学特性および導電特性をシリコンウェハと同等にすることに加えて、ＳＯＳウェハ５のおもて面２側に収率に影響を与えるような汚染レベルまたは欠陥密度を形成することはない。
また、ＳＯＳウェハ５の裏面６側に形成した被膜は、後のシリコン処理工程に適合する。この適合性は、被膜の選択とそれらの被膜を成長させる順序によって得られる。すなわちポリシリコン層７および窒化シリコン層９は後の全ての熱処理に適合するということである。
更に、外側の被膜である窒化シリコン層９は、裏面６側に注入された不純物が窒化物の表面を通って拡散し、ＳＯＳウェハ５のおもて面２側のシリコン層３にオートドーピングされることを防止する拡散バリアとなっている。更に外側の被膜である窒化シリコン層９は高温のリン酸を除く全ての酸に不活性であり、高温のリン酸は後のどの工程でも用いられることない。
更に、外側の被膜である窒化シリコン層９は、裏面６側に注入された不純物が窒化物の表面を通って拡散し、ＳＯＳウェハ５のおもて面２側のシリコン層３にオートドーピングされることを防止する拡散バリアとなっている。更に外側の被膜である窒化シリコン層９は高温のリン酸を除く全ての酸に不活性であり、高温のリン酸は後のどの工程でも用いられることない。
上記のような製造方法により従来のＳＯＳウェハが製造されている（例えば、特許文献１参照。）。
ＳＯＳウェハの反りを防止する技術としては、サファイア基板の裏面にポリシリコン層を形成し、おもて面のシリコン層による反りを裏面のポリシリコン層で引戻しているものがある（例えば、特許文献２参照。）。
ＳＯＳウェハの反りを防止する技術としては、サファイア基板の裏面にポリシリコン層を形成し、おもて面のシリコン層による反りを裏面のポリシリコン層で引戻しているものがある（例えば、特許文献２参照。）。
また、ポリシリコン層を薄くしてＳＯＳウェハの反りを防止しているものもある（例えば、特許文献３参照。）。
特許第３０８３７２５号公報（第３頁段落００１１−第４頁段落００１６、第１図−第５図）
特開昭５７−１５３４４５号公報（第２頁右下欄、第２図）
特開２０００−３６５８５号公報（第３頁段落００１５、第１図）
しかしながら、上述した特許文献１の技術においては、窒化シリコン層を低圧化学気相成長より形成し、シリコンウェハ加工装置による加工に用いる場合にサファイア基板のおもて面側の窒化シリコン層を除去し、裏面側にのみ窒化シリコン層が存在するようにしているため、低圧化学気相成長より形成した窒化シリコン層に生ずる非常に大きな引張応力によりサファイア基板のおもて面が凸になるように反ってしまい、後の半導体素子の加工工程において反りによる裏面側の吸引不良や搬送不良、熱処理時の温度の不均一等の加工工程における不安定性やＳＯＳウェハの割れ等が発生するという問題がある。
本発明は、上記の問題点を解決するためになされたもので、通常のシリコンウェハ加工装置において加工が可能なＳＯＳウェハの反りを防止する手段を提供することを目的とする。
本発明は、上記課題を解決するために、サファイア基板のおもて面にシリコン層および酸化物層を積層したウェハの全面を不透明なポリシリコン層で被覆したＳＯＳウェハにおいて、前記サファイア基板の裏面のポリシリコン層に、導電性を付与する不純物を注入して形成した導電拡散領域と、前記サファイア基板の裏面側の前記ポリシリコン層上に形成した応力緩和膜と、前記応力緩和膜を形成したポリシリコン層の全面を被覆する窒化シリコン層と、を設け、前記応力緩和膜によって、前記窒化シリコン層の応力を打消すことを特徴とする。
これにより、本発明は、サファイア基板の裏面側に窒化シリコン層を設けたＳＯＳウェハの反りや割れを防止することができると共に、通常のシリコンウェハ加工装置における半導体素子の加工工程の安定性を確保することができるという効果が得られる。
以下に、図面を参照して本発明によるＳＯＳウェハおよびその製造方法の実施例について説明する。
図１は実施例１のＳＯＳウェハの製造方法を示す説明図、図２は実施例１のＳＯＳウェハの製造方法を示す説明図である。
なお、上記従来技術と同様の部分は、同一の符号を付してその説明を省略する。
図１において、１３は応力緩和膜としての窒化シリコン膜であり、平行平板型プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置を用いたプラズマＣＶＤ法により成膜される。
なお、上記従来技術と同様の部分は、同一の符号を付してその説明を省略する。
図１において、１３は応力緩和膜としての窒化シリコン膜であり、平行平板型プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置を用いたプラズマＣＶＤ法により成膜される。
本実施例のサファイア基板１のおもて面２に形成されるシリコン層３は、エピタキシャル成長により単結晶化されたシリコン層である。
以下に、図１を用い、Ｐで示す工程に従って本実施例のＳＯＳウェハの製造方法について説明する。
なお、図１はＳＯＳウェハの部分断面を示し、図２はサファイア基板１のおもて面側を上方にして示してある（以下に示す本発明の工程を示す図および縁部を示す図において同じ。）。
以下に、図１を用い、Ｐで示す工程に従って本実施例のＳＯＳウェハの製造方法について説明する。
なお、図１はＳＯＳウェハの部分断面を示し、図２はサファイア基板１のおもて面側を上方にして示してある（以下に示す本発明の工程を示す図および縁部を示す図において同じ。）。
Ｐ１、上記従来技術の工程ＰＺ１と同様のサファイア基板１のおもて面２にシリコン層３および酸化物層４を積層したＳＯＳウェハ５を準備する。
Ｐ２、低圧化学気相成長によりサファイア基板１の裏面６上、おもて面２側の酸化物層４上および縁部１０に従来技術の工程ＰＺ２と同様のポリシリコン層７を形成する。
なお、本工程を示す図は、上記工程Ｐ１を示す図と表裏を反転させて示し、おもて面２側の図示は省略してある（以下に示す本発明の工程を示す図において同じ。）。
Ｐ２、低圧化学気相成長によりサファイア基板１の裏面６上、おもて面２側の酸化物層４上および縁部１０に従来技術の工程ＰＺ２と同様のポリシリコン層７を形成する。
なお、本工程を示す図は、上記工程Ｐ１を示す図と表裏を反転させて示し、おもて面２側の図示は省略してある（以下に示す本発明の工程を示す図において同じ。）。
Ｐ３、リン（Ｐ）等のポリシリコン層７に導電性を付与する不純物のイオンをサファイア基板１の裏面６上のポリシリコン層７に注入して従来技術の工程ＰＺ３と同様の導電拡散領域８を形成する。
Ｐ４、サファイア基板１の裏面６側のポリシリコン層７上にプラズマＣＶＤ法により厚さ１５５０Åの窒化シリコン膜１３を形成する。
Ｐ４、サファイア基板１の裏面６側のポリシリコン層７上にプラズマＣＶＤ法により厚さ１５５０Åの窒化シリコン膜１３を形成する。
このときの平行平板型プラズマＣＶＤ装置のＲＦプラズマ電源は１３．５６ＭＨｚであり、その成膜条件は、サセプタ温度４００℃、ＳｉＨ４流量１０５ｓｃｃｍ、ＮＨ３流量５１ｓｃｃｍ、Ｎ２流量１５３４ｓｃｃｍ、ＲＦ Ｐｏｗｅｒ ４００Ｗ、圧力５Ｔｏｒｒ、電極間距離８．９ｍｍである。
この成膜条件で成膜した窒化シリコン膜１３の成膜後の応力は圧縮応力で０．６Ｇｐａである。
この成膜条件で成膜した窒化シリコン膜１３の成膜後の応力は圧縮応力で０．６Ｇｐａである。
また、この窒化シリコン膜１３の赤外線吸収スペクトルの赤外吸収ピークから求められるＳｉ−Ｈ濃度は１０×１０２１／ｃｍ３以下、赤外吸収におけるＳｉ−Ｈ吸収ピークの低波数端波数は１９６０／ｃｍ以上であって、特許第３０４３０８３号公報（文献１という。）の非弾性挙動をなくす条件、つまり熱処理がなされた後の冷却において元の応力状態に復帰する条件を満たしている。
Ｐ５、サファイア基板１のおもて面２側と縁部１０のポリシリコン層７上および裏面６側の窒化シリコン膜１３上に低圧化学気相成長により厚さ９００Åの窒化シリコン層９を形成する。
このようにして形成されたＳＯＳウェハ５の縁部１０の形状は、図２に示すようにＳＯＳウェハ５の縁部１０はポリシリコン層７と窒化シリコン層９とで被覆され、サファイア基板１のおもて面２側のポリシリコン層７と裏面６側のポリシリコン層７と窒化シリコン膜１３も窒化シリコン層９で被覆されている。
このようにして形成されたＳＯＳウェハ５の縁部１０の形状は、図２に示すようにＳＯＳウェハ５の縁部１０はポリシリコン層７と窒化シリコン層９とで被覆され、サファイア基板１のおもて面２側のポリシリコン層７と裏面６側のポリシリコン層７と窒化シリコン膜１３も窒化シリコン層９で被覆されている。
その後、工程Ｐ２および工程Ｐ５によりサファイア基板１のおもて面２側に形成された窒化シリコン層９とポリシリコン層７は、反応性イオンエッチングにより除去され、下層の酸化物層４を露出させる。この状態で本実施例のＳＯＳウェハ５によるシリコンウェハ加工装置での加工が可能になる。
また、酸化物膜４はシリコンウェハ加工装置における加工工程により除去され、シリコン層３に半導体素子等が形成された後のバックグラインド工程で、裏面６側のポリシリコン層７とそこに形成された導電拡散領域８および窒化シリコン膜１３、窒化シリコン層９が除去され、サファイア基板１の裏面６を露出させた後に、個片に分割されて本実施例の製造方法によるＳＯＳウェハ５を用いた半導体装置が製造される。
また、酸化物膜４はシリコンウェハ加工装置における加工工程により除去され、シリコン層３に半導体素子等が形成された後のバックグラインド工程で、裏面６側のポリシリコン層７とそこに形成された導電拡散領域８および窒化シリコン膜１３、窒化シリコン層９が除去され、サファイア基板１の裏面６を露出させた後に、個片に分割されて本実施例の製造方法によるＳＯＳウェハ５を用いた半導体装置が製造される。
本実施例の製造方法で形成されたＳＯＳウェハ５は、サファイア基板１の裏面６側に形成されたポリシリコン層７に導電拡散領域８を形成してポリシリコン層７の不透明性を確保しているので、光センサによりＳＯＳウェハ５の存在を確実に検出することができる。
また、工程Ｐ５で低圧化学気相成長により形成された厚さ９００Åの窒化シリコン層９の成膜後の引張応力は１Ｇｐａであり、工程Ｐ４でプラズマＣＶＤ法により形成した厚さ１５５０Åの窒化シリコン膜１３の成膜後の圧縮応力は０．６ＧＰａであるので、窒化シリコン層９の引張応力を窒化シリコン膜１３の圧縮応力で打消すことができ、ＳＯＳウェハ５に反りが生ずることはない。
また、工程Ｐ５で低圧化学気相成長により形成された厚さ９００Åの窒化シリコン層９の成膜後の引張応力は１Ｇｐａであり、工程Ｐ４でプラズマＣＶＤ法により形成した厚さ１５５０Åの窒化シリコン膜１３の成膜後の圧縮応力は０．６ＧＰａであるので、窒化シリコン層９の引張応力を窒化シリコン膜１３の圧縮応力で打消すことができ、ＳＯＳウェハ５に反りが生ずることはない。
更に、工程Ｐ４で形成した窒化シリコン膜１３は文献１の条件を満たしているので、熱処理を受けても冷却後に元の成膜後の圧縮応力状態に復帰させることができ、工程Ｐ５で低圧化学気相成長により窒化シリコン層９を形成するときの熱処理時の成膜温度７００〜８００℃を受けたとしても冷却後の圧縮応力が変化することがなく、熱処理後にＳＯＳウェハ５に反りが生ずることはない。なお、工程Ｐ４で説明した成膜条件を用いれば７００〜８００℃の熱処理では非弾性挙動が生ずることはない。
更に、縁部１０および裏面６側のポリシリコン層７および窒化シリコン膜１３がフッ酸に対して不活性な窒化シリコン層９で被覆されているので、半導体素子の加工工程における洗浄工程等に含まれるフッ酸処理によりポリシリコン層７および窒化シリコン膜１３が浸食されることがなく、導電拡散領域８が浸食されて不透明性が損なわれることはない。
更に、縁部１０および裏面６側のポリシリコン層７が窒化シリコン層９で被覆されているので、導電拡散領域８の不純物が外方拡散しておもて面２側のシリコン層３に拡散することを防止することができ、シリコン層３に形成される半導体素子の特性に影響を与えることがない。
更に、縁部１０および裏面６側のポリシリコン層７が窒化シリコン層９で被覆されているので、導電拡散領域８の不純物が外方拡散しておもて面２側のシリコン層３に拡散することを防止することができ、シリコン層３に形成される半導体素子の特性に影響を与えることがない。
以上説明したように、本実施例では、窒化シリコン層の引張応力を窒化シリコン膜による圧縮応力で打消すように設定したことによって、サファイア基板の裏面側に窒化シリコン層を設けたＳＯＳウェハの反りや割れを防止することができると共に、通常のシリコンウェハ加工装置における半導体素子の加工工程の安定性を確保することができる。
また、プラズマＣＶＤ法により窒化シリコン膜を形成するようにしたことによって、圧縮応力を生ずる窒化シリコン膜を容易に形成することができると共に、サファイア基板の裏面側のみに窒化シリコン膜を成膜することができ、サファイア基板のおもて面側のポリシリコン層等の除去工程の効率化を図ることができる。
また、プラズマＣＶＤ法により窒化シリコン膜を形成するようにしたことによって、圧縮応力を生ずる窒化シリコン膜を容易に形成することができると共に、サファイア基板の裏面側のみに窒化シリコン膜を成膜することができ、サファイア基板のおもて面側のポリシリコン層等の除去工程の効率化を図ることができる。
更に、窒化シリコン膜を非弾性挙動をなくす条件で成膜するようにしたことによって、窒化シリコン膜の形成後に行われる熱処理工程の冷却後に窒化シリコン膜の応力状態を常に元に復帰させることができ、熱処理後におけるＳＯＳウェハの反りや割れを防止することができる。
図３は実施例２のＳＯＳウェハの製造方法を示す説明図、図４は実施例２のＳＯＳウェハの製造方法を示す説明図である。
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
以下に、図３を用い、ＰＡで示す工程に従って本実施例のＳＯＳウェハの製造方法について説明する。
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
以下に、図３を用い、ＰＡで示す工程に従って本実施例のＳＯＳウェハの製造方法について説明する。
ＰＡ１、上記実施例１の工程Ｐ１と同様にサファイア基板１のおもて面２にシリコン層３および酸化物層４を積層したＳＯＳウェハ５を準備する。
ＰＡ２、実施例１の工程Ｐ２と同様にしてサファイア基板１の裏面６上、おもて面２側の酸化物層４上および縁部１０にポリシリコン層７を形成する。
ＰＡ３、実施例１の工程Ｐ３と同様にしてサファイア基板１の裏面６上のポリシリコン層７に導電拡散領域８を形成する。
ＰＡ２、実施例１の工程Ｐ２と同様にしてサファイア基板１の裏面６上、おもて面２側の酸化物層４上および縁部１０にポリシリコン層７を形成する。
ＰＡ３、実施例１の工程Ｐ３と同様にしてサファイア基板１の裏面６上のポリシリコン層７に導電拡散領域８を形成する。
ＰＡ４、サファイア基板１のおもて面２側、裏面６側および縁部１０のポリシリコン層７上に低圧化学気相成長により厚さ９００Åの窒化シリコン層９を形成する。
ＰＡ５、実施例１の工程Ｐ４と同様の条件でサファイア基板１の裏面６側の窒化シリコン層９上にプラズマＣＶＤ法により厚さ１５５０Åの窒化シリコン膜１３を形成する。
このようにして形成されたＳＯＳウェハ５の縁部１０の形状は、図４に示すようにＳＯＳウェハ５の縁部１０はポリシリコン層７と窒化シリコン層９とで被覆され、サファイア基板１のおもて面２側と裏面６側のポリシリコン層７も窒化シリコン層９で被覆され、裏面６側の窒化シリコン層９上に窒化シリコン膜１３が形成されている。
ＰＡ５、実施例１の工程Ｐ４と同様の条件でサファイア基板１の裏面６側の窒化シリコン層９上にプラズマＣＶＤ法により厚さ１５５０Åの窒化シリコン膜１３を形成する。
このようにして形成されたＳＯＳウェハ５の縁部１０の形状は、図４に示すようにＳＯＳウェハ５の縁部１０はポリシリコン層７と窒化シリコン層９とで被覆され、サファイア基板１のおもて面２側と裏面６側のポリシリコン層７も窒化シリコン層９で被覆され、裏面６側の窒化シリコン層９上に窒化シリコン膜１３が形成されている。
その後、工程ＰＡ２および工程ＰＡ４によりサファイア基板１のおもて面２側に形成された窒化シリコン層９とポリシリコン層７は実施例１と同様にして除去され、本実施例のＳＯＳウェハ５によるシリコンウェハ加工装置での加工が可能になる。
また、酸化物膜４の除去やバックグラインド工程での窒化シリコン膜１３等の除去等は実施例１と同様に行われ、本実施例の製造方法によるＳＯＳウェハ５を用いた半導体装置が製造される。
また、酸化物膜４の除去やバックグラインド工程での窒化シリコン膜１３等の除去等は実施例１と同様に行われ、本実施例の製造方法によるＳＯＳウェハ５を用いた半導体装置が製造される。
本実施例の製造方法で形成されたＳＯＳウェハ５は、サファイア基板１の裏面６側のポリシリコン層７に実施例１と同様の不透明性が確保されているので、光センサによりＳＯＳウェハ５の存在を確実に検出することができる。
また、工程ＰＡ４で低圧化学気相成長により形成された厚さ９００Åの窒化シリコン層９の成膜後の引張応力は１Ｇｐａであり、工程ＰＡ５でプラズマＣＶＤ法により形成した厚さ１５５０Åの窒化シリコン膜１３の成膜後の圧縮応力は０．６ＧＰａであるので、実施例１と同様に窒化シリコン層９の引張応力を窒化シリコン膜１３の圧縮応力で打消すことができ、ＳＯＳウェハ５に反りが生ずることはない。
また、工程ＰＡ４で低圧化学気相成長により形成された厚さ９００Åの窒化シリコン層９の成膜後の引張応力は１Ｇｐａであり、工程ＰＡ５でプラズマＣＶＤ法により形成した厚さ１５５０Åの窒化シリコン膜１３の成膜後の圧縮応力は０．６ＧＰａであるので、実施例１と同様に窒化シリコン層９の引張応力を窒化シリコン膜１３の圧縮応力で打消すことができ、ＳＯＳウェハ５に反りが生ずることはない。
また、工程ＰＡ４で窒化シリコン層９を形成した後に、工程ＰＡ５で窒化シリコン膜１３を形成するので、窒化シリコン膜１３が低圧化学気相成長により窒化シリコン層９を形成するときの熱処理の影響を受けることがない。なお上記工程ＰＡ５で文献１の条件を満たすように窒化シリコン膜１３を成膜しているのは、後の半導体素子の加工工程における熱処理を考慮したからである。後の加工工程における熱処理が比較的低温であれば文献１の条件による制約がなくなるので、窒化シリコン膜１３の成膜条件の範囲を広げることが可能になる。
更に、縁部１０および裏面６側のポリシリコン層７がフッ酸に対して不活性な窒化シリコン層９で被覆されているので、フッ酸処理によりポリシリコン層７が浸食されることがなく、導電拡散領域８が浸食されて不透明性が損なわれることはない。
更に、縁部１０および裏面６側のポリシリコン層７が窒化シリコン層９で被覆されているので、導電拡散領域８の不純物の外方拡散を防止することができ、シリコン層３に形成される半導体素子の特性に影響を与えることがない。
更に、縁部１０および裏面６側のポリシリコン層７が窒化シリコン層９で被覆されているので、導電拡散領域８の不純物の外方拡散を防止することができ、シリコン層３に形成される半導体素子の特性に影響を与えることがない。
以上説明したように、本実施例では、上記実施例１と同様の効果に加えて、窒化シリコン層を形成した後に窒化シリコン膜を形成するようにしたことによって、窒化シリコン層を形成するときの熱処理による窒化シリコン膜への影響を回避することができる。
図５は実施例３のＳＯＳウェハの製造方法を示す説明図、図６は実施例３のＳＯＳウェハの製造方法を示す説明図である。
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
図５において、１５は応力緩和膜としての酸化シリコン膜であり、平行平板型プラズマＣＶＤ装置を用いたプラズマＣＶＤ法により成膜される。
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
図５において、１５は応力緩和膜としての酸化シリコン膜であり、平行平板型プラズマＣＶＤ装置を用いたプラズマＣＶＤ法により成膜される。
以下に、図５を用い、ＰＢで示す工程に従って本実施例のＳＯＳウェハの製造方法について説明する。
本実施例の工程ＰＢ１〜工程ＰＢ３は、上記実施例１の工程Ｐ１〜工程Ｐ３と同様であるのでその説明を省略する。
ＰＢ４、サファイア基板１の裏面６側のポリシリコン層７上にプラズマＣＶＤ法により厚さ１００００Åの酸化シリコン膜１５を形成する。
本実施例の工程ＰＢ１〜工程ＰＢ３は、上記実施例１の工程Ｐ１〜工程Ｐ３と同様であるのでその説明を省略する。
ＰＢ４、サファイア基板１の裏面６側のポリシリコン層７上にプラズマＣＶＤ法により厚さ１００００Åの酸化シリコン膜１５を形成する。
このときの平行平板型プラズマＣＶＤ装置のＲＦプラズマ電源は１３．５６ＭＨｚであり、その成膜条件は、サセプタ温度４００℃、ＴＥＯＳバブリングＮ２流量３３０ｓｃｃｍ、Ｏ２流量７３０ｓｃｃｍ、ＲＦ Ｐｏｗｅｒ ３９０Ｗ、圧力１０Ｔｏｒｒ、電極間距離４．７ｍｍである。
この成膜条件で成膜した酸化シリコン膜１５の成膜後の応力は圧縮応力で０．１３Ｇｐａである。
この成膜条件で成膜した酸化シリコン膜１５の成膜後の応力は圧縮応力で０．１３Ｇｐａである。
また、この酸化シリコン膜１５の赤外線吸収スペクトルから求められるＳｉ−Ｈ吸収係数は１．５×１０２／ｃｍ以下であって、特開平５−２９１４１１号公報（文献２という。）の水分を透過させない条件を満たしている。
なお、文献２は水分に対する対透過性に関する発明であるが、本発明の完成にあたり文献２の成膜条件を参考にして酸化シリコン膜１５を成膜したところ応力に関しても相関があり、熱処理による酸化シリコン膜１５の非弾性挙動を小さくすることができることが判ったので、熱処理がなされた後の冷却において略元の応力状態に復帰させる条件として利用した。
なお、文献２は水分に対する対透過性に関する発明であるが、本発明の完成にあたり文献２の成膜条件を参考にして酸化シリコン膜１５を成膜したところ応力に関しても相関があり、熱処理による酸化シリコン膜１５の非弾性挙動を小さくすることができることが判ったので、熱処理がなされた後の冷却において略元の応力状態に復帰させる条件として利用した。
ＰＢ５、実施例１の工程Ｐ５と同様にサファイア基板１のおもて面２側と縁部１０のポリシリコン層７上および裏面６側の酸化シリコン膜１５上に低圧化学気相成長により厚さ９００Åの窒化シリコン層９を形成する。
このようにして形成されたＳＯＳウェハ５の縁部１０の形状は、図６に示すようにＳＯＳウェハ５の縁部１０はポリシリコン層７と窒化シリコン層９とで被覆され、サファイア基板１のおもて面２側のポリシリコン層７と裏面６側のポリシリコン層７と酸化シリコン膜１５も窒化シリコン層９で被覆されている。
このようにして形成されたＳＯＳウェハ５の縁部１０の形状は、図６に示すようにＳＯＳウェハ５の縁部１０はポリシリコン層７と窒化シリコン層９とで被覆され、サファイア基板１のおもて面２側のポリシリコン層７と裏面６側のポリシリコン層７と酸化シリコン膜１５も窒化シリコン層９で被覆されている。
その後、工程ＰＢ２および工程ＰＢ５によりサファイア基板１のおもて面２側に形成された窒化シリコン層９とポリシリコン層７は実施例１と同様にして除去され、本実施例のＳＯＳウェハ５によるシリコンウェハ加工装置での加工が可能になる。
また、酸化物膜４の除去やバックグラインド工程での酸化シリコン膜１５等の除去等は実施例１と同様に行われ、本実施例の製造方法によるＳＯＳウェハ５を用いた半導体装置が製造される。
また、酸化物膜４の除去やバックグラインド工程での酸化シリコン膜１５等の除去等は実施例１と同様に行われ、本実施例の製造方法によるＳＯＳウェハ５を用いた半導体装置が製造される。
本実施例の製造方法で形成されたＳＯＳウェハ５は、サファイア基板１の裏面６側のポリシリコン層７に実施例１と同様の不透明性が確保されているので、光センサによりＳＯＳウェハ５の存在を確実に検出することができる。
また、工程ＰＢ５で低圧化学気相成長により形成された厚さ９００Åの窒化シリコン層９の成膜後の引張応力は１Ｇｐａであり、工程ＰＢ４でプラズマＣＶＤ法により形成した厚さ１００００Åの酸化シリコン膜１５の成膜後の圧縮応力は０．１３ＧＰａであるので、窒化シリコン層９の引張応力を酸化シリコン膜１５の圧縮応力で打消す以上の応力となるが、上記のように小さいながらも非弾性挙動が残っているため、工程Ｐ５で低圧化学気相成長により窒化シリコン層９を形成するときの熱処理時の成膜温度７００〜８００℃を受けた時に圧縮応力が０．１３ＧＰａから０．１ＧＰａに減少するので、工程ＰＡ５の熱処理の冷却後の圧縮応力で窒化シリコン層９の引張応力を打消すことができる。
また、工程ＰＢ５で低圧化学気相成長により形成された厚さ９００Åの窒化シリコン層９の成膜後の引張応力は１Ｇｐａであり、工程ＰＢ４でプラズマＣＶＤ法により形成した厚さ１００００Åの酸化シリコン膜１５の成膜後の圧縮応力は０．１３ＧＰａであるので、窒化シリコン層９の引張応力を酸化シリコン膜１５の圧縮応力で打消す以上の応力となるが、上記のように小さいながらも非弾性挙動が残っているため、工程Ｐ５で低圧化学気相成長により窒化シリコン層９を形成するときの熱処理時の成膜温度７００〜８００℃を受けた時に圧縮応力が０．１３ＧＰａから０．１ＧＰａに減少するので、工程ＰＡ５の熱処理の冷却後の圧縮応力で窒化シリコン層９の引張応力を打消すことができる。
このように、圧縮応力に非弾性挙動が残っている場合は、その変化を見込んで成膜条件を設定すれば、窒化シリコン層９と酸化シリコン膜１５により生ずる引張力と圧縮力を熱処理後に釣合わせることができ、ＳＯＳウェハ５に反りが生ずることはない。
更に、縁部１０および裏面６側のポリシリコン層７がフッ酸に対して不活性な窒化シリコン層９で被覆されているので、フッ酸処理によりポリシリコン層７が浸食されることがなく、導電拡散領域８が浸食されて不透明性が損なわれることはない。
更に、縁部１０および裏面６側のポリシリコン層７がフッ酸に対して不活性な窒化シリコン層９で被覆されているので、フッ酸処理によりポリシリコン層７が浸食されることがなく、導電拡散領域８が浸食されて不透明性が損なわれることはない。
更に、縁部１０および裏面６側のポリシリコン層７が窒化シリコン層９で被覆されているので、導電拡散領域８の不純物の外方拡散を防止することができ、シリコン層３に形成される半導体素子の特性に影響を与えることがない。
以上説明したように、本実施例では、酸化シリコン膜を用いた場合においても、上記実施例１と同様の効果を得ることができる。
以上説明したように、本実施例では、酸化シリコン膜を用いた場合においても、上記実施例１と同様の効果を得ることができる。
すなわち、窒化シリコン層の引張応力を酸化シリコン膜による圧縮応力で窒化シリコン層の形成後に打消すように設定したことによって、サファイア基板の裏面側に窒化シリコン層を設けたＳＯＳウェハの反りや割れを防止することができると共に、通常のシリコンウェハ加工装置における半導体素子の加工工程の安定性を確保することができる。
また、プラズマＣＶＤ法により酸化シリコン膜を形成するようにしたことによって、圧縮応力を生ずる酸化シリコン膜を容易に形成することができると共に、サファイア基板の裏面側のみに酸化シリコン膜を成膜することができ、サファイア基板のおもて面側のポリシリコン層等の除去工程の効率化を図ることができる。
また、プラズマＣＶＤ法により酸化シリコン膜を形成するようにしたことによって、圧縮応力を生ずる酸化シリコン膜を容易に形成することができると共に、サファイア基板の裏面側のみに酸化シリコン膜を成膜することができ、サファイア基板のおもて面側のポリシリコン層等の除去工程の効率化を図ることができる。
更に、酸化シリコン膜を非弾性挙動を少なくする条件で成膜するようにしたことによって、酸化シリコン膜の形成後に行われる熱処理工程の冷却後に生ずる酸化シリコン膜の応力の変化を容易に見込むことが可能になり、熱処理後におけるＳＯＳウェハの反りや割れを防止することができる。
図７は実施例４のＳＯＳウェハの製造方法を示す説明図、図８は実施例４のＳＯＳウェハの製造方法を示す説明図である。
なお、上記実施例３と同様の部分は、同一の符号を付してその説明を省略する。
以下に、図７を用い、ＰＣで示す工程に従って本実施例のＳＯＳウェハの製造方法について説明する。
なお、上記実施例３と同様の部分は、同一の符号を付してその説明を省略する。
以下に、図７を用い、ＰＣで示す工程に従って本実施例のＳＯＳウェハの製造方法について説明する。
本実施例の工程ＰＣ１〜工程ＰＣ４は、上記実施例２の工程ＰＡ１〜工程ＰＡ４と同様であるのでその説明を省略する。
ＰＣ５、上記実施例３の工程Ｐ４と同様の条件でサファイア基板１の裏面６側の窒化シリコン層９上にプラズマＣＶＤ法により厚さ８０００Åの酸化シリコン膜１５を形成する。
ＰＣ５、上記実施例３の工程Ｐ４と同様の条件でサファイア基板１の裏面６側の窒化シリコン層９上にプラズマＣＶＤ法により厚さ８０００Åの酸化シリコン膜１５を形成する。
このようにして形成されたＳＯＳウェハ５の縁部１０の形状は、図８に示すようにＳＯＳウェハ５の縁部１０はポリシリコン層７と窒化シリコン層９で被覆され、サファイア基板１のおもて面２側と裏面６側のポリシリコン層７も窒化シリコン層９で被覆され、裏面６側の窒化シリコン層９上に酸化シリコン膜１５が形成されている。
その後、工程ＰＣ２および工程ＰＣ４によりサファイア基板１のおもて面２側に形成された窒化シリコン層９とポリシリコン層７は実施例１と同様にして除去され、本実施例のＳＯＳウェハ５によるシリコンウェハ加工装置での加工が可能になる。
その後、工程ＰＣ２および工程ＰＣ４によりサファイア基板１のおもて面２側に形成された窒化シリコン層９とポリシリコン層７は実施例１と同様にして除去され、本実施例のＳＯＳウェハ５によるシリコンウェハ加工装置での加工が可能になる。
また、酸化物膜４の除去やバックグラインド工程での酸化シリコン膜１５等の除去等は実施例１と同様に行われ、本実施例の製造方法によるＳＯＳウェハ５を用いた半導体装置が製造される。
本実施例の製造方法で形成されたＳＯＳウェハ５は、サファイア基板１の裏面６側のポリシリコン層７に実施例１と同様の不透明性が確保されているので、光センサによりＳＯＳウェハ５の存在を確実に検出することができる。
本実施例の製造方法で形成されたＳＯＳウェハ５は、サファイア基板１の裏面６側のポリシリコン層７に実施例１と同様の不透明性が確保されているので、光センサによりＳＯＳウェハ５の存在を確実に検出することができる。
また、工程ＰＣ４で低圧化学気相成長により形成された厚さ９００Åの窒化シリコン層９の成膜後の引張応力は１Ｇｐａであり、工程ＰＣ５でプラズマＣＶＤ法により形成した厚さ８０００Åの酸化シリコン膜１５の成膜後の圧縮応力は０．１３ＧＰａであるので、実施例１と同様に窒化シリコン層９の引張応力を酸化シリコン膜１５の圧縮応力で打消すことができ、ＳＯＳウェハ５に反りが生ずることはない。
また、工程ＰＣ４で窒化シリコン層９を形成した後に、工程ＰＣ５で酸化シリコン膜１５を形成するので、酸化シリコン膜１５が低圧化学気相成長により窒化シリコン層９を形成するときの熱処理の影響を受けることがない。このため酸化シリコン膜１５の厚さを８００Åと薄くした。なお上記工程ＰＣ５で文献２の条件を満たすように酸化シリコン膜１５を成膜しているのは、後の半導体素子の加工工程における熱処理を考慮したからである。後の加工工程における熱処理が比較的低温であれば文献２の条件による制約がなくなるので、酸化シリコン膜１５の成膜条件の範囲を広げることが可能になる。
更に、縁部１０および裏面６側のポリシリコン層７がフッ酸に対して不活性な窒化シリコン層９で被覆されているので、フッ酸処理によりポリシリコン層７が浸食されることがなく、導電拡散領域８が浸食されて不透明性が損なわれることはない。
更に、縁部１０および裏面６側のポリシリコン層７が窒化シリコン層９で被覆されているので、導電拡散領域８の不純物の外方拡散を防止することができ、シリコン層３に形成される半導体素子の特性に影響を与えることがない。
更に、縁部１０および裏面６側のポリシリコン層７が窒化シリコン層９で被覆されているので、導電拡散領域８の不純物の外方拡散を防止することができ、シリコン層３に形成される半導体素子の特性に影響を与えることがない。
なお、酸化シリコン膜１５のフッ酸に対するエッチングレートは実施例２のシリコン窒化膜１３に比較して大きいので、後の洗浄工程等に含まれるフッ酸処理による膜厚の減少を考慮に入れなければならないが、後の加工工程で最初のフッ酸処理の前にＳＯＳウェハ５の安定性が重要な工程が存在することを考慮してその工程における反り量を小さくすることを優先させ、酸化シリコン膜１５の厚さを８０００Åとした。
以上説明したように、本実施例では、上記実施例３と同様の効果に加えて、窒化シリコン層を形成した後に酸化シリコン膜を形成するようにしたことによって、窒化シリコン層を形成するときの熱処理による酸化シリコン膜への影響を回避することができる。
なお、上記各実施例においては、窒化シリコン層の引張応力を打消すために必要な応力緩和膜としての窒化シリコン膜や酸化シリコン膜の具体的な膜厚を例示して説明したが、窒化シリコン膜や酸化シリコン膜の膜厚は窒化シリコン層の厚さおよびそこに生ずる引張応力に応じて変化させることが必要である。つまり窒化シリコン層の引張応力と厚さにより得られる引張力と同等になる圧縮力となるように応力緩和膜として形成した窒化シリコン膜や酸化シリコン膜に生ずる圧縮応力を基にその膜厚を決定することが重要である。
なお、上記各実施例においては、窒化シリコン層の引張応力を打消すために必要な応力緩和膜としての窒化シリコン膜や酸化シリコン膜の具体的な膜厚を例示して説明したが、窒化シリコン膜や酸化シリコン膜の膜厚は窒化シリコン層の厚さおよびそこに生ずる引張応力に応じて変化させることが必要である。つまり窒化シリコン層の引張応力と厚さにより得られる引張力と同等になる圧縮力となるように応力緩和膜として形成した窒化シリコン膜や酸化シリコン膜に生ずる圧縮応力を基にその膜厚を決定することが重要である。
また、上記各実施例においては、窒化シリコン層が引張応力の場合を例に説明したが、窒化シリコン層が圧縮応力を生ずる場合も同様に引張応力を生ずる応力緩和膜としての窒化シリコン膜等を用いれば同様の効果を得ることができる。
１ サファイア基板
２ おもて面
３ シリコン層
４ 酸化物層
５ ＳＯＳウェハ
６ 裏面
７ ポリシリコン層
８ 導電拡散領域
９ 窒化シリコン層
１０ 縁部
１３ 窒化シリコン膜
１５ 酸化シリコン膜
２ おもて面
３ シリコン層
４ 酸化物層
５ ＳＯＳウェハ
６ 裏面
７ ポリシリコン層
８ 導電拡散領域
９ 窒化シリコン層
１０ 縁部
１３ 窒化シリコン膜
１５ 酸化シリコン膜
Claims (8)
- サファイア基板のおもて面にシリコン層および酸化物層を積層したウェハの全面を不透明なポリシリコン層で被覆したＳＯＳウェハにおいて、
前記サファイア基板の裏面のポリシリコン層に、導電性を付与する不純物を注入して形成した導電拡散領域と、
前記サファイア基板の裏面側の前記ポリシリコン層上に形成した応力緩和膜と、
前記応力緩和膜を形成したポリシリコン層の全面を被覆する窒化シリコン層と、を設け、
前記応力緩和膜によって、前記窒化シリコン層の応力を打消すことを特徴とするＳＯＳウェハ。 - 請求項１において、
前記窒化シリコン層が引張応力状態である場合に、前記応力緩和膜を、プラズマＣＶＤ法により形成した窒化シリコン膜とすることを特徴とするＳＯＳウェハ。 - 請求項２において、
前記窒化シリコン膜の赤外吸収ピークから求められるＳｉ−Ｈ濃度が１０×１０２１／ｃｍ３以下であり、かつ前記窒化シリコン膜の赤外吸収におけるＳｉ−Ｈ吸収ピークの低波数端波数が１９６０／ｃｍ以上であることを特徴とするＳＯＳウェハ。 - 請求項１において、
前記窒化シリコン層が引張応力状態である場合に、前記応力緩和膜を、プラズマＣＶＤ法により形成した酸化シリコン膜とすることを特徴とするＳＯＳウェハ。 - サファイア基板のおもて面にシリコン層および酸化物層を積層したウェハを準備する工程と、
前記ウェハの全面を不透明なポリシリコン層で被覆する工程と、
前記サファイア基板の裏面のポリシリコン層に導電性を付与する不純物を注入して導電拡散領域を形成する工程と、
前記サファイア基板の裏面側の前記ポリシリコン層上に窒化シリコン層の応力を打消す応力緩和膜を形成する工程と、
前記応力緩和膜を形成したポリシリコン層の全面を前記窒化シリコン層で被覆する工程と、を備えることを特徴とするＳＯＳウェハの製造方法。 - 請求項５において、
前記窒化シリコン層が引張応力状態である場合に、前記応力緩和膜を形成する工程を、プラズマＣＶＤ法により窒化シリコン膜を形成する工程とすることを特徴とするＳＯＳウェハの製造方法。 - 請求項６において、
前記窒化シリコン膜の赤外吸収ピークから求められるＳｉ−Ｈ濃度が１０×１０２１／ｃｍ３以下であり、かつ前記窒化シリコン膜の赤外吸収におけるＳｉ−Ｈ吸収ピークの低波数端波数が１９６０／ｃｍ以上であることを特徴とするＳＯＳウェハの製造方法。 - 請求項５において、
前記窒化シリコン層が引張応力状態である場合に、前記応力緩和膜を形成する工程を、プラズマＣＶＤ法により酸化シリコン膜を形成する工程とすることを特徴とするＳＯＳウェハの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005079742A JP4975974B2 (ja) | 2005-03-18 | 2005-03-18 | Ｓｏｓウェハおよびその製造方法 |
| US11/377,394 US7564100B2 (en) | 2005-03-18 | 2006-03-17 | Silicon on sapphire wafer |
| US12/458,321 US7989324B2 (en) | 2005-03-18 | 2009-07-08 | Method for manufacturing silicon on sapphire wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005079742A JP4975974B2 (ja) | 2005-03-18 | 2005-03-18 | Ｓｏｓウェハおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006261556A JP2006261556A (ja) | 2006-09-28 |
| JP4975974B2 true JP4975974B2 (ja) | 2012-07-11 |
Family
ID=37034349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005079742A Expired - Fee Related JP4975974B2 (ja) | 2005-03-18 | 2005-03-18 | Ｓｏｓウェハおよびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7564100B2 (ja) |
| JP (1) | JP4975974B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101102771B1 (ko) | 2008-12-24 | 2012-01-05 | 매그나칩 반도체 유한회사 | 에피텍셜 웨이퍼 및 그 제조방법 |
| US8518798B2 (en) | 2010-09-23 | 2013-08-27 | Infineon Technologies Ag | Semiconductor structure and method for making same |
| CN102543675B (zh) * | 2010-12-31 | 2014-11-05 | 中芯国际集成电路制造(上海)有限公司 | 玻璃衬底的处理方法 |
| US8487405B2 (en) * | 2011-02-17 | 2013-07-16 | Maxim Integrated Products, Inc. | Deep trench capacitor with conformally-deposited conductive layers having compressive stress |
| KR101695901B1 (ko) * | 2011-02-22 | 2017-01-23 | 에스케이하이닉스 주식회사 | 반도체소자 제조를 위한 기판 형성방법 |
| SG11201403501PA (en) * | 2011-12-22 | 2014-09-26 | Shinetsu Chemical Co | Composite substrate |
| US9608130B2 (en) | 2011-12-27 | 2017-03-28 | Maxim Integrated Products, Inc. | Semiconductor device having trench capacitor structure integrated therein |
| US9196672B2 (en) | 2012-01-06 | 2015-11-24 | Maxim Integrated Products, Inc. | Semiconductor device having capacitor integrated therein |
| US9882075B2 (en) | 2013-03-15 | 2018-01-30 | Maxim Integrated Products, Inc. | Light sensor with vertical diode junctions |
| JP2022514523A (ja) * | 2018-12-17 | 2022-02-14 | アプライド マテリアルズ インコーポレイテッド | 透明基板の裏面コーティング |
| EP3780098A4 (en) * | 2019-04-24 | 2021-06-09 | Shenzhen Goodix Technology Co., Ltd. | CAPACITOR AND ITS PREPARATION PROCESS |
| US11403941B2 (en) | 2019-08-28 | 2022-08-02 | Toyota Motor North America, Inc. | System and method for controlling vehicles and traffic lights using big data |
| CN110783176B (zh) * | 2019-10-30 | 2022-07-12 | 广西大学 | 一种低应力半导体材料制备方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51145267A (en) * | 1975-06-09 | 1976-12-14 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS57153445A (en) * | 1981-03-17 | 1982-09-22 | Nec Corp | Sos semiconductor substrate |
| JPH0383725A (ja) | 1989-08-28 | 1991-04-09 | Nippon Paretetsuku Kk | パレット整列装置 |
| JPH0383725U (ja) | 1989-12-12 | 1991-08-26 | ||
| JPH04271179A (ja) * | 1991-01-14 | 1992-09-28 | Ricoh Co Ltd | 薄膜付きフレキシブル基板 |
| US5877094A (en) * | 1994-04-07 | 1999-03-02 | International Business Machines Corporation | Method for fabricating a silicon-on-sapphire wafer |
| US5985771A (en) * | 1998-04-07 | 1999-11-16 | Micron Technology, Inc. | Semiconductor wafer assemblies comprising silicon nitride, methods of forming silicon nitride, and methods of reducing stress on semiconductive wafers |
| JP2000036585A (ja) * | 1998-07-21 | 2000-02-02 | Asahi Kasei Microsystems Kk | 半導体装置の製造方法 |
| JP4949628B2 (ja) * | 2002-10-30 | 2012-06-13 | 台湾積體電路製造股▲ふん▼有限公司 | Ｃｍｏｓプロセス中に歪み半導基板層を保護する方法 |
-
2005
- 2005-03-18 JP JP2005079742A patent/JP4975974B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-17 US US11/377,394 patent/US7564100B2/en not_active Expired - Fee Related
-
2009
- 2009-07-08 US US12/458,321 patent/US7989324B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006261556A (ja) | 2006-09-28 |
| US20060214230A1 (en) | 2006-09-28 |
| US7989324B2 (en) | 2011-08-02 |
| US20090275189A1 (en) | 2009-11-05 |
| US7564100B2 (en) | 2009-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4975974B2 (ja) | Ｓｏｓウェハおよびその製造方法 | |
| JP4718425B2 (ja) | 複合基板の作製方法 | |
| US7755085B2 (en) | Semiconductor device and method for fabricating same | |
| TWI698916B (zh) | Vnand拉伸厚teos氧化物 | |
| JP2009004736A5 (ja) | ||
| WO2005124865A1 (ja) | 貼り合わせウェーハの製造方法 | |
| KR101559973B1 (ko) | 접합 웨이퍼의 제조방법 | |
| US7825004B2 (en) | Method of producing semiconductor device | |
| EP2887383B1 (en) | Soi wafer manufacturing method | |
| US6670283B2 (en) | Backside protection films | |
| JP2009277908A (ja) | 半導体装置の製造方法及び半導体装置 | |
| EP2849207B1 (en) | Heat dissipation substrate and method for producing same | |
| EP2924736B1 (en) | Method for manufacturing soi wafer | |
| JP2008004821A (ja) | 貼り合わせウェーハの製造方法 | |
| KR102046163B1 (ko) | 반도체 소자의 제조방법 | |
| EP1543545B1 (en) | Wafer having a two layer low temperature oxide backside seal and method of manufacturing the same | |
| US20130071671A1 (en) | Silicon nitride film for semiconductor element, and method and apparatus for manufacturing silicon nitride film | |
| KR101725777B1 (ko) | 실리콘 단결정 웨이퍼의 열산화막 형성방법 | |
| JP2010153488A (ja) | Ｓｏｉウエハの製造方法およびｓｏｉウエハ | |
| JP2007019303A (ja) | 半導体基板の製造方法及びその半導体基板 | |
| US9799549B2 (en) | Process for manufacturing a composite structure | |
| KR20220038784A (ko) | 3d nand를 위한 수정된 스택들 | |
| KR20090044899A (ko) | 리닝 방지를 위한 반도체소자 및 그 제조 방법 | |
| KR0150995B1 (ko) | 반도체 게터링 방법 | |
| JP2010080816A (ja) | 半導体素子および半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070810 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081203 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110714 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120412 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |