JP2006261556A - Sosウェハおよびその製造方法 - Google Patents
Sosウェハおよびその製造方法 Download PDFInfo
- Publication number
- JP2006261556A JP2006261556A JP2005079742A JP2005079742A JP2006261556A JP 2006261556 A JP2006261556 A JP 2006261556A JP 2005079742 A JP2005079742 A JP 2005079742A JP 2005079742 A JP2005079742 A JP 2005079742A JP 2006261556 A JP2006261556 A JP 2006261556A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride layer
- sos wafer
- film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
- H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【解決手段】サファイア基板の裏面に不透明なポリシリコン層を備えたSOSウェハにおいて、裏面側に、ポリシリコン層を保護する窒化シリコン層と、この窒化シリコン層の応力を打消す応力緩和膜を設ける。
【選択図】 図1
Description
このようなSOSウェハは図9に示す従来の製造方法により形成される。
PZ1、サファイア基板1のおもて面2にシリコン層3および2酸化シリコンからなる酸化物層4を積層したSOSウェハ5を準備する。
このような通常のSOSウェハ5は直径125mmの円形ウェハであり、サファイア基板1の厚さは640μm、シリコン層3の厚さは1000Å、酸化物層4の厚さは約3600Åである。
PZ2、サファイア基板1の裏面6に低圧化学気相成長(LPCVD)を用いて厚さ2.3μmのポリシリコン層7を形成する。本工程では低圧化学気相成長を用いて成膜しているので、おもて面2側にも同様にポリシリコン層7が形成される。
PZ3、リン(P)等の不純物のイオンをポリシリコン層7に注入して導電拡散領域8を形成する。この注入は、ウェハの導電性に基づいてシリコンウェハを検出するように設計されたシリコンウェハ加工装置の電気的センサがSOSウェハ5を検出できるようにシリコンウェハの導電性が得られるように行う。
前記のリンの注入後に、導電拡散領域8の抵抗率は通常約50Ω/平方未満にする。抵抗率を50Ω/平方以上にするとシリコンウェハ加工装置が導電性に基づいてSOSウェハ5をシリコンウェハとして感知するには抵抗率が高すぎるからである。
この窒化シリコン層9は、後のSOSウェハ5の加工の間、ポリシリコン層7と導電拡散領域8を保護するための保護層として用いる。
なお、窒化シリコン層9の厚さは約500Åないし5000Åとしてもよい。窒化シリコン層9の厚さはSOSウェハ5に適用する後の処理からポリシリコン層7等を十分に保護するように選択する。
図10に示すようにSOSウェハ5の縁部10は、ポリシリコン層7と窒化シリコン層9とで被覆されている。これらの層は縁部10上にあるが、従来技術の好ましい実施例によれば必要はない。
工程PZ2および工程PZ4によりサファイア基板1のおもて面2側に形成された窒化シリコン層9とポリシリコン層7は、反応性イオンエッチングにより除去され、下層の酸化物層4を露出させる。この状態のSOSウェハ5によりシリコンウェハ加工装置による加工が可能になる。
なお、成長させるポリシリコン層7の厚さは、シリコンウェハ加工装置に用いる光センサシステムに応じて変える必要があり、使用する光の波長によっても変える必要がある。現在のシリコンウェハ加工装置では赤色光および赤外線が用いられ、上記の裏面6側のポリシリコン層7の厚さによれば光学的にSOSウェハ5の存在を検出するのに十分である。他の波長の光を用いる場合はシリコンウェハ加工装置に用いる光センサに応じてポリシリコン層7の厚さを、SOSウェハ5をシリコンウェハとして検出できる厚さにすればよい。
従来技術の製造方法は、光学特性および導電特性をシリコンウェハと同等にすることに加えて、SOSウェハ5のおもて面2側に収率に影響を与えるような汚染レベルまたは欠陥密度を形成することはない。
更に、外側の被膜である窒化シリコン層9は、裏面6側に注入された不純物が窒化物の表面を通って拡散し、SOSウェハ5のおもて面2側のシリコン層3にオートドーピングされることを防止する拡散バリアとなっている。更に外側の被膜である窒化シリコン層9は高温のリン酸を除く全ての酸に不活性であり、高温のリン酸は後のどの工程でも用いられることない。
SOSウェハの反りを防止する技術としては、サファイア基板の裏面にポリシリコン層を形成し、おもて面のシリコン層による反りを裏面のポリシリコン層で引戻しているものがある(例えば、特許文献2参照。)。
なお、上記従来技術と同様の部分は、同一の符号を付してその説明を省略する。
図1において、13は応力緩和膜としての窒化シリコン膜であり、平行平板型プラズマCVD(Chemical Vapor Deposition)装置を用いたプラズマCVD法により成膜される。
以下に、図1を用い、Pで示す工程に従って本実施例のSOSウェハの製造方法について説明する。
なお、図1はSOSウェハの部分断面を示し、図2はサファイア基板1のおもて面側を上方にして示してある(以下に示す本発明の工程を示す図および縁部を示す図において同じ。)。
P2、低圧化学気相成長によりサファイア基板1の裏面6上、おもて面2側の酸化物層4上および縁部10に従来技術の工程PZ2と同様のポリシリコン層7を形成する。
なお、本工程を示す図は、上記工程P1を示す図と表裏を反転させて示し、おもて面2側の図示は省略してある(以下に示す本発明の工程を示す図において同じ。)。
P4、サファイア基板1の裏面6側のポリシリコン層7上にプラズマCVD法により厚さ1550Åの窒化シリコン膜13を形成する。
この成膜条件で成膜した窒化シリコン膜13の成膜後の応力は圧縮応力で0.6Gpaである。
このようにして形成されたSOSウェハ5の縁部10の形状は、図2に示すようにSOSウェハ5の縁部10はポリシリコン層7と窒化シリコン層9とで被覆され、サファイア基板1のおもて面2側のポリシリコン層7と裏面6側のポリシリコン層7と窒化シリコン膜13も窒化シリコン層9で被覆されている。
また、酸化物膜4はシリコンウェハ加工装置における加工工程により除去され、シリコン層3に半導体素子等が形成された後のバックグラインド工程で、裏面6側のポリシリコン層7とそこに形成された導電拡散領域8および窒化シリコン膜13、窒化シリコン層9が除去され、サファイア基板1の裏面6を露出させた後に、個片に分割されて本実施例の製造方法によるSOSウェハ5を用いた半導体装置が製造される。
また、工程P5で低圧化学気相成長により形成された厚さ900Åの窒化シリコン層9の成膜後の引張応力は1Gpaであり、工程P4でプラズマCVD法により形成した厚さ1550Åの窒化シリコン膜13の成膜後の圧縮応力は0.6GPaであるので、窒化シリコン層9の引張応力を窒化シリコン膜13の圧縮応力で打消すことができ、SOSウェハ5に反りが生ずることはない。
更に、縁部10および裏面6側のポリシリコン層7が窒化シリコン層9で被覆されているので、導電拡散領域8の不純物が外方拡散しておもて面2側のシリコン層3に拡散することを防止することができ、シリコン層3に形成される半導体素子の特性に影響を与えることがない。
また、プラズマCVD法により窒化シリコン膜を形成するようにしたことによって、圧縮応力を生ずる窒化シリコン膜を容易に形成することができると共に、サファイア基板の裏面側のみに窒化シリコン膜を成膜することができ、サファイア基板のおもて面側のポリシリコン層等の除去工程の効率化を図ることができる。
なお、上記実施例1と同様の部分は、同一の符号を付してその説明を省略する。
以下に、図3を用い、PAで示す工程に従って本実施例のSOSウェハの製造方法について説明する。
PA2、実施例1の工程P2と同様にしてサファイア基板1の裏面6上、おもて面2側の酸化物層4上および縁部10にポリシリコン層7を形成する。
PA3、実施例1の工程P3と同様にしてサファイア基板1の裏面6上のポリシリコン層7に導電拡散領域8を形成する。
PA5、実施例1の工程P4と同様の条件でサファイア基板1の裏面6側の窒化シリコン層9上にプラズマCVD法により厚さ1550Åの窒化シリコン膜13を形成する。
このようにして形成されたSOSウェハ5の縁部10の形状は、図4に示すようにSOSウェハ5の縁部10はポリシリコン層7と窒化シリコン層9とで被覆され、サファイア基板1のおもて面2側と裏面6側のポリシリコン層7も窒化シリコン層9で被覆され、裏面6側の窒化シリコン層9上に窒化シリコン膜13が形成されている。
また、酸化物膜4の除去やバックグラインド工程での窒化シリコン膜13等の除去等は実施例1と同様に行われ、本実施例の製造方法によるSOSウェハ5を用いた半導体装置が製造される。
また、工程PA4で低圧化学気相成長により形成された厚さ900Åの窒化シリコン層9の成膜後の引張応力は1Gpaであり、工程PA5でプラズマCVD法により形成した厚さ1550Åの窒化シリコン膜13の成膜後の圧縮応力は0.6GPaであるので、実施例1と同様に窒化シリコン層9の引張応力を窒化シリコン膜13の圧縮応力で打消すことができ、SOSウェハ5に反りが生ずることはない。
更に、縁部10および裏面6側のポリシリコン層7が窒化シリコン層9で被覆されているので、導電拡散領域8の不純物の外方拡散を防止することができ、シリコン層3に形成される半導体素子の特性に影響を与えることがない。
なお、上記実施例1と同様の部分は、同一の符号を付してその説明を省略する。
図5において、15は応力緩和膜としての酸化シリコン膜であり、平行平板型プラズマCVD装置を用いたプラズマCVD法により成膜される。
本実施例の工程PB1〜工程PB3は、上記実施例1の工程P1〜工程P3と同様であるのでその説明を省略する。
PB4、サファイア基板1の裏面6側のポリシリコン層7上にプラズマCVD法により厚さ10000Åの酸化シリコン膜15を形成する。
この成膜条件で成膜した酸化シリコン膜15の成膜後の応力は圧縮応力で0.13Gpaである。
なお、文献2は水分に対する対透過性に関する発明であるが、本発明の完成にあたり文献2の成膜条件を参考にして酸化シリコン膜15を成膜したところ応力に関しても相関があり、熱処理による酸化シリコン膜15の非弾性挙動を小さくすることができることが判ったので、熱処理がなされた後の冷却において略元の応力状態に復帰させる条件として利用した。
このようにして形成されたSOSウェハ5の縁部10の形状は、図6に示すようにSOSウェハ5の縁部10はポリシリコン層7と窒化シリコン層9とで被覆され、サファイア基板1のおもて面2側のポリシリコン層7と裏面6側のポリシリコン層7と酸化シリコン膜15も窒化シリコン層9で被覆されている。
また、酸化物膜4の除去やバックグラインド工程での酸化シリコン膜15等の除去等は実施例1と同様に行われ、本実施例の製造方法によるSOSウェハ5を用いた半導体装置が製造される。
また、工程PB5で低圧化学気相成長により形成された厚さ900Åの窒化シリコン層9の成膜後の引張応力は1Gpaであり、工程PB4でプラズマCVD法により形成した厚さ10000Åの酸化シリコン膜15の成膜後の圧縮応力は0.13GPaであるので、窒化シリコン層9の引張応力を酸化シリコン膜15の圧縮応力で打消す以上の応力となるが、上記のように小さいながらも非弾性挙動が残っているため、工程P5で低圧化学気相成長により窒化シリコン層9を形成するときの熱処理時の成膜温度700〜800℃を受けた時に圧縮応力が0.13GPaから0.1GPaに減少するので、工程PA5の熱処理の冷却後の圧縮応力で窒化シリコン層9の引張応力を打消すことができる。
更に、縁部10および裏面6側のポリシリコン層7がフッ酸に対して不活性な窒化シリコン層9で被覆されているので、フッ酸処理によりポリシリコン層7が浸食されることがなく、導電拡散領域8が浸食されて不透明性が損なわれることはない。
以上説明したように、本実施例では、酸化シリコン膜を用いた場合においても、上記実施例1と同様の効果を得ることができる。
また、プラズマCVD法により酸化シリコン膜を形成するようにしたことによって、圧縮応力を生ずる酸化シリコン膜を容易に形成することができると共に、サファイア基板の裏面側のみに酸化シリコン膜を成膜することができ、サファイア基板のおもて面側のポリシリコン層等の除去工程の効率化を図ることができる。
なお、上記実施例3と同様の部分は、同一の符号を付してその説明を省略する。
以下に、図7を用い、PCで示す工程に従って本実施例のSOSウェハの製造方法について説明する。
PC5、上記実施例3の工程P4と同様の条件でサファイア基板1の裏面6側の窒化シリコン層9上にプラズマCVD法により厚さ8000Åの酸化シリコン膜15を形成する。
その後、工程PC2および工程PC4によりサファイア基板1のおもて面2側に形成された窒化シリコン層9とポリシリコン層7は実施例1と同様にして除去され、本実施例のSOSウェハ5によるシリコンウェハ加工装置での加工が可能になる。
本実施例の製造方法で形成されたSOSウェハ5は、サファイア基板1の裏面6側のポリシリコン層7に実施例1と同様の不透明性が確保されているので、光センサによりSOSウェハ5の存在を確実に検出することができる。
更に、縁部10および裏面6側のポリシリコン層7が窒化シリコン層9で被覆されているので、導電拡散領域8の不純物の外方拡散を防止することができ、シリコン層3に形成される半導体素子の特性に影響を与えることがない。
なお、上記各実施例においては、窒化シリコン層の引張応力を打消すために必要な応力緩和膜としての窒化シリコン膜や酸化シリコン膜の具体的な膜厚を例示して説明したが、窒化シリコン膜や酸化シリコン膜の膜厚は窒化シリコン層の厚さおよびそこに生ずる引張応力に応じて変化させることが必要である。つまり窒化シリコン層の引張応力と厚さにより得られる引張力と同等になる圧縮力となるように応力緩和膜として形成した窒化シリコン膜や酸化シリコン膜に生ずる圧縮応力を基にその膜厚を決定することが重要である。
2 おもて面
3 シリコン層
4 酸化物層
5 SOSウェハ
6 裏面
7 ポリシリコン層
8 導電拡散領域
9 窒化シリコン層
10 縁部
13 窒化シリコン膜
15 酸化シリコン膜
Claims (12)
- サファイア基板の裏面に不透明なポリシリコン層を備えたSOSウェハにおいて、
前記裏面側に、前記ポリシリコン層を保護する窒化シリコン層と、該窒化シリコン層の応力を打消す応力緩和膜を設けたことを特徴とするSOSウェハ。 - 請求項1において、
前記窒化シリコン層が、前記応力緩和膜上に配置されていることを特徴とするSOSウェハ。 - 請求項1において、
前記応力緩和膜が、前記窒化シリコン層上に配置されていることを特徴とするSOSウェハ。 - 請求項1ないし請求項3のいずれか一項において、
前記窒化シリコン層が引張応力状態である場合に、前記応力緩和膜を、プラズマCVD法により形成した窒化シリコン膜とすることを特徴とするSOSウェハ。 - 請求項4おいて、
前記窒化シリコン膜の赤外吸収ピークから求められるSi−H濃度が10×1021/cm3以下であり、かつ前記窒化シリコン膜の赤外吸収におけるSi−H吸収ピークの低波数端波数が1960/cm以上であることを特徴とするSOSウェハ。 - 請求項1ないし請求項3のいずれか一項において、
前記窒化シリコン層が引張応力状態である場合に、前記応力緩和膜を、プラズマCVD法により形成した酸化シリコン膜とすることを特徴とするSOSウェハ。 - サファイア基板を備えたSOSウェハの製造方法において、
前記サファイア基板上にポリシリコン層を形成する工程と、
前記サファイア基板の裏面のポリシリコン層に導電性を付与する不純物を注入して導電拡散領域を形成する工程と、
前記サファイア基板の裏面側に、前記ポリシリコン層を保護する窒化シリコン層を形成する工程と、
前記サファイア基板の裏面側に、前記窒化シリコン層の応力を打消す応力緩和膜を形成する工程と、
を備えることを特徴とするSOSウェハの製造方法。 - 請求項7において、
前記応力緩和膜を形成する工程を、前記窒化シリコン層を形成する工程の前に行うことを特徴とするSOSウェハの製造方法。 - 請求項7において、
前記応力緩和膜を形成する工程を、前記窒化シリコン層を形成する工程の後に行うことを特徴とするSOSウェハの製造方法。 - 請求項7ないし請求項9のいずれか一項において、
前記窒化シリコン層が引張応力状態である場合に、前記応力緩和膜を形成する工程を、プラズマCVD法により窒化シリコン膜を形成する工程とすることを特徴とするSOSウェハの製造方法。 - 請求項10おいて、
前記窒化シリコン膜の赤外吸収ピークから求められるSi−H濃度が10×1021/cm3以下であり、かつ前記窒化シリコン膜の赤外吸収におけるSi−H吸収ピークの低波数端波数が1960/cm以上であることを特徴とするSOSウェハの製造方法。 - 請求項7ないし請求項9のいずれか一項において、
前記窒化シリコン層が引張応力状態である場合に、前記応力緩和膜を形成する工程を、プラズマCVD法により酸化シリコン膜を形成する工程とすることを特徴とするSOSウェハの製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005079742A JP4975974B2 (ja) | 2005-03-18 | 2005-03-18 | Sosウェハおよびその製造方法 |
US11/377,394 US7564100B2 (en) | 2005-03-18 | 2006-03-17 | Silicon on sapphire wafer |
US12/458,321 US7989324B2 (en) | 2005-03-18 | 2009-07-08 | Method for manufacturing silicon on sapphire wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005079742A JP4975974B2 (ja) | 2005-03-18 | 2005-03-18 | Sosウェハおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006261556A true JP2006261556A (ja) | 2006-09-28 |
JP4975974B2 JP4975974B2 (ja) | 2012-07-11 |
Family
ID=37034349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005079742A Expired - Fee Related JP4975974B2 (ja) | 2005-03-18 | 2005-03-18 | Sosウェハおよびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7564100B2 (ja) |
JP (1) | JP4975974B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101102771B1 (ko) | 2008-12-24 | 2012-01-05 | 매그나칩 반도체 유한회사 | 에피텍셜 웨이퍼 및 그 제조방법 |
CN102543675A (zh) * | 2010-12-31 | 2012-07-04 | 中芯国际集成电路制造(上海)有限公司 | 玻璃衬底的处理方法 |
KR20120096307A (ko) * | 2011-02-22 | 2012-08-30 | 에스케이하이닉스 주식회사 | 반도체소자 제조를 위한 기판 형성방법 |
JPWO2013094665A1 (ja) * | 2011-12-22 | 2015-04-27 | 信越化学工業株式会社 | 複合基板 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8518798B2 (en) | 2010-09-23 | 2013-08-27 | Infineon Technologies Ag | Semiconductor structure and method for making same |
US8487405B2 (en) * | 2011-02-17 | 2013-07-16 | Maxim Integrated Products, Inc. | Deep trench capacitor with conformally-deposited conductive layers having compressive stress |
US9608130B2 (en) | 2011-12-27 | 2017-03-28 | Maxim Integrated Products, Inc. | Semiconductor device having trench capacitor structure integrated therein |
US9196672B2 (en) | 2012-01-06 | 2015-11-24 | Maxim Integrated Products, Inc. | Semiconductor device having capacitor integrated therein |
US9882075B2 (en) | 2013-03-15 | 2018-01-30 | Maxim Integrated Products, Inc. | Light sensor with vertical diode junctions |
CN113166943A (zh) * | 2018-12-17 | 2021-07-23 | 应用材料公司 | 用于透明基板的背侧涂层 |
WO2020215260A1 (zh) * | 2019-04-24 | 2020-10-29 | 深圳市汇顶科技股份有限公司 | 电容器及其制备方法 |
US11403941B2 (en) | 2019-08-28 | 2022-08-02 | Toyota Motor North America, Inc. | System and method for controlling vehicles and traffic lights using big data |
CN110783176B (zh) * | 2019-10-30 | 2022-07-12 | 广西大学 | 一种低应力半导体材料制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51145267A (en) * | 1975-06-09 | 1976-12-14 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
JPS57153445A (en) * | 1981-03-17 | 1982-09-22 | Nec Corp | Sos semiconductor substrate |
JPH04271179A (ja) * | 1991-01-14 | 1992-09-28 | Ricoh Co Ltd | 薄膜付きフレキシブル基板 |
JPH07283383A (ja) * | 1994-04-07 | 1995-10-27 | Internatl Business Mach Corp <Ibm> | シリコン・オン・サファイア・ウエーハの製造方法 |
JP2000036585A (ja) * | 1998-07-21 | 2000-02-02 | Asahi Kasei Microsystems Kk | 半導体装置の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0383725A (ja) | 1989-08-28 | 1991-04-09 | Nippon Paretetsuku Kk | パレット整列装置 |
JPH0383725U (ja) | 1989-12-12 | 1991-08-26 | ||
US5985771A (en) * | 1998-04-07 | 1999-11-16 | Micron Technology, Inc. | Semiconductor wafer assemblies comprising silicon nitride, methods of forming silicon nitride, and methods of reducing stress on semiconductive wafers |
EP1593145A2 (en) * | 2002-10-30 | 2005-11-09 | Amberwave Systems Corporation | Methods for preserving strained semiconductor layers during oxide layer formation |
-
2005
- 2005-03-18 JP JP2005079742A patent/JP4975974B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-17 US US11/377,394 patent/US7564100B2/en not_active Expired - Fee Related
-
2009
- 2009-07-08 US US12/458,321 patent/US7989324B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51145267A (en) * | 1975-06-09 | 1976-12-14 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
JPS57153445A (en) * | 1981-03-17 | 1982-09-22 | Nec Corp | Sos semiconductor substrate |
JPH04271179A (ja) * | 1991-01-14 | 1992-09-28 | Ricoh Co Ltd | 薄膜付きフレキシブル基板 |
JPH07283383A (ja) * | 1994-04-07 | 1995-10-27 | Internatl Business Mach Corp <Ibm> | シリコン・オン・サファイア・ウエーハの製造方法 |
JP2000036585A (ja) * | 1998-07-21 | 2000-02-02 | Asahi Kasei Microsystems Kk | 半導体装置の製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101102771B1 (ko) | 2008-12-24 | 2012-01-05 | 매그나칩 반도체 유한회사 | 에피텍셜 웨이퍼 및 그 제조방법 |
CN102543675A (zh) * | 2010-12-31 | 2012-07-04 | 中芯国际集成电路制造(上海)有限公司 | 玻璃衬底的处理方法 |
KR20120096307A (ko) * | 2011-02-22 | 2012-08-30 | 에스케이하이닉스 주식회사 | 반도체소자 제조를 위한 기판 형성방법 |
KR101695901B1 (ko) | 2011-02-22 | 2017-01-23 | 에스케이하이닉스 주식회사 | 반도체소자 제조를 위한 기판 형성방법 |
JPWO2013094665A1 (ja) * | 2011-12-22 | 2015-04-27 | 信越化学工業株式会社 | 複合基板 |
Also Published As
Publication number | Publication date |
---|---|
US7564100B2 (en) | 2009-07-21 |
US20090275189A1 (en) | 2009-11-05 |
US7989324B2 (en) | 2011-08-02 |
JP4975974B2 (ja) | 2012-07-11 |
US20060214230A1 (en) | 2006-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4975974B2 (ja) | Sosウェハおよびその製造方法 | |
JP4718425B2 (ja) | 複合基板の作製方法 | |
TWI698916B (zh) | Vnand拉伸厚teos氧化物 | |
JP2009004736A5 (ja) | ||
US20090102024A1 (en) | Semiconductor device and method for fabricating same | |
KR101559973B1 (ko) | 접합 웨이퍼의 제조방법 | |
US7825004B2 (en) | Method of producing semiconductor device | |
KR20180015634A (ko) | 접합 soi 웨이퍼의 제조방법 | |
EP2924736B1 (en) | Method for manufacturing soi wafer | |
JP2008004821A (ja) | 貼り合わせウェーハの製造方法 | |
KR102046163B1 (ko) | 반도체 소자의 제조방법 | |
EP1543545B1 (en) | Wafer having a two layer low temperature oxide backside seal and method of manufacturing the same | |
KR101725777B1 (ko) | 실리콘 단결정 웨이퍼의 열산화막 형성방법 | |
JP2007019303A (ja) | 半導体基板の製造方法及びその半導体基板 | |
US9799549B2 (en) | Process for manufacturing a composite structure | |
KR20220038784A (ko) | 3d nand를 위한 수정된 스택들 | |
KR20090044899A (ko) | 리닝 방지를 위한 반도체소자 및 그 제조 방법 | |
CN111566781A (zh) | 用于牺牲性掩模的改良去除的技术 | |
US7935627B1 (en) | Forming low dielectric constant dielectric materials | |
KR0150995B1 (ko) | 반도체 게터링 방법 | |
JP2010080816A (ja) | 半導体素子および半導体素子の製造方法 | |
JP2007208006A (ja) | 半導体装置及び半導体装置の製造方法並びに半導体装置の製造装置 | |
US20090061618A1 (en) | Method of Manufacturing Metal Interconnection | |
JP2010258305A (ja) | 半導体装置の製造方法 | |
WO2017061463A1 (ja) | Hbc型結晶系太陽電池の製造方法および製造装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070810 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081203 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120412 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |