JP4975155B2 - 表示装置及びそのゲートパルス変調制御方法 - Google Patents
表示装置及びそのゲートパルス変調制御方法 Download PDFInfo
- Publication number
- JP4975155B2 JP4975155B2 JP2010231690A JP2010231690A JP4975155B2 JP 4975155 B2 JP4975155 B2 JP 4975155B2 JP 2010231690 A JP2010231690 A JP 2010231690A JP 2010231690 A JP2010231690 A JP 2010231690A JP 4975155 B2 JP4975155 B2 JP 4975155B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- signal
- flk
- shift clock
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 28
- 230000004044 response Effects 0.000 claims description 43
- 239000004973 liquid crystal related substance Substances 0.000 claims description 31
- 230000003111 delayed effect Effects 0.000 claims description 25
- 238000010586 diagram Methods 0.000 description 14
- 239000000758 substrate Substances 0.000 description 11
- 101150081655 GPM1 gene Proteins 0.000 description 8
- 101000851007 Homo sapiens Vascular endothelial growth factor receptor 2 Proteins 0.000 description 8
- 102100033177 Vascular endothelial growth factor receptor 2 Human genes 0.000 description 8
- 101150084612 gpmA gene Proteins 0.000 description 8
- 210000002858 crystal cell Anatomy 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 101001009683 Homo sapiens Neuronal membrane glycoprotein M6-a Proteins 0.000 description 4
- 102100030394 Neuronal membrane glycoprotein M6-a Human genes 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- QHZSDTDMQZPUKC-UHFFFAOYSA-N 3,5-dichlorobiphenyl Chemical compound ClC1=CC(Cl)=CC(C=2C=CC=CC=2)=C1 QHZSDTDMQZPUKC-UHFFFAOYSA-N 0.000 description 2
- 101150015686 GPM2 gene Proteins 0.000 description 2
- 101000932478 Homo sapiens Receptor-type tyrosine-protein kinase FLT3 Proteins 0.000 description 2
- 102100020718 Receptor-type tyrosine-protein kinase FLT3 Human genes 0.000 description 2
- 101100352601 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GPM3 gene Proteins 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
また、本発明に係る表示装置は、データラインとゲートラインとが交差する表示パネルと、単一FLK信号と順次遅延されるI(Iは、2以上の整数)相ゲートシフトクロックとを出力するタイミングコントローラーと、前記単一FLK信号を分周して、J(Jは、2以上Iより小さな整数)個のFLK信号を出力するFLK分周回路と、デジタルビデオデータをデータ電圧に変換して、前記データラインに供給するデータ駆動回路と、前記ゲートシフトクロックの電圧をレベルシフトしてゲートパルスを発生し、前記分周されたFLK信号に応答して前記ゲートパルスの立ち下がりエッジ電圧を変調し、該変調されたゲートパルスを前記ゲートラインに順次供給するゲート駆動回路とを備え、前記ゲートシフトクロックは、少なくとも一部が互いに重なり、第N(Nは、正の整数)ゲートシフトクロックは、第N−1ゲートシフトクロックの後部分と所定時間分重なり、第N+1ゲートシフトクロックの前部分と所定時間分重なり、前記単一FLK信号の周波数は、前記ゲートシフトクロックの周波数に比べてI倍高く、前記ゲートシフトクロックは、順次遅延される第1〜第4ゲートシフトクロックを含み、前記FLK分周回路は、前記単一FLK信号、前記第Nゲートシフトクロック、及び第N+1ゲートシフトクロックを論理積演算して、第1〜第4FLK信号を発生する第1FLK分周回路と、前記第1FLK信号と第3FLK信号とを論理和演算した結果として、第IFLK信号を発生し、第2FLK信号と第4FLK信号とを論理和演算した結果として、第IIFLK信号を発生する第2FLK分周回路とを備えることを特徴とする。
また、本発明に係る表示装置のゲートパルス変調制御方法は、データラインとゲートラインとが交差する表示パネル、単一FLK信号と順次遅延されるI(Iは、2以上の整数)相ゲートシフトクロックとを出力するタイミングコントローラー、及びデジタルビデオデータをデータ電圧に変換して前記データラインに供給するデータ駆動回路を備える表示装置のゲートパルス変調制御方法であって、前記単一FLK信号を分周して、J(Jは、2以上Iより小さな整数)個のFLK信号を発生するステップと、前記ゲートシフトクロックの電圧をレベルシフトしてゲートパルスを発生し、前記分周されたFLK信号に応答して前記ゲートパルスの立ち下がりエッジ電圧を変調し、該変調されたゲートパルスを前記ゲートラインに順次供給するステップとを含み、前記ゲートシフトクロックは、少なくとも一部が互いに重なり、第N(Nは、正の整数)ゲートシフトクロックは、第N−1ゲートシフトクロックの後部分と所定時間分重なり、第N+1ゲートシフトクロックの前部分と所定時間分重なり、前記単一FLK信号の周波数は、前記ゲートシフトクロックの周波数に比べてI倍高く、前記ゲートシフトクロックは、順次遅延される第1〜第6ゲートシフトクロックを含み、前記単一FLK信号を分周して、J個のFLK信号を発生するステップは、前記単一FLK信号、前記第Nゲートシフトクロック、及び第N+2ゲートシフトクロックを論理積演算して、第1〜第6FLK信号を発生するステップと、前記第1FLK信号と第4FLK信号とを論理和演算した結果として、第IFLK信号を発生し、第2FLK信号と第5FLK信号とを論理和演算した結果として、第IIFLK信号を発生し、第3FLK信号と第6FLK信号とを論理和演算した結果として、第IIIFLK信号を発生するステップとを含むことを特徴とする。
さらに、本発明に係る表示装置のゲートパルス変調制御方法は、データラインとゲートラインとが交差する表示パネル、単一FLK信号と順次遅延されるI(Iは、2以上の整数)相ゲートシフトクロックとを出力するタイミングコントローラー、及びデジタルビデオデータをデータ電圧に変換して前記データラインに供給するデータ駆動回路を備える表示装置のゲートパルス変調制御方法であって、前記単一FLK信号を分周して、J(Jは、2以上Iより小さな整数)個のFLK信号を発生するステップと、前記ゲートシフトクロックの電圧をレベルシフトしてゲートパルスを発生し、前記分周されたFLK信号に応答して前記ゲートパルスの立ち下がりエッジ電圧を変調し、該変調されたゲートパルスを前記ゲートラインに順次供給するステップとを含み、前記ゲートシフトクロックは、少なくとも一部が互いに重なり、第N(Nは、正の整数)ゲートシフトクロックは、第N−1ゲートシフトクロックの後部分と所定時間分重なり、第N+1ゲートシフトクロックの前部分と所定時間分重なり、前記単一FLK信号の周波数は、前記ゲートシフトクロックの周波数に比べてI倍高く、前記ゲートシフトクロックは、順次遅延される第1〜第4ゲートシフトクロックを含み、前記単一FLK信号を分周して、J個のFLK信号を発生するステップは、前記単一FLK信号、前記第Nゲートシフトクロック、及び第N+1ゲートシフトクロックを論理積演算して、第1〜第4FLK信号を発生するステップと、前記第1FLK信号と第3FLK信号とを論理和演算した結果として、第IFLK信号を発生し、第2FLK信号と第4FLK信号とを論理和演算した結果として、第IIFLK信号を発生するステップとを含むことを特徴とする。
Claims (13)
- データラインとゲートラインとが交差する表示パネルと、
単一FLK信号と順次遅延されるI(Iは、2以上の整数)相ゲートシフトクロックとを出力するタイミングコントローラーと、
前記単一FLK信号を分周して、J(Jは、2以上Iより小さな整数)個のFLK信号を出力するFLK分周回路と、
デジタルビデオデータをデータ電圧に変換して、前記データラインに供給するデータ駆動回路と、
前記ゲートシフトクロックの電圧をレベルシフトしてゲートパルスを発生し、前記分周されたFLK信号に応答して前記ゲートパルスの立ち下がりエッジ電圧を変調し、該変調されたゲートパルスを前記ゲートラインに順次供給するゲート駆動回路と
を備え、
前記ゲートシフトクロックは、少なくとも一部が互いに重なり、
第N(Nは、正の整数)ゲートシフトクロックは、第N−1ゲートシフトクロックの後部分と所定時間分重なり、第N+1ゲートシフトクロックの前部分と所定時間分重なり、
前記単一FLK信号の周波数は、前記ゲートシフトクロックの周波数に比べてI倍高く、
前記ゲートシフトクロックは、順次遅延される第1〜第6ゲートシフトクロックを含み、
前記FLK分周回路は、
前記単一FLK信号、前記第Nゲートシフトクロック、及び第N+2ゲートシフトクロックを論理積演算して、第1〜第6FLK信号を発生する第1FLK分周回路と、
前記第1FLK信号と第4FLK信号とを論理和演算した結果として、第IFLK信号を発生し、第2FLK信号と第5FLK信号とを論理和演算した結果として、第IIFLK信号を発生し、第3FLK信号と第6FLK信号とを論理和演算した結果として、第IIIFLK信号を発生する第2FLK分周回路と
を備える
ことを特徴とする表示装置。 - 前記第1〜第6FLK信号は、前記ゲートシフトクロック間の位相差と同じ位相差を有し、前記ゲートシフトクロックと実質的に同じ周波数を有し、
前記第I〜IIIFLK信号の周波数は、前記第1〜第6FLK信号の周波数に比べて2倍高い
ことを特徴とする請求項1に記載の表示装置。 - 前記ゲート駆動回路は、
前記第IFLK信号と第1ゲートシフトクロックとに応答して、第1ゲートパルスを出力し、前記第IFLK信号の立ち下がりエッジと第1ゲートシフトクロックの立ち下がりエッジとの間で前記第1ゲートパルスの電圧を所定のゲート変調ハイ電圧まで下げる第1ゲートパルス変調回路と、
前記第IIFLK信号と前記第2ゲートシフトクロックとに応答して、第2ゲートパルスを出力し、前記第IIFLK信号の立ち下がりエッジと前記第2ゲートシフトクロックの立ち下がりエッジとの間で前記第2ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げる第2ゲートパルス変調回路と、
前記第IIIFLK信号と前記第3ゲートシフトクロックとに応答して、第3ゲートパルスを出力し、前記第IIIFLK信号の立ち下がりエッジと前記第3ゲートシフトクロックの立ち下がりエッジとの間で前記第3ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げる第3ゲートパルス変調回路と、
前記第IFLK信号と前記第4ゲートシフトクロックとに応答して、第4ゲートパルスを出力し、前記第IFLK信号の立ち下がりエッジと前記第4ゲートシフトクロックの立ち下がりエッジとの間で前記第4ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げる第4ゲートパルス変調回路と、
前記第IIFLK信号と前記第5ゲートシフトクロックとに応答して、第5ゲートパルスを出力し、前記第IIFLK信号の立ち下がりエッジと前記第5ゲートシフトクロックの立ち下がりエッジとの間で前記第5ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げる第5ゲートパルス変調回路と、
前記第IIIFLK信号と前記第6ゲートシフトクロックとに応答して、第6ゲートパルスを出力し、前記第IIIFLK信号の立ち下がりエッジと前記第6ゲートシフトクロックの立ち下がりエッジとの間で前記第6ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げる第6ゲートパルス変調回路と
を備え、
前記ゲートパルスの各々は、ゲートロウ電圧とゲートハイ電圧との間でスイングし、前記ゲートシフトクロックと同じ位相差で順次遅延され、
前記ゲート変調ハイ電圧は、前記ゲートロウ電圧より高くかつ前記ゲートハイ電圧より低い
ことを特徴とする請求項2に記載の表示装置。 - データラインとゲートラインとが交差する表示パネルと、
単一FLK信号と順次遅延されるI(Iは、2以上の整数)相ゲートシフトクロックとを出力するタイミングコントローラーと、
前記単一FLK信号を分周して、J(Jは、2以上Iより小さな整数)個のFLK信号を出力するFLK分周回路と、
デジタルビデオデータをデータ電圧に変換して、前記データラインに供給するデータ駆動回路と、
前記ゲートシフトクロックの電圧をレベルシフトしてゲートパルスを発生し、前記分周されたFLK信号に応答して前記ゲートパルスの立ち下がりエッジ電圧を変調し、該変調されたゲートパルスを前記ゲートラインに順次供給するゲート駆動回路と
を備え、
前記ゲートシフトクロックは、少なくとも一部が互いに重なり、
第N(Nは、正の整数)ゲートシフトクロックは、第N−1ゲートシフトクロックの後部分と所定時間分重なり、第N+1ゲートシフトクロックの前部分と所定時間分重なるり、
前記単一FLK信号の周波数は、前記ゲートシフトクロックの周波数に比べてI倍高く、
前記ゲートシフトクロックは、順次遅延される第1〜第4ゲートシフトクロックを含み、
前記FLK分周回路は、
前記単一FLK信号、前記第Nゲートシフトクロック、及び第N+1ゲートシフトクロックを論理積演算して、第1〜第4FLK信号を発生する第1FLK分周回路と、
前記第1FLK信号と第3FLK信号とを論理和演算した結果として、第IFLK信号を発生し、第2FLK信号と第4FLK信号とを論理和演算した結果として、第IIFLK信号を発生する第2FLK分周回路と
を備えることを特徴とする表示装置。 - 前記第1〜第4FLK信号は、前記ゲートシフトクロック間の位相差と同じ位相差を有し、前記ゲートシフトクロックと実質的に同じ周波数を有し、
前記第I及びIIFLK信号の周波数は、前記第1〜第4FLK信号の周波数に比べて2倍高い
ことを特徴とする請求項4に記載の表示装置。 - 前記ゲート駆動回路は、
前記第IFLK信号と第1ゲートシフトクロックとに応答して、第1ゲートパルスを出力し、前記第IFLK信号の立ち下がりエッジと第1ゲートシフトクロックの立ち下がりエッジとの間で前記第1ゲートパルスの電圧を所定のゲート変調ハイ電圧まで下げる第1ゲートパルス変調回路と、
前記第IIFLK信号と前記第2ゲートシフトクロックとに応答して、第2ゲートパルスを出力し、前記第IIFLK信号の立ち下がりエッジと前記第2ゲートシフトクロックの立ち下がりエッジとの間で前記第2ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げる第2ゲートパルス変調回路と、
前記第IFLK信号と前記第3ゲートシフトクロックとに応答して、第3ゲートパルスを出力し、前記第IFLK信号の立ち下がりエッジと前記第3ゲートシフトクロックの立ち下がりエッジとの間で前記第3ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げる第3ゲートパルス変調回路と、
前記第IIFLK信号と前記第4ゲートシフトクロックとに応答して、第4ゲートパルスを出力し、前記第IIFLK信号の立ち下がりエッジと前記第4ゲートシフトクロックの立ち下がりエッジとの間で前記第4ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げる第4ゲートパルス変調回路と
を備え、
前記ゲートパルスの各々は、ゲートロウ電圧とゲートハイ電圧との間でスイングし、前記ゲートシフトクロックと同じ位相差で順次遅延され、
前記ゲート変調ハイ電圧は、前記ゲートロウ電圧より高くかつ前記ゲートハイ電圧より低い
ことを特徴とする請求項5に記載の表示装置。 - 前記表示装置は、液晶表示装置(LCD)、有機発光ダイオード表示装置(OLED)、電気泳動表示装置(EPD)のうちの何れか一つであることを特徴とする請求項1から6までのいずれか1項に記載の表示装置。
- データラインとゲートラインとが交差する表示パネル、単一FLK信号と順次遅延されるI(Iは、2以上の整数)相ゲートシフトクロックとを出力するタイミングコントローラー、及びデジタルビデオデータをデータ電圧に変換して前記データラインに供給するデータ駆動回路を備える表示装置のゲートパルス変調制御方法であって、
前記単一FLK信号を分周して、J(Jは、2以上Iより小さな整数)個のFLK信号を発生するステップと、
前記ゲートシフトクロックの電圧をレベルシフトしてゲートパルスを発生し、前記分周されたFLK信号に応答して前記ゲートパルスの立ち下がりエッジ電圧を変調し、該変調されたゲートパルスを前記ゲートラインに順次供給するステップと
を含み、
前記ゲートシフトクロックは、少なくとも一部が互いに重なり、
第N(Nは、正の整数)ゲートシフトクロックは、第N−1ゲートシフトクロックの後部分と所定時間分重なり、第N+1ゲートシフトクロックの前部分と所定時間分重なり、 前記単一FLK信号の周波数は、前記ゲートシフトクロックの周波数に比べてI倍高く、
前記ゲートシフトクロックは、順次遅延される第1〜第6ゲートシフトクロックを含み、
前記単一FLK信号を分周して、J個のFLK信号を発生するステップは、
前記単一FLK信号、前記第Nゲートシフトクロック、及び第N+2ゲートシフトクロックを論理積演算して、第1〜第6FLK信号を発生するステップと、
前記第1FLK信号と第4FLK信号とを論理和演算した結果として、第IFLK信号を発生し、第2FLK信号と第5FLK信号とを論理和演算した結果として、第IIFLK信号を発生し、第3FLK信号と第6FLK信号とを論理和演算した結果として、第IIIFLK信号を発生するステップと
を含む
ことを特徴とする表示装置のゲートパルス変調制御方法。 - 前記第1〜第6FLK信号は、前記ゲートシフトクロック間の位相差と同じ位相差を有し、前記ゲートシフトクロックと実質的に同じ周波数を有し、
前記第I〜IIIFLK信号の周波数は、前記第1〜第6FLK信号の周波数に比べて2倍高い
ことを特徴とする請求項8に記載の表示装置のゲートパルス変調制御方法。 - 前記ゲートシフトクロックの電圧をレベルシフトしてゲートパルスを発生し、前記分周されたFLK信号に応答して前記ゲートパルスの立ち下がりエッジ電圧を変調し、該変調されたゲートパルスを前記ゲートラインに順次供給するステップは、
前記第IFLK信号と第1ゲートシフトクロックとに応答して、第1ゲートパルスを出力し、前記第IFLK信号の立ち下がりエッジと第1ゲートシフトクロックの立ち下がりエッジとの間で前記第1ゲートパルスの電圧を所定のゲート変調ハイ電圧まで下げるステップと、
前記第IIFLK信号と前記第2ゲートシフトクロックとに応答して、第2ゲートパルスを出力し、前記第IIFLK信号の立ち下がりエッジと前記第2ゲートシフトクロックの立ち下がりエッジとの間で前記第2ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げるステップと、
前記第IIIFLK信号と前記第3ゲートシフトクロックとに応答して、第3ゲートパルスを出力し、前記第IIIFLK信号の立ち下がりエッジと前記第3ゲートシフトクロックの立ち下がりエッジとの間で前記第3ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げるステップと、
前記第IFLK信号と前記第4ゲートシフトクロックとに応答して、第4ゲートパルスを出力し、前記第IFLK信号の立ち下がりエッジと前記第4ゲートシフトクロックの立ち下がりエッジとの間で前記第4ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げるステップと、
前記第IIFLK信号と前記第5ゲートシフトクロックとに応答して、第5ゲートパルスを出力し、前記第IIFLK信号の立ち下がりエッジと前記第5ゲートシフトクロックの立ち下がりエッジとの間で前記第5ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げるステップと、
前記第IIIFLK信号と前記第6ゲートシフトクロックとに応答して、第6ゲートパルスを出力し、前記第IIIFLK信号の立ち下がりエッジと前記第6ゲートシフトクロックの立ち下がりエッジとの間で前記第6ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げるステップとを含み、
前記ゲートパルスの各々は、ゲートロウ電圧とゲートハイ電圧との間でスイングし、前記ゲートシフトクロックと同じ位相差で順次遅延され、
前記ゲート変調ハイ電圧は、前記ゲートロウ電圧より高くかつ前記ゲートハイ電圧より低い
ことを特徴とする請求項9に記載の表示装置のゲートパルス変調制御方法。 - データラインとゲートラインとが交差する表示パネル、単一FLK信号と順次遅延されるI(Iは、2以上の整数)相ゲートシフトクロックとを出力するタイミングコントローラー、及びデジタルビデオデータをデータ電圧に変換して前記データラインに供給するデータ駆動回路を備える表示装置のゲートパルス変調制御方法であって、
前記単一FLK信号を分周して、J(Jは、2以上Iより小さな整数)個のFLK信号を発生するステップと、
前記ゲートシフトクロックの電圧をレベルシフトしてゲートパルスを発生し、前記分周されたFLK信号に応答して前記ゲートパルスの立ち下がりエッジ電圧を変調し、該変調されたゲートパルスを前記ゲートラインに順次供給するステップと
を含み、
前記ゲートシフトクロックは、少なくとも一部が互いに重なり、
第N(Nは、正の整数)ゲートシフトクロックは、第N−1ゲートシフトクロックの後部分と所定時間分重なり、第N+1ゲートシフトクロックの前部分と所定時間分重なり、 前記単一FLK信号の周波数は、前記ゲートシフトクロックの周波数に比べてI倍高く、
前記ゲートシフトクロックは、順次遅延される第1〜第4ゲートシフトクロックを含み、
前記単一FLK信号を分周して、J個のFLK信号を発生するステップは、
前記単一FLK信号、前記第Nゲートシフトクロック、及び第N+1ゲートシフトクロックを論理積演算して、第1〜第4FLK信号を発生するステップと、
前記第1FLK信号と第3FLK信号とを論理和演算した結果として、第IFLK信号を発生し、第2FLK信号と第4FLK信号とを論理和演算した結果として、第IIFLK信号を発生するステップと
を含むことを特徴とする表示装置のゲートパルス変調制御方法。 - 前記第1〜第4FLK信号は、前記ゲートシフトクロック間の位相差と同じ位相差を有し、前記ゲートシフトクロックと実質的に同じ周波数を有し、
前記第I及びIIFLK信号の周波数は、前記第1〜第4FLK信号の周波数に比べて2倍高い
ことを特徴とする請求項11に記載の表示装置のゲートパルス変調制御方法。 - 前記ゲートシフトクロックの電圧をレベルシフトしてゲートパルスを発生し、前記分周されたFLK信号に応答して前記ゲートパルスの立ち下がりエッジ電圧を変調し、該変調されたゲートパルスを前記ゲートラインに順次供給するステップは、
前記第IFLK信号と第1ゲートシフトクロックとに応答して、第1ゲートパルスを出力し、前記第IFLK信号の立ち下がりエッジと第1ゲートシフトクロックの立ち下がりエッジとの間で前記第1ゲートパルスの電圧を所定のゲート変調ハイ電圧まで下げるステップと、
前記第IIFLK信号と前記第2ゲートシフトクロックとに応答して、第2ゲートパルスを出力し、前記第IIFLK信号の立ち下がりエッジと前記第2ゲートシフトクロックの立ち下がりエッジとの間で前記第2ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げるステップと、
前記第IFLK信号と前記第3ゲートシフトクロックとに応答して、第3ゲートパルスを出力し、前記第IFLK信号の立ち下がりエッジと前記第3ゲートシフトクロックの立ち下がりエッジとの間で前記第3ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げるステップと、
前記第IIFLK信号と前記第4ゲートシフトクロックとに応答して、第4ゲートパルスを出力し、前記第IIFLK信号の立ち下がりエッジと前記第4ゲートシフトクロックの立ち下がりエッジとの間で前記第4ゲートパルスの電圧を前記ゲート変調ハイ電圧まで下げるステップとを含み、
前記ゲートパルスの各々は、ゲートロウ電圧とゲートハイ電圧との間でスイングし、前記ゲートシフトクロックと同じ位相差で順次遅延され、
前記ゲート変調ハイ電圧は、前記ゲートロウ電圧より高くかつ前記ゲートハイ電圧より低い
ことを特徴とする請求項12に記載の表示装置のゲートパルス変調制御方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090131289A KR101324428B1 (ko) | 2009-12-24 | 2009-12-24 | 표시장치 |
KR10-2009-0131289 | 2009-12-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011133854A JP2011133854A (ja) | 2011-07-07 |
JP4975155B2 true JP4975155B2 (ja) | 2012-07-11 |
Family
ID=44174542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010231690A Active JP4975155B2 (ja) | 2009-12-24 | 2010-10-14 | 表示装置及びそのゲートパルス変調制御方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8405595B2 (ja) |
JP (1) | JP4975155B2 (ja) |
KR (1) | KR101324428B1 (ja) |
CN (1) | CN102110405B (ja) |
TW (1) | TWI426482B (ja) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI336461B (en) * | 2007-03-15 | 2011-01-21 | Au Optronics Corp | Liquid crystal display and pulse adjustment circuit thereof |
DE102010007351B4 (de) * | 2010-02-09 | 2018-07-12 | Texas Instruments Deutschland Gmbh | Pegelschieber zur Verwendung in LCD-Anzeige-Anwendungen |
US20110273430A1 (en) * | 2010-05-05 | 2011-11-10 | Intersil Americas Inc. | Voltage level shifting with reduced power consumption |
TWI430580B (zh) * | 2010-10-29 | 2014-03-11 | Chunghwa Picture Tubes Ltd | 切角信號產生電路 |
KR20130019776A (ko) * | 2011-08-18 | 2013-02-27 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치 |
TWI556217B (zh) * | 2011-11-09 | 2016-11-01 | 聯詠科技股份有限公司 | 電源管理電路及其閘極脈衝調變電路 |
CN103123770B (zh) * | 2011-11-18 | 2017-04-12 | 联咏科技股份有限公司 | 电源管理电路及其闸极脉冲调变电路 |
US9159288B2 (en) | 2012-03-09 | 2015-10-13 | Apple Inc. | Gate line driver circuit for display element array |
KR101952936B1 (ko) * | 2012-05-23 | 2019-02-28 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
KR102049733B1 (ko) * | 2012-09-27 | 2019-11-28 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
US9318037B2 (en) | 2013-04-02 | 2016-04-19 | Boe Technology Group Co., Ltd. | Apparatus for eliminating image sticking, display device and method for eliminating image sticking |
KR102071939B1 (ko) | 2013-05-23 | 2020-02-03 | 삼성디스플레이 주식회사 | 표시 장치 |
KR102018761B1 (ko) * | 2013-09-03 | 2019-11-05 | 엘지디스플레이 주식회사 | 게이트 펄스 변조 회로와 이를 포함하는 디스플레이 장치 |
KR102142298B1 (ko) | 2013-10-31 | 2020-08-07 | 주식회사 실리콘웍스 | 게이트 드라이버 집적회로와 그의 구동 방법, 그리고 평판 디스플레이 장치의 제어 회로 |
KR102142299B1 (ko) | 2013-11-29 | 2020-08-07 | 주식회사 실리콘웍스 | 전원 드라이버 및 이를 포함하는 디스플레이 패널 드라이버 |
KR102151058B1 (ko) * | 2013-12-24 | 2020-09-02 | 엘지디스플레이 주식회사 | 게이트 펄스 변조 회로와 이를 포함하는 디스플레이 장치 |
KR102147375B1 (ko) * | 2013-12-31 | 2020-08-24 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
CN104134425B (zh) | 2014-06-30 | 2017-02-01 | 上海天马有机发光显示技术有限公司 | 一种oled反相电路和显示面板 |
KR102263025B1 (ko) * | 2014-12-18 | 2021-06-09 | 주식회사 실리콘웍스 | 레벨 쉬프터 및 이를 포함하는 디스플레이 장치 |
KR102263010B1 (ko) * | 2014-12-18 | 2021-06-09 | 주식회사 실리콘웍스 | 레벨 쉬프터 및 이를 포함하는 디스플레이 장치 |
KR102286916B1 (ko) * | 2014-12-31 | 2021-08-09 | 엘지디스플레이 주식회사 | 게이트 펄스 변조 장치와 이를 이용한 표시장치 |
KR102400275B1 (ko) * | 2015-01-06 | 2022-05-23 | 엘지디스플레이 주식회사 | 게이트 구동 방법, 게이트 드라이버 및 표시장치 |
KR102434634B1 (ko) * | 2015-07-23 | 2022-08-22 | 엘지디스플레이 주식회사 | 유기전계발광표시장치의 구동방법 |
US10339850B2 (en) | 2015-08-06 | 2019-07-02 | Nvidia Corporation | Low-latency display |
TWI556223B (zh) * | 2015-11-17 | 2016-11-01 | 友達光電股份有限公司 | 液晶顯示裝置及其操作方法 |
CN105489151B (zh) * | 2015-11-30 | 2019-07-23 | 深圳市华星光电技术有限公司 | 削角线路及显示面板 |
CN105609067B (zh) * | 2016-01-04 | 2018-09-11 | 京东方科技集团股份有限公司 | 一种goa控制装置以及tft-lcd、显示设备 |
CN105513552A (zh) * | 2016-01-26 | 2016-04-20 | 京东方科技集团股份有限公司 | 驱动电路、驱动方法及显示装置 |
KR102555186B1 (ko) * | 2016-08-31 | 2023-07-13 | 엘지디스플레이 주식회사 | 표시장치, 컨트롤러 |
US20180091150A1 (en) | 2016-09-27 | 2018-03-29 | Intel Corporation | Fused voltage level shifting latch |
KR102522115B1 (ko) * | 2016-09-28 | 2023-04-14 | 주식회사 엘엑스세미콘 | 게이트구동회로, 레벨시프터 및 표시장치 |
CN107633798B (zh) * | 2017-10-11 | 2020-03-17 | 深圳市华星光电半导体显示技术有限公司 | 电位转换电路及显示面板 |
JP7253332B2 (ja) * | 2018-06-26 | 2023-04-06 | ラピスセミコンダクタ株式会社 | 表示装置及び表示コントローラ |
CN110223621B (zh) * | 2019-06-10 | 2021-12-21 | 惠科股份有限公司 | 信号调制方法、装置及显示装置 |
CN110335572B (zh) | 2019-06-27 | 2021-10-01 | 重庆惠科金渝光电科技有限公司 | 阵列基板行驱动电路单元与其驱动电路及液晶显示面板 |
US11043156B2 (en) | 2019-09-11 | 2021-06-22 | Samsung Display Co., Ltd. | Display device and driving method thereof |
KR20210055860A (ko) * | 2019-11-07 | 2021-05-18 | 삼성디스플레이 주식회사 | 표시 장치 |
CN111261093B (zh) * | 2020-03-25 | 2021-08-24 | Tcl华星光电技术有限公司 | 显示面板 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100806906B1 (ko) * | 2001-09-25 | 2008-02-22 | 삼성전자주식회사 | 액정 표시 장치와 이의 구동 장치 및 구동 방법 |
KR100830098B1 (ko) * | 2001-12-27 | 2008-05-20 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
JP2004015992A (ja) | 2002-06-12 | 2004-01-15 | Matsushita Electric Ind Co Ltd | スイッチング電源装置 |
KR101026800B1 (ko) * | 2003-11-21 | 2011-04-04 | 삼성전자주식회사 | 액정 표시 장치, 표시 장치용 광원의 구동 장치 및 그방법 |
KR101100882B1 (ko) * | 2004-11-05 | 2012-01-02 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 장치 |
KR101166580B1 (ko) * | 2004-12-31 | 2012-07-18 | 엘지디스플레이 주식회사 | 액정표시소자 |
KR101232051B1 (ko) * | 2006-06-29 | 2013-02-12 | 엘지디스플레이 주식회사 | 게이트 펄스 변조신호 발생회로 |
JP4935531B2 (ja) * | 2007-06-25 | 2012-05-23 | 富士通株式会社 | フリップフロップ回路 |
KR100899157B1 (ko) * | 2007-06-25 | 2009-05-27 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동 방법 |
JP5244402B2 (ja) * | 2008-01-11 | 2013-07-24 | 株式会社ジャパンディスプレイセントラル | 液晶表示装置 |
-
2009
- 2009-12-24 KR KR1020090131289A patent/KR101324428B1/ko active IP Right Grant
-
2010
- 2010-06-11 TW TW099119127A patent/TWI426482B/zh active
- 2010-06-29 US US12/826,110 patent/US8405595B2/en active Active
- 2010-09-03 CN CN2010102745260A patent/CN102110405B/zh active Active
- 2010-10-14 JP JP2010231690A patent/JP4975155B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
CN102110405A (zh) | 2011-06-29 |
CN102110405B (zh) | 2013-10-16 |
KR20110074352A (ko) | 2011-06-30 |
US8405595B2 (en) | 2013-03-26 |
KR101324428B1 (ko) | 2013-10-31 |
US20110157123A1 (en) | 2011-06-30 |
TWI426482B (zh) | 2014-02-11 |
JP2011133854A (ja) | 2011-07-07 |
TW201123135A (en) | 2011-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4975155B2 (ja) | 表示装置及びそのゲートパルス変調制御方法 | |
US9240154B2 (en) | Liquid crystal display | |
US8786538B2 (en) | Display device and method for controlling gate pulse | |
KR101808338B1 (ko) | 표시장치와 그 게이트펄스 제어방법 | |
KR102489512B1 (ko) | 공통전압 보상회로를 구비한 액정 표시장치 | |
US20170154595A1 (en) | Display device | |
US20150187319A1 (en) | Liquid Crystal Display and Method for Driving the Same | |
KR20120031651A (ko) | 표시장치와 그 클럭신호 제어방법 | |
KR101653006B1 (ko) | 액정표시장치와 그 소비전력 저감방법 | |
KR101868606B1 (ko) | 쉬프트 레지스터와 이를 포함한 표시장치 | |
KR101696462B1 (ko) | 게이트펄스 변조장치와 방법, 및 이를 이용한 표시장치 | |
KR20160044173A (ko) | 네로우 베젤을 갖는 표시패널과 그를 포함한 표시장치 | |
KR102411379B1 (ko) | 표시패널과 이를 이용한 표시장치 | |
KR102118928B1 (ko) | 액정표시장치 | |
CN106875903B (zh) | 显示装置及其驱动方法 | |
KR102333734B1 (ko) | 레벨 시프터 및 이를 구비한 평판표시장치 | |
KR20080004851A (ko) | 액정 표시 장치 | |
KR102148489B1 (ko) | 표시장치의 전원 공급 장치 | |
KR102148488B1 (ko) | 표시장치의 전원회로 | |
KR101777869B1 (ko) | 액정표시장치와 그 구동방법 | |
KR20140041023A (ko) | 액정표시장치 및 그 구동방법 | |
KR102013378B1 (ko) | 액정표시장치 | |
KR102407979B1 (ko) | 미러 표시장치 | |
KR102238638B1 (ko) | 표시장치의 전원회로 | |
KR102274434B1 (ko) | 표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120327 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120410 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4975155 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |