CN107633798B - 电位转换电路及显示面板 - Google Patents

电位转换电路及显示面板 Download PDF

Info

Publication number
CN107633798B
CN107633798B CN201710940323.2A CN201710940323A CN107633798B CN 107633798 B CN107633798 B CN 107633798B CN 201710940323 A CN201710940323 A CN 201710940323A CN 107633798 B CN107633798 B CN 107633798B
Authority
CN
China
Prior art keywords
potential
thin film
film transistor
gate unit
output end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710940323.2A
Other languages
English (en)
Other versions
CN107633798A (zh
Inventor
张先明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201710940323.2A priority Critical patent/CN107633798B/zh
Priority to PCT/CN2017/109825 priority patent/WO2019071684A1/zh
Priority to JP2020509512A priority patent/JP6845375B2/ja
Priority to US15/575,675 priority patent/US10181841B1/en
Priority to KR1020207013042A priority patent/KR102351700B1/ko
Priority to EP17928723.0A priority patent/EP3696802A4/en
Publication of CN107633798A publication Critical patent/CN107633798A/zh
Application granted granted Critical
Publication of CN107633798B publication Critical patent/CN107633798B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种电位转换电路，其包括第一电位输入端、第二电位输入端、第一薄膜晶体管、第二薄膜晶体管以及延时控制芯片，该延时控制芯片用于控制转换电位输出端延时输出第二电位之前，输出第一电位。本发明还提供一种显示面板。本发明的电位转换电路及显示面板中多个电位输入以及延时控制芯片的设置，在电位转换时，对转换电位电压进行过驱动，以保证在最短时间内达到准确的转换后的电位电压；提高了电位转换的速度以及准确度。

Description

电位转换电路及显示面板
技术领域
本发明涉及显示技术领域，特别是涉及一种电位转换电路及显示面板。
背景技术
随着科技的发展，人们对显示装置的功能要求越来越高，其中显示面板的像素单元的高低电平转换的稳定性对显示面板的显示质量具有很大影响。
当像素单元的扫描信号由高电平状态转换为低电平状态、或由低电平状态转换为高电平状态时，由于对应的显示面板内存在阻抗器件，转换后的低电平电压或转换后的高电平电压可能会存在转换延时以及转换电压偏差，从而会对相应的显示面板的画面显示质量造成影响。
故，有必要提供一种电位转换电路及显示面板，以解决现有技术所存在的问题。
发明内容
本发明的目的在于提供一种可准确快速的进行电平转换的电位转换电路及显示面板；以解决现有的电位转换电路及显示面板中转换后的电平电压可能会存在转换延时以及转换电压偏差的技术问题。
本发明实施例提供一种电位转换电路，其包括：
第一电位输入端，用于输入第一电位；
第二电位输入端，用于输入第二电位，所述第一电位的极性与所述第二电位的极性相同，且所述第一电位的电压绝对值大于所述第二电位的电压绝对值；
第一薄膜晶体管，所述第一薄膜晶体管的输入端与所述第一电位输入端连接，所述第一薄膜晶体管的输出端与转换电位输出端连接，所述第一薄膜晶体管的控制端与延时控制芯片的第一输出端连接；
第二薄膜晶体管，所述第二薄膜晶体管的输入端与所述第二电位输入端连接，所述第二薄膜晶体管的输出端与转换电位输出端连接，所述第二薄膜晶体管的控制端与延时控制芯片的第二输出端连接；以及
所述延时控制芯片，用于控制所述转换电位输出端延时输出所述第二电位之前，输出所述第一电位。
在本发明所述的电位转换电路中，所述第一电位为第一高电位及所述第二电位为第二高电位；或，所述第一电位为第一低电位及所述第二电位为第二低电位。
在本发明所述的电位转换电路中，所述延时控制芯片包括延迟控制单元、比较器、第一与门单元、非门单元和第二与门单元；
所述延迟控制单元用于在时钟信号的上升沿或下降沿时，输出第一控制信号，且在预设时间后，输出第二控制信号；
所述比较器的正向输入端连接延迟控制单元的输出端，所述比较器的反向输入端连接参考信号，所述比较器的输出端分别连接第一与门单元的第一输入端与非门单元的输入端；
所述第一与门单元的第二输入端连接时钟信号，所述第一与门单元的输出端连接第一薄膜晶体管；
所述非门单元的输出端连接第二与门单元的第一输入端；
所述第二与门单元的第二输入端连接时钟信号，所述第二与门单元的输出端连接第二薄膜晶体管。
在本发明所述的电位转换电路中，所述第一控制信号的极性与所述第二控制信号的极性相反。
在本发明所述的电位转换电路中，所述第一控制信号为低电平信号，所述第二控制信号为高电平信号。
本发明实施例还提供一种电位转换电路，其包括:
第一电位输入端，用于输入第一电位；所述第一电位为高电平电位；
第二电位输入端，用于输入第二电位，所述第一电位的极性与所述第二电位的极性相同，且所述第一电位的电压绝对值大于所述第二电位的电压绝对值；
第三电位输入端，用于输入第三电位；所述第三电位为低电平电位；
第四电位输入端，用于输入第四电位，所述第三电位的极性与所述第四电位的极性相同，且所述第三电位的电压绝对值大于所述第四电位的电压绝对值；所述第一电位的极性与所述第三电位的极性相反；
第一薄膜晶体管，所述第一薄膜晶体管的输入端与所述第一电位输入端连接，所述第一薄膜晶体管的输出端与转换电位输出端连接，所述第一薄膜晶体管的控制端与延时控制芯片的第一输出端连接；
第二薄膜晶体管，所述第二薄膜晶体管的输入端与所述第二电位输入端连接，所述第二薄膜晶体管的输出端与转换电位输出端连接，所述第二薄膜晶体管的控制端与延时控制芯片的第二输出端连接；
第三薄膜晶体管，所述第三薄膜晶体管的输入端与所述第三电位输入端连接，所述第三薄膜晶体管的输出端与转换电位输出端连接，所述第三薄膜晶体管的控制端与延时控制芯片的第三输出端连接；
第四薄膜晶体管，所述第四薄膜晶体管的输入端与所述第四电位输入端连接，所述第四薄膜晶体管的输出端与转换电位输出端连接，所述第四薄膜晶体管的控制端与延时控制芯片的第四输出端连接；以及
所述延时控制芯片，用于控制所述转换电位输出端延时输出所述第二电位之前，输出所述第一电位；以及用于控制所述转换电位输出端延时输出所述第四电位之前，输出所述第三电位。
在本发明所述的电位转换电路中，所述延时控制芯片包括第一延时控制模块；所述第一延时控制模块包括第一延迟控制单元、第一比较器、第一与门单元、第一非门单元以及第二与门单元；
所述第一延迟控制单元用于在时钟信号的上升沿时，输出第一控制信号，且在第一预设时间后，输出第二控制信号；
所述第一比较器的正向输入端连接第一延迟控制单元的输出端，所述第一比较器的反向输入端连接参考信号，所述第一比较器的输出端分别连接第一与门单元的第一输入端与第一非门单元的输入端；
所述第一与门单元的第二输入端连接时钟信号，所述第一与门单元的输出端连接第一薄膜晶体管；
所述第一非门单元的输出端连接第二与门单元的第一输入端；
所述第二与门单元的第二输入端连接时钟信号，所述第二与门单元的输出端连接第二薄膜晶体管。
在本发明所述的电位转换电路中，所述延时控制芯片包括第二延时控制模块；所述第二延时控制模块包括第二延迟控制单元、第二比较器、第三与门单元、第二非门单元以及第四与门单元；
所述第二延迟控制单元用于在时钟信号的下降沿时，输出第一控制信号，且在第二预设时间后，输出第二控制信号；
所述第二比较器的正向输入端连接第二延迟控制单元的输出端，所述第二比较器的反向输入端连接参考信号，所述第二比较器的输出端分别连接第三与门单元的第一输入端与第二非门单元的输入端；
所述第三与门单元的第二输入端连接时钟信号，所述第三与门单元的输出端连接第三薄膜晶体管；
所述第二非门单元的输出端连接第四与门单元的第一输入端；
所述第四与门单元的第二输入端连接时钟信号，所述第四与门单元的输出端连接第四薄膜晶体管。
在本发明所述的电位转换电路中，所述第一控制信号的极性与第二控制信号的极性相反。
本发明实施例还提供一种使用上述电位转换电路的显示面板。
本发明的电位转换电路及显示面板中多个电位输入以及延时控制芯片的设置，在电位转换时，对转换电位电压进行过驱动，以保证在最短时间内达到准确的转换后的电位电压；提高了电位转换的速度以及准确度；解决了现有的电位转换电路及显示面板中转换后的电平电压可能会存在转换延时以及转换电压偏差的技术问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1为本发明的电位转换电路的结构示意图；
图2为本发明的电位转换电路的优选实施例的结构示意图；
图3为本发明的电位转换电路的优选实施例的上升沿延时控制芯片的结构示意图；
图4为本发明的电位转换电路的优选实施例的下降沿延时控制芯片的结构示意图；
图5为本发明的电位转换电路的优选实施例的输出转换电位的波形图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参照图1，图1为本发明的电位转换电路的结构示意图。该电位转换电路10包括第一电位输入端11、第二电位输入端12、第一薄膜晶体管13、第二薄膜晶体管14以及延时控制芯片15。
第一电位输入端11用于输入第一电位；第二电位输入端12用于输入第二电位，第一电位的极性与第二电位的极性相同，且第一电位的电压绝对值大于第二电位的电压绝对值。
第一薄膜晶体管13的输入端与第一电位输入端11连接，第一薄膜晶体管13的输出端与转换电位输出端16连接，第一薄膜晶体管13的控制端与延时控制芯片15的第一输出端连接。第二薄膜晶体管14的输入端与第二电位输入端12连接，第二薄膜晶体管14的输出端与转换电位输出端16连接，第二薄膜晶体管14的控制端与延时控制芯片15的第二输出端连接。延时控制芯片15用于控制转换电位输出端延时输出第二电位之前，输出第一电位。
本发明的电位转换电路10通过延时控制芯片15首先控制第一薄膜晶体管13导通，第二薄膜晶体管14断开，从而转换电位输出端16输出电压绝对值较大的第一电位；随后延时控制芯片15将第一薄膜晶体管13断开，将第二薄膜晶体管14导通，从而转换电位输出端16延时输出电压绝对值较小的第二电位。由于第一电位的电压绝对值较大，因此转换电位输出端16可更加准确快速的输出第二电位。
本发明的延时控制芯片15包括延迟控制单元、比较器、第一与门单元、非门单元以及第二与门单元。
延迟控制单元用于在时钟信号的上升沿或下降沿时，输出第一控制信号，且在预设时间后，输出第二控制信号；即输出与第一电位对应的第一控制信号以及延时输出与第二电位对应的第二控制信号。这里第一控制信号的极性和第二控制信号的极性相反，如第一控制信号为低电平信号，第二控制信号为高电平信号。
比较器的正向输入端连接延迟控制单元的输出端，比较器的反向输入端连接参考信号，比较器的输出端分别连接第一与门单元的第一输入端与非门单元的输入端。比较器用于根据第一控制信号以及参考信号，输出第一比较信号，以及根据第二控制信号以及参考信号，输出第二比较信号。
第一与门单元的第二输入端连接时钟信号，第一与门单元的输出端连接第一薄膜晶体管。第一与门单元用于根据第一比较信号以及第二比较信号，生成第一薄膜晶体管的导通或截止控制信号。
非门单元的输出端连接第二与门单元的第一输入端；第一非门对第一比较信号和第二比较信号进行反向操作。
第二与门单元的第二输入端连接时钟信号，第二与门单元的输出端连接第二薄膜晶体管。第二与门单元用于根据反向操作后的第一比较信号以及反向操作后的第二比较信号，生成所述第二薄膜晶体管的导通或截止控制信号。
该延时控制芯片的延迟控制单元可发出第一控制信号以及延时发出第二控制信号，从而可通过第一与门单元生成第一薄膜晶体管的导通或截止控制信号，通过第二与门单元生成第二薄膜晶体管的导通或截止控制信号，实现了对第一薄膜晶体管和第二薄膜晶体管准确的断开导通控制。
在一实施例中，所述第一薄膜晶体管和第二薄膜晶体管均为P型MOS管，当时钟信号为上升沿时，所述延迟控制单元输出的第一控制信号为低电平信号，所述比较器输出低电平，所述第一与门单元输出低电平信号，所述第一薄膜晶体管导通，所述非门单元输出高电平信号，所述第二与门单元输出高电平信号，所述第二薄膜晶体管截止，所述转换电位输出端16输出第一电位。
在预设时间后，所述延迟控制单元输出的第一控制信号为高电平，所述比较器输出高电平，所述第一与门单元输出高电平信号，所述第一薄膜晶体管截止，所述非门单元输出低电平信号，所述第二与门单元输出低电平信号，所述第二薄膜晶体管导通，所述转换电位输出端16输出第二电位。
在另一实施例中，所述第一薄膜晶体管和第二薄膜晶体管均为N型MOS管，当时钟信号为下降沿时，所述延迟控制单元输出的第一控制信号为高电平信号，所述比较器输出高电平，所述第一与门单元输出高电平信号，所述第一薄膜晶体管导通，所述非门单元输出低电平信号，所述第二与门单元输出低电平信号，所述第二薄膜晶体管截止，所述转换电位输出端16输出第一电位。
在预设时间后，所述延迟控制单元输出的第一控制信号为低电平，所述比较器输出低电平，所述第一与门单元输出低电平信号，所述第一薄膜晶体管截止，所述非门单元输出高电平信号，所述第二与门单元输出高电平信号，所述第二薄膜晶体管导通，所述转换电位输出端16输出第二电位。
这里通过比较器以及与非门单元的设计，可以保证第一薄膜晶体管控制信号和第二薄膜晶体管控制信号的信号强度，提高第一薄膜晶体管控制信号和第二薄膜晶体管控制信号的信号触发及时性以及信号准确性。
请参照图2，图2为本发明的电位转换电路的优选实施例的结构示意图。本优选实施例的电位转换电路20包括第一电位输入端、第二电位输入端、第三电位输入端、第四电位输入端、第一薄膜晶体管QH1、第二薄膜晶体管QH2、第三薄膜晶体管QL1、第四薄膜晶体管QL2以及延时控制芯片25。
第一电位输入端用于输入第一电位VGH1，该第一电位VGH1为高电平电位；第二电位输入端用于输入第二电位VGH2，该第二电位VGH2的极性与第一电位的极性相同，且第二电位VGH2的电位电压小于第一电位VGH1的电位电压。
第一薄膜晶体管QH1的输入端与第一电位输入端连接，第一薄膜晶体管QH1的输出端与转换电位输出端Sig_out连接，第一薄膜晶体管QH1的控制端与延时控制芯片25的第一输出端a连接；第二薄膜晶体管QH2的输入端与第二电位输入端连接，第二薄膜晶体管QH2的输出端与转换电位输出端Sig_out连接，第二薄膜晶体管QH2的控制端与延时控制芯片25的第二输出端b连接。
第三电位输入端用于输入第三电位VGL1，该第三电位VGL1为低电平电位；第四电位输入端用于输入第四电位VGL2，第四电位VGL2的电位电压大于第三电位VGL1的电位电压。
第三薄膜晶体管QL1的输入端与第三电位输入端连接，第三薄膜晶体管QL1的输出端与转换电位输出端Sig_out连接，第三薄膜晶体管QL1的控制端与延时控制芯片25的第三输出端c连接；第四薄膜晶体管QL2的输入端与第四电位输入端连接，第四薄膜晶体管QL2的输出端与转换电位输出端Sig_out连接，第四薄膜晶体管QL2的控制端与延时控制芯片25的第四输出端d连接。
延时控制芯片25用于控制转换电位输出端Sig_out延时输出第二高电位VGH2之前，输出第一高电位VGH1；以及用于控制转换电位输出端Sig_out延时输出第四电位VGL2之前，输出第三电位VGL1。
电位转换电路20的延时控制芯片25包括第一延时控制模块30以及第二延时控制模块40。请参照图3和图4，图3为本发明的电位转换电路的优选实施例的第一延时控制模块的结构示意图；图4为本发明的电位转换电路的优选实施例的第二延时控制模块的结构示意图。
第一延时控制模块30包括第一延迟控制单元31、第一比较器32、第一与门单元33、第一非门单元34以及第二与门单元35。
第一延迟控制单元31用于在时钟信号为上升沿时，输出第一控制信号，且在第一预设时间后，输出第二控制信号，所述第一控制信号的极性与第二控制信号的极性相反。
第一比较器32的正向输入端连接第一延迟控制单元31的输出端，第一比较器32的反向输入端连接参考信号Vhref，第一比较器31的输出端分别连接第一与门单元33的第一输入端与第一非门单元34的输入端。
第一比较器32用于根据第一控制信号以及参考信号Vhref，输出第一比较信号，以及根据第二控制信号以及参考信号Vhref，输出第二比较信号。
第一与门单元33的第二输入端连接沿时钟信号，第一与门单元33的输出端连接第一薄膜晶体管QH1；第一与门单元33根据第一比较信号、第二比较信号以及沿时钟信号，生成第一薄膜晶体管QH1的导通或截止控制信号。
第一非门单元34的输出端连接第二与门单元35的第一输入端。第一非门单元34对第一比较信号和第二比较信号进行反相操作。
第二与门单元35的第二输入端连接沿时钟信号，第二与门单元35的输出端连接第二薄膜晶体管QH2。第二与门单元用于根据反向操作后的第一比较信号以及反向操作后的第二比较信号，生成第二薄膜晶体管QH2的导通或截止控制信号。
第二延时控制模块40包括第二延迟控制单元41、第二比较器42、第三与门单元43、第二非门单元44以及第四与门单元45。
第二延迟控制单元41用于在时钟信号的下降沿时，输出与第三电位VGL1对应的第三控制信号，且在第二预设时间后，输出与第四电位VGL2对应的第四控制信号。
第二比较器42的正向输入端连接第二延迟控制单元41的输出端，第二比较器42的反向输入端连接参考信号Vlref，第二比较器42的输出端分别连接第三与门单元43的第一输入端与第二非门单元44的输入端。
第二比较器42用于根据第三控制信号以及参考信号Vlref，输出第三比较信号，以及根据第四控制信号以及参考信号Vlref，输出第四比较信号。
第三与门单元43的第二输入端连接下降沿时钟信号B，第三与门单元43的输出端连接第三薄膜晶体管QL1；第三与门单元43根据第三比较信号、第四比较信号以及下降沿时钟信号B，生成第三薄膜晶体管QL1的第三薄膜晶体管控制信号，并将第第三薄膜晶体管控制信号输出至延时控制芯片25的第三输出端c。
第二非门单元44的输出端连接第四与门单元45的第一输入端。第二非门单元44对第三比较信号和第四比较信号进行反相操作。
第四与门单元45的第二输入端连接下降沿时钟信号B，第四与门单元45的输出端连接第四薄膜晶体管QL2。第四与门单元45用于根据反向操作后的第三比较信号以及反向操作后的第四比较信号，生成第四薄膜晶体管QL2的第四薄膜晶体管控制信号，并将第四薄膜晶体管控制信号输出至延时控制芯片25的第四输出端d。
下面根据图2至图5说明本发明的电位转换电路的优选实施例的具体工作原理。图5为本发明的电位转换电路的优选实施例的输出转换电位(即时钟信号)和对应扫描信号的波形图。
当需要将显示面板的扫描信号转换至时钟信号的第二电位VGH2对应的高电位扫描信号SCANH时，首先电位转换电路20将时钟信号转换至第一电位VGH1。
由于时钟信号处于上升沿阶段，延时控制芯片25的第一延时控制模块30的第一延迟控制单元31输出第一控制信号，随后第一比较器32根据上述第一控制信号以及参考信号Vhref，输出第一比较信号。
第一比较信号与时钟信号A通过第一与门单元33生成第一薄膜晶体管QH1的低电位的导通控制信号。
第一非门单元34对第一比较信号进行反向操作，反向操作后的第一比较信号以及上升沿时钟信号A通过第二与门单元35，生成第二薄膜晶体管QH2的高电位的截止控制信号。
这样第一薄膜晶体管QH1导通，第一电位VGH1通过第一薄膜晶体管QH1从转换电位输出端Sig_out输出；第二薄膜晶体管QH2断开。
随后电位转换电路20将扫描信号转换至第二高电位VGH2。
延时控制芯片25的第一延时控制模块30的第一延迟控制单元31延时输出第二控制信号，该第二控制信号应与第一控制信号的极性相反；随后第一比较器32根据上述第二控制信号以及参考信号Vhref，输出第二比较信号。
第二比较信号与上升沿时钟信号A通过第一与门单元33生成第一薄膜晶体管QH1的高电位的截止控制信号。
第一非门单元34对第二比较信号进行反向操作，反向操作后的第二比较信号以及上升沿时钟信号A，通过第二与门单元35，生成第二薄膜晶体管QH2的低电位的导通控制信号。
这样第二薄膜晶体管QH2导通，第二电位VGH2通过第二薄膜晶体管QH2从转换电位输出端Sig_out输出；第一薄膜晶体管QH1断开。
由于时钟信号由第一电位VGH1转换至较低的第二电位VGH2，因此第二电位VGH2的转换速度更快且第二电位VGH2的转换准确度更高。
当需要将显示面板的扫描信号转换至时钟信号的第四电位VGL2对应的低电位扫描信号SCANL时，首先电位转换电路20将时钟信号转换至第三电位VGL1。
由于时钟信号处于下降沿阶段，延时控制芯片25的第二延时控制模块40的第二延迟控制单元41输出第三控制信号，随后第二比较器42根据上述第三控制信号以及参考信号Vlref，输出第三比较信号。
第三比较信号与时钟信号B通过第三与门单元43生成第三薄膜晶体管QL1的高电位的导通控制信号。
第二非门单元44对第三比较信号进行反向操作，反向操作后的第三比较信号以及上升沿时钟信号B通过第四与门单元45，生成第四薄膜晶体管QL2的低电位的截止控制信号。
这样第三薄膜晶体管QL1导通，第三电位VGL1通过第三薄膜晶体管QL1从转换电位输出端Sig_out输出；第四薄膜晶体管QL2断开。
随后电位转换电路20将扫描信号转换至第四电位VGL2。
延时控制芯片25的第二延时控制模块40的第二延迟控制单元41延时输出第四控制信号，该第四控制信号应与第三控制信号的极性相反；随后第二比较器42根据上述第四控制信号以及参考信号Vlref，输出第四比较信号。
第四比较信号与上升沿时钟信号B通过第三与门单元43生成第三薄膜晶体管QL1的低电位的截止控制信号。
第二非门单元44对第四比较信号进行反向操作，反向操作后的第四比较信号以及上升沿时钟信号B，通过第四与门单元45，生成第四薄膜晶体管QL2的高电位的导通控制信号。
这样第四薄膜晶体管QL2导通，第四电位VGL2通过第四薄膜晶体管QL2从转换电位输出端Sig_out输出；第三薄膜晶体管QL1断开。
由于时钟信号由第三电位VGL1转换至较高的第四电位VGL2，因此第四电位VGL2的转换速度更快且第四电位VGL2的转换准确度更高。
这样即完成了本优选实施例的电位转换电路20的扫描信号的电位转换过程。
本发明还提供一种显示面板，该显示面板的驱动电路包括电位转换电路，该电位转换电路包括第一电位输入端、第二电位输入端、第一薄膜晶体管、第二薄膜晶体管以及延时控制芯片。第一电位输入端用于输入第一电位；第二电位输入端用于输入第二电位，第一电位的极性与第二电位的极性相同，且第一电位的电压绝对值大于第二电位的电压绝对值。
第一薄膜晶体管的输入端与第一电位输入端连接，第一薄膜晶体管的输出端与转换电位输出端连接，第一薄膜晶体管的控制端与延时控制芯片的第一输出端连接。第二薄膜晶体管的输入端与第二电位输入端连接，第二薄膜晶体管的输出端与转换电位输出端连接，第二薄膜晶体管的控制端与延时控制芯片的第二输出端连接。延时控制芯片用于控制转换电位输出端延时输出第二电位之前，输出第一电位。
优选的，第一电位为第一高电位及第二电位为第二高电位；或，第一电位为第一低电位及第二电位为第二低电位。
优选的，电位转换电路包括第一电位输入端、第二电位输入端、第三电位输入端、第四电位输入端、第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管以及延时控制芯片。
第一电位输入端用于输入第一电位，该第一电位为高电平电位；第二电位输入端用于输入第二电位，该第二电位的极性与第一电位的极性相同，且第二电位的电位电压小于第一电位的电位电压。
第一薄膜晶体管的输入端与第一电位输入端连接，第一薄膜晶体管的输出端与转换电位输出端连接，第一薄膜晶体管的控制端与延时控制芯片的第一输出端连接；第二薄膜晶体管的输入端与第二电位输入端连接，第二薄膜晶体管的输出端与转换电位输出端连接，第二薄膜晶体管的控制端与延时控制芯片的第二输出端连接。
第三电位输入端用于输入第三电位，该第三电位为低电平电位；第四电位输入端用于输入第四电位，第四电位的电位电压大于第三电位的电位电压。
第三薄膜晶体管的输入端与第三电位输入端连接，第三薄膜晶体管的输出端与转换电位输出端连接，第三薄膜晶体管的控制端与延时控制芯片的第三输出端连接；第四薄膜晶体管的输入端与第四电位输入端连接，第四薄膜晶体管的输出端与转换电位输出端连接，第四薄膜晶体管的控制端与延时控制芯片的第四输出端连接。
延时控制芯片用于控制转换电位输出端延时输出第二高电位之前，输出第一高电位；以及用于控制转换电位输出端延时输出第四电位之前，输出第三电位。
优选的，延时控制芯片包括第一延时控制模块；第一延时控制模块包括第一延迟控制单元、第一比较器、第一与门单元、第一非门单元以及第二与门单元；
第一延迟控制单元用于在时钟信号的上升沿时，输出第一控制信号，且在第一预设时间后，输出第二控制信号；第一比较器的正向输入端连接第一延迟控制单元的输出端，第一比较器的反向输入端连接参考信号，第一比较器的输出端分别连接第一与门单元的第一输入端与第一非门单元的输入端；第一与门单元的第二输入端连接时钟信号，第一与门单元的输出端连接第一薄膜晶体管；第一非门单元的输出端连接第二与门单元的第一输入端；第二与门单元的第二输入端连接时钟信号，第二与门单元的输出端连接第二薄膜晶体管。
优选的，延时控制芯片包括第二延时控制模块；第二延时控制模块包括第二延迟控制单元、第二比较器、第三与门单元、第二非门单元以及第四与门单元；
第二延迟控制单元用于在时钟信号的下降沿时，输出第一控制信号，且在第二预设时间后，输出第二控制信号；第二比较器的正向输入端连接第二延迟控制单元的输出端，第二比较器的反向输入端连接参考信号，第二比较器的输出端分别连接第三与门单元的第一输入端与第二非门单元的输入端；第三与门单元的第二输入端连接时钟信号，第三与门单元的输出端连接第三薄膜晶体管；第二非门单元的输出端连接第四与门单元的第一输入端；第四与门单元的第二输入端连接时钟信号，第四与门单元的输出端连接第四薄膜晶体管。
优选的，第一控制信号的极性与第二控制信号的极性相反。
本优选实施例的显示面板的具体工作原理与上述电位转换电路的优选实施例中的描述相同或相似，具体请参见上述电位转换电路的优选实施例中的相关描述。
本发明的电位转换电路及显示面板中多个电位输入以及延时控制芯片的设置，在电位转换时，对转换电位电压进行过驱动，以保证在最短时间内达到准确的转换后的电位电压；提高了电位转换的速度以及准确度；解决了现有的电位转换电路及显示面板中转换后的电平电压可能会存在转换延时以及转换电压偏差的技术问题。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (9)

1.一种电位转换电路，其特征在于，包括：
第一电位输入端，用于输入第一电位；
第二电位输入端，用于输入第二电位，所述第一电位的极性与所述第二电位的极性相同，且所述第一电位的电压绝对值大于所述第二电位的电压绝对值；
第一薄膜晶体管，所述第一薄膜晶体管的输入端与所述第一电位输入端连接，所述第一薄膜晶体管的输出端与转换电位输出端连接，所述第一薄膜晶体管的控制端与延时控制芯片的第一输出端连接；
第二薄膜晶体管，所述第二薄膜晶体管的输入端与所述第二电位输入端连接，所述第二薄膜晶体管的输出端与转换电位输出端连接，所述第二薄膜晶体管的控制端与延时控制芯片的第二输出端连接；以及
所述延时控制芯片，用于控制所述转换电位输出端延时输出所述第二电位之前，输出所述第一电位，所述延时控制芯片包括延迟控制单元、比较器、第一与门单元、非门单元和第二与门单元，所述延迟控制单元用于在时钟信号的上升沿或下降沿时，输出第一控制信号，且在预设时间后，输出第二控制信号，所述比较器的正向输入端连接延迟控制单元的输出端，所述比较器的反向输入端连接参考信号，所述比较器的输出端分别连接第一与门单元的第一输入端与非门单元的输入端，所述第一与门单元的第二输入端连接时钟信号，所述第一与门单元的输出端连接第一薄膜晶体管，所述非门单元的输出端连接第二与门单元的第一输入端，所述第二与门单元的第二输入端连接时钟信号，所述第二与门单元的输出端连接第二薄膜晶体管。
2.根据权利要求1所述的电位转换电路，其特征在于，所述第一电位为第一高电位及所述第二电位为第二高电位；或，所述第一电位为第一低电位及所述第二电位为第二低电位。
3.如权利要求1所述的电位转换电路，其特征在于，所述第一控制信号的极性与所述第二控制信号的极性相反。
4.如权利要求3所述的电位转换电路，其特征在于，所述第一控制信号为低电平信号，所述第二控制信号为高电平信号。
5.一种电位转换电路，其特征在于，包括：
第一电位输入端，用于输入第一电位；所述第一电位为高电平电位；
第二电位输入端，用于输入第二电位，所述第一电位的极性与所述第二电位的极性相同，且所述第一电位的电压绝对值大于所述第二电位的电压绝对值；
第三电位输入端，用于输入第三电位；所述第三电位为低电平电位；
第四电位输入端，用于输入第四电位，所述第三电位的极性与所述第四电位的极性相同，且所述第三电位的电压绝对值大于所述第四电位的电压绝对值；所述第一电位的极性与所述第三电位的极性相反；
第一薄膜晶体管，所述第一薄膜晶体管的输入端与所述第一电位输入端连接，所述第一薄膜晶体管的输出端与转换电位输出端连接，所述第一薄膜晶体管的控制端与延时控制芯片的第一输出端连接；
第二薄膜晶体管，所述第二薄膜晶体管的输入端与所述第二电位输入端连接，所述第二薄膜晶体管的输出端与转换电位输出端连接，所述第二薄膜晶体管的控制端与延时控制芯片的第二输出端连接；
第三薄膜晶体管，所述第三薄膜晶体管的输入端与所述第三电位输入端连接，所述第三薄膜晶体管的输出端与转换电位输出端连接，所述第三薄膜晶体管的控制端与延时控制芯片的第三输出端连接；
第四薄膜晶体管，所述第四薄膜晶体管的输入端与所述第四电位输入端连接，所述第四薄膜晶体管的输出端与转换电位输出端连接，所述第四薄膜晶体管的控制端与延时控制芯片的第四输出端连接；以及
所述延时控制芯片，用于控制所述转换电位输出端延时输出所述第二电位之前，输出所述第一电位；以及用于控制所述转换电位输出端延时输出所述第四电位之前，输出所述第三电位。
6.根据权利要求5所述的电位转换电路，其特征在于，所述延时控制芯片包括第一延时控制模块；所述第一延时控制模块包括第一延迟控制单元、第一比较器、第一与门单元、第一非门单元以及第二与门单元；
所述第一延迟控制单元用于在时钟信号的上升沿时，输出第一控制信号，且在第一预设时间后，输出第二控制信号；
所述第一比较器的正向输入端连接第一延迟控制单元的输出端，所述第一比较器的反向输入端连接参考信号，所述第一比较器的输出端分别连接第一与门单元的第一输入端与第一非门单元的输入端；
所述第一与门单元的第二输入端连接时钟信号，所述第一与门单元的输出端连接第一薄膜晶体管；
所述第一非门单元的输出端连接第二与门单元的第一输入端；
所述第二与门单元的第二输入端连接时钟信号，所述第二与门单元的输出端连接第二薄膜晶体管。
7.根据权利要求5所述的电位转换电路，其特征在于，所述延时控制芯片包括第二延时控制模块；所述第二延时控制模块包括第二延迟控制单元、第二比较器、第三与门单元、第二非门单元以及第四与门单元；
所述第二延迟控制单元用于在时钟信号的下降沿时，输出第一控制信号，且在第二预设时间后，输出第二控制信号；
所述第二比较器的正向输入端连接第二延迟控制单元的输出端，所述第二比较器的反向输入端连接参考信号，所述第二比较器的输出端分别连接第三与门单元的第一输入端与第二非门单元的输入端；
所述第三与门单元的第二输入端连接时钟信号，所述第三与门单元的输出端连接第三薄膜晶体管；
所述第二非门单元的输出端连接第四与门单元的第一输入端；
所述第四与门单元的第二输入端连接时钟信号，所述第四与门单元的输出端连接第四薄膜晶体管。
8.根据权利要求6或7所述的电位转换电路，其特征在于，所述第一控制信号的极性与第二控制信号的极性相反。
9.一种显示面板，其特征在于，包括驱动电路，所述驱动电路包括如权利要求1至4任一所述的电位转换电路，或，所述驱动电路包括如权利要求5至8任一所述的电位转换电路。
CN201710940323.2A 2017-10-11 2017-10-11 电位转换电路及显示面板 Expired - Fee Related CN107633798B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201710940323.2A CN107633798B (zh) 2017-10-11 2017-10-11 电位转换电路及显示面板
PCT/CN2017/109825 WO2019071684A1 (zh) 2017-10-11 2017-11-08 电位转换电路及显示面板
JP2020509512A JP6845375B2 (ja) 2017-10-11 2017-11-08 電位変換回路及び表示パネル
US15/575,675 US10181841B1 (en) 2017-10-11 2017-11-08 Voltage level conversion circuit and display panel
KR1020207013042A KR102351700B1 (ko) 2017-10-11 2017-11-08 전위 변환 회로 및 표시 패널
EP17928723.0A EP3696802A4 (en) 2017-10-11 2017-11-08 POTENTIAL CONVERSION CIRCUIT AND DISPLAY PANEL

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710940323.2A CN107633798B (zh) 2017-10-11 2017-10-11 电位转换电路及显示面板

Publications (2)

Publication Number Publication Date
CN107633798A CN107633798A (zh) 2018-01-26
CN107633798B true CN107633798B (zh) 2020-03-17

Family

ID=61105035

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710940323.2A Expired - Fee Related CN107633798B (zh) 2017-10-11 2017-10-11 电位转换电路及显示面板

Country Status (5)

Country Link
EP (1) EP3696802A4 (zh)
JP (1) JP6845375B2 (zh)
KR (1) KR102351700B1 (zh)
CN (1) CN107633798B (zh)
WO (1) WO2019071684A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114220372B (zh) * 2021-12-15 2024-01-19 惠州视维新技术有限公司 电平转换电路、电源集成电路、显示装置和电平转换方法
CN114220405B (zh) * 2021-12-15 2023-01-20 惠州视维新技术有限公司 电平转换电路、电源集成电路、显示装置和电平转换方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011059214A (ja) * 2009-09-08 2011-03-24 Panasonic Corp プラズマディスプレイ装置
CN102110405A (zh) * 2009-12-24 2011-06-29 乐金显示有限公司 显示装置及控制其栅极脉冲调制的方法
CN102881272A (zh) * 2012-09-29 2013-01-16 深圳市华星光电技术有限公司 一种驱动电路、液晶显示装置及驱动方法
CN105761694A (zh) * 2016-05-12 2016-07-13 深圳市华星光电技术有限公司 用于阵列基板栅极驱动电路的电平转换器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7002542B2 (en) * 1998-09-19 2006-02-21 Lg.Philips Lcd Co., Ltd. Active matrix liquid crystal display
TWI321774B (en) * 2005-08-08 2010-03-11 Innolux Display Corp Driving circuit of liquid crystal display device
KR102305682B1 (ko) * 2014-10-29 2021-09-29 삼성디스플레이 주식회사 박막 트랜지스터 기판
CN104777936B (zh) * 2015-04-16 2016-08-24 京东方科技集团股份有限公司 触控驱动单元和电路、显示面板及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011059214A (ja) * 2009-09-08 2011-03-24 Panasonic Corp プラズマディスプレイ装置
CN102110405A (zh) * 2009-12-24 2011-06-29 乐金显示有限公司 显示装置及控制其栅极脉冲调制的方法
CN102881272A (zh) * 2012-09-29 2013-01-16 深圳市华星光电技术有限公司 一种驱动电路、液晶显示装置及驱动方法
CN105761694A (zh) * 2016-05-12 2016-07-13 深圳市华星光电技术有限公司 用于阵列基板栅极驱动电路的电平转换器

Also Published As

Publication number Publication date
KR102351700B1 (ko) 2022-01-13
JP6845375B2 (ja) 2021-03-17
WO2019071684A1 (zh) 2019-04-18
CN107633798A (zh) 2018-01-26
KR20200058552A (ko) 2020-05-27
JP2020532199A (ja) 2020-11-05
EP3696802A4 (en) 2021-06-02
EP3696802A1 (en) 2020-08-19

Similar Documents

Publication Publication Date Title
US10460671B2 (en) Scanning driving circuit and display apparatus
CN105070243B (zh) 栅极开启电压补偿电路、显示面板、驱动方法及显示装置
JP6518785B2 (ja) Ｇｏａ回路及び液晶表示装置
US9437152B2 (en) Scan driving circuit
EP3309968A1 (en) Nor gate circuit, shift register, array substrate and display device
CN105788508B (zh) 一种栅极驱动电路及显示面板
US9893729B2 (en) Level shifter of driving circuit
JP2019537044A (ja) 走査駆動回路および表示装置
CN109493783B (zh) Goa电路及显示面板
US9916807B2 (en) Output circuit and switching circuit of display driving device
CN105304041A (zh) 一种扫描驱动装置
EA031998B1 (ru) Схема управления разверткой
KR101894199B1 (ko) 스캐닝 구동 회로 및 그 낸드 논리 연산 회로
EP3367376A1 (en) Shift register unit, gate drive device, display device, and control method
CN102436787A (zh) 电平移位器电路以及显示器驱动电路
CN109448656B (zh) 移位暂存器和栅极驱动电路
US11342037B2 (en) Shift register unit, driving method, light emitting control gate driving circuit, and display apparatus
US20130194003A1 (en) Driver circuit
US20160247482A1 (en) Programmable Gamma Correction Buffer Circuit Chip and Method for Generating Gamma Voltage
CN104992682A (zh) 一种扫描驱动电路
CN107633798B (zh) 电位转换电路及显示面板
US11341881B2 (en) Level shifter circuit applied to display apparatus
US9978333B2 (en) Timing sequences generation circuits and liquid crystal devices
TWI515709B (zh) 顯示器及其放電控制電路
CN110570799B (zh) Goa电路及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200317