JP4973263B2

JP4973263B2 - 接続不良検出回路及び方法

Info

Publication number: JP4973263B2
Application number: JP2007074259A
Authority: JP
Inventors: 仁石附
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2007-03-22
Filing date: 2007-03-22
Publication date: 2012-07-11
Anticipated expiration: 2027-03-22
Also published as: JP2008232892A

Description

本発明は、接続不良検出回路及び方法に関し、更に詳しくは、ドライバ回路とレシーバ回路とを接続する伝送線路における接続不良を検出する接続不良検出回路に関する。

ＬＳＩの多ピン化により、半導体集積回路では端子密度が高密度化しており、接続パッドが小型化することで、半田不良などの接続不良が発生しやすくなっている。また、ＬＳＩパッケージは大型化しており、ＬＳＩパッケージに発生する歪みなどによっても、接続不良が発生しやすくなっている。接続不良が発生した場合の確認方法としては、カーブトレーサといった外部測定機器を用いて、電気的測定により、物理的な接続を検出する方法がある。この方法では、ドライバ回路やレシーバ回路の外部接続端子に接続されているＥＳＤ（electro-static discharge）回路の特性を利用することにより、接続がオープンであるか否か、つまりＥＳＤ回路に接続されているか否かを電気的に検出する。

上記とは異なり、外部測定機器を用いずに接続不良を検出する技術としては、特許文献１に記載の技術がある。特許文献１に記載の半導体集積回路では、伝送線路のレシーバ側は終端抵抗によって終端されている。接続不良の試験では、ドライバ側からテスト信号を送出し、その後、ドライバの出力ノードの電位を所定の基準電位と比較する。接続不良が発生しない状況では、ドライバ側から送信された信号はレシーバ側で反射しない。一方、ドライバの出力ノードから、レシーバ回路までの間に、接続不良があるときには、その地点で信号反射が発生することにより、出力ノードの電位は上昇する。この出力ノードの電位上昇を検出することで、接続不良があるか否かを判断できる。

特開２００６−２７８７９７号公報

外部測定器を用い、ＥＳＤ回路の特性を利用して接続不良を検出する方式では、信号伝送路の両端にＥＳＤ回路が接続されているときには、何れか一方側で接続不良が発生しているときに、これを検出できないという問題がある。すなわち、図３に示すように、ドライバ回路２０１とレシーバ回路２０２とが、同一プリント基板上の信号伝送路２０３にて接続されているときには、ドライバ回路２０１の出力端子２０４には、ドライバ回路内のＥＳＤ回路２０５と、レシーバ回路２０２内のＥＳＤ回路２０６とが接続されるため、出力端子２０４で接続不良が発生したときでも、外部測定機器にて、レシーバ回路２０２内のＥＳＤ回路２０６の特性が検出され、接続不良を検出できない。

また、特許文献１では、信号反射の有無で、接続不良発生の有無を検出している。この技術を、レシーバ回路の入力端子がＥＳＤ回路に接続される構成に適用することを考えると、ＥＳＤ回路が接続される構成では、レシーバ端で接続不良が発生していない場合でも信号反射が発生するため、信号反射が、接続不良に起因して発生したのか否かを判断することはできない。つまり、特許文献１に記載の技術は、伝送線路が終端抵抗に接続された構成に適用可能な技術ではあるが、この技術を、そのまま、レシーバ回路の入力端子にＥＳＤ回路が接続される構成に適用することはできない。

本発明は、レシーバ側にＥＳＤ回路を有する半導体集積回路についても、外部測定機器を用いることなく、ドライバとレシーバとの間の接続不良を検出できる接続不良検出回路及び接続不良検出方法を提供することを目的とする。

上記目的を達成するために、本発明の接続不良検出回路は、ドライバ回路とレシーバ回路とを接続する伝送線路の接続不良を検出する接続不良検出回路において、前記ドライバ回路から前記伝送線路を介して前記レシーバ回路に向けてテスト信号を送出するテスト信号送出回路と、テスト時に、前記テスト信号の前記レシーバ回路内での反射波の反射振幅を、前記テスト信号の初期振幅と前記反射振幅との和の電圧が前記ドライバ回路の電源電圧よりも低い制限電圧になる振幅に制限する反射振幅制御回路と、前記テスト信号の送出後、所定のタイミングで、前記テスト信号送出回路の出力ノードの電圧を検出する電圧検出回路と、前記電圧検出回路により検出された電圧が、前記ドライバ回路の電源電圧よりも低くかつ前記制限電圧よりも高く設定された判定電圧よりも高い場合、前記伝送線路に接続不良が発生していると判定する判定回路と、を備えることを特徴とする。

本発明の接続不良検出方法は、ドライバ回路とレシーバ回路とを接続する伝送線路の接続不良を検出する接続不良検出方法であって、テスト信号送出回路により、前記ドライバ回路から前記伝送線路を介して前記レシーバ回路に向けてテスト信号を送出し、前記レシーバ回路にて、前記テスト信号に対して、前記テスト信号の反射波の反射振幅が、前記テスト信号の初期振幅と前記反射振幅との和の電圧が前記ドライバ回路の電源電圧よりも低い制限電圧になる振幅に制限された反射波を発生させ、前記テスト信号の送出後、所定のタイミングで、前記テスト信号送出回路の出力ノードの電圧を検出し、前記検出された電圧が、前記ドライバ回路の電源電圧よりも低くかつ前記制限電圧よりも高く設定された判定電圧よりも高い場合、前記伝送線路に接続不良が発生していると判定する、ことを特徴とする。

本発明の接続不良検出回路及び方法では、テスト時には、レシーバ回路内での信号反射の振幅を所定の振幅に制限し、ドライバ回路側からテスト信号を送出し、ドライバ回路内で、送出したテスト信号に対する反射信号の振幅を検出することで、接続不良を検出する。伝送線路に接続不良箇所がある場合には、その地点で信号が反射することで、反射振幅は、レシーバ回路内で制限される所定の振幅よりも大きくなる。従って、反射振幅を調べることで、ドライバ回路から送出されたテスト信号が、レシーバ回路内にまで到達したか否かを調べることができ、ドライバ回路とレシーバ回路との間で、接続不良が発生しているか否かを検出できる。

本発明の接続不良検出方法では、前記反射振幅制御回路は、テスト時は、前記テスト信号の振幅を前記制限電圧にクランプし、通常動作時には、前記伝送線路を介して伝送された信号を全反射させる構成を採用できる。テスト時に、レシーバ回路内で、通常動作時と同様に信号を全反射させるとすると、ドライバ回路側では全反射された信号振幅が検出され、接続不良による信号反射であるか、或いは、レシーバ回路内での信号反射かを判断することができなくなる。そこで、テスト時には、反射振幅を所望の振幅に制限するために、反射振幅制御回路により、テスト信号の振幅を制限電圧にクランプする。このように、レシーバ回路内で信号が反射する際の反射振幅を、通常動作時とテスト時とで異なる振幅に制御することで、ドライバ回路側で、テスト信号がレシーバ回路内に到達したか否かを判断できる。

本発明の接続不良検出回路では、前記反射振幅制御回路は、前記レシーバ回路の入力端子に接続されたＥＳＤ回路と、テスト時には前記ＥＳＤ回路の陰極を低電位側電源に接続し、通常動作時には前記ＥＳＤ回路の陰極を高電位側電源に接続するＥＳＤ接続切換え回路とを含む構成を採用できる。この場合、通常動作時には、入力端子にドライバ回路側から送信されたインタフェース信号が入力されても、ＥＳＤ回路は逆バイアス状態となるので、ＥＳＤ回路は、インターフェース信号に対して影響を与えない。一方、テスト時には、入力端子にテスト信号が入力されると、ＥＳＤ回路は順バイアス状態となって、入力端子の電圧が、ＥＳＤ回路の順方向電圧にクランプされる。このように、ＥＳＤ接続切り換え回路により、ＥＳＤ回路の接続先を切り換えることで、通常動作時とテスト時とで、反射振幅を異なる振幅に制御できる。

本発明の接続不良検出回路では、前記電圧検出回路は、前記テスト信号の送出後、該テスト信号が前記伝送線路を往復する時間よりも後のタイミングで前記出力ノードの電圧を検出する構成を採用できる。また、本発明の接続不良検出回路では、前記電圧検出回路は、前記テスト信号の送出後、該テスト信号が前記伝送線路を往復する時間よりも前のタイミングで前記出力ノードの電圧を検出する構成を採用できる。伝送線路のドライバ端で接続不良が発生している場合には、テスト信号送出回路より送出されたテスト信号は、ドライバ回路の出力端子で全反射されるため、テスト信号送出回路の出力ノードの電圧は、テスト信号の送出後、すぐに、全反射に対応する電圧に上昇する。一方、伝送線路のレシーバ端で接続不良が発生している場合には、テスト信号はレシーバ回路の入力端子で反射し、伝送線路を往復してレシーバ回路に戻ってくることから、テスト信号送出回路の出力ノードの電圧は、テスト信号が伝送線路を往復した後に、全反射に対応する電圧に上昇する。従って、ドライバ回路内で、テスト信号が伝送線路を往復する時間よりも後のタイミングで、反射振幅を検出することで、レシーバ回路内にテスト信号が到達したか否か、つまりは、接続不良が発生しているか否かを判断できる。また、テスト信号が伝送線路を往復する前後の２つのタイミングにて反射振幅を検出し、全反射に対応する電圧が、どのタイミングから検出されるかを調べることで、接続不良が発生している場合に、ドライバ端とレシーバ端の何れで接続不良が発生しているかを判断することができる。

本発明の接続不良検出回路では、前記電圧検出回路は、前記テスト信号の送出後、所定のタイミングで前記テスト信号送出回路の出力ノードの電圧を取り込み、該出力ノードの電圧が前記判定電圧よりも高いか否かによって、出力を“１”と“０”との間で反転させるフリップフロップ回路を含む構成を採用できる。この場合、前記フリップフロップ回路は、前記出力ノードの電圧が前記判定電圧以上であれば“１”を、前記判定電圧よりも低ければ“０”を出力する構成を採用できる。このようにすることで、フリップフロップ回路が出力する値は、テスト信号がレシーバ回路内に到達し、反射振幅が所定の振幅に制限された場合と、接続不良箇所で全反射した場合とで反転することになり、フリップフロップ回路の出力を調べることで、接続不良の有無を判定することができる。

本発明の接続不良検出回路では、前記電圧検出回路が、前記テスト信号の送出後、該テスト信号が前記伝送線路を往復する時間が経過するよりも前のタイミングで前記出力ノードの電圧を取り込む第１のフリップフロップと、前記テスト信号が前記伝送線路を往復する時間の経過後に前記出力ノードの電圧を取り込む第２のフリップフロップ回路とを含む構成を採用できる。この場合、第２のフリップフロップ回路の出力を調べることで、接続不良が発生しているか否かを判定することができる。また、第１のフリップフロップ回路の出力と、第２のフリップフロップ回路の出力を比較することで、接続不良が発生しているときに、接続不良が、ドライバ端で発生しているか、或いは、レシーバ端で発生しているかを判定することができる。

本発明の接続不良検出回路では、前記判定回路は、前記第１のフリップフロップの出力と前記第２のフリップフロップの出力とに基づいて、前記伝送線路に接続不良が発生しているか否か、及び、接続不良が前記伝送線路のドライバ端で発生しているか、レシーバ端で発生しているかを判定する構成を採用できる。この場合、接続不良検出回路を有する半導体集積回路内で、接続不良の発生の有無の判定、及び、発生箇所の特定が可能であり、半導体集積回路が動作している環境にて、接続不良の判定を行うことができる。

本発明の接続不良検出回路及び方法では、テスト時には、レシーバ回路内での信号反射の振幅を所定の振幅に制限し、ドライバ回路側からテスト信号を送出し、ドライバ回路内で、送出したテスト信号に対する反射信号の振幅を検出する。伝送線路に接続不良箇所がある場合には、その地点で信号が反射することで、反射振幅は、レシーバ回路内で制限される所定の振幅よりも大きくなる。従って、反射振幅を調べることで、ドライバ回路から送出されたテスト信号が、レシーバ回路内にまで到達したか否かを調べることができる。従って、本発明では、外部測定機器を用いることなく、ドライバ回路とレシーバ回路との間で、接続不良が発生しているか否かを検出できる。

以下、図面を参照し、本発明の実施の形態を詳細に説明する。図１は、本発明の一実施形態の半導体集積回路の構成を示している。半導体集積回路１００は、ドライバ回路１０１と、レシーバ回路１０２とを含む。ドライバ回路１０１は、フリップフロップ回路１１１、１２０、１２２、出力回路１１２、ＥＳＤ回路１１３、レシーバ１１９、１２１、遅延回路１２３、１２４、及び、判定回路１２６を備える。レシーバ回路１０２は、入力回路１１８、ＥＳＤ回路１１７、及び、ＥＳＤ接続切換え回路１２５を備える。ドライバ回路１０１の出力端子１１４と、レシーバ回路１０２の入力端子１１６との間は、プリント配線基板などの伝送線路１０３によって接続されている。

フリップフロップ回路１１１は、内部論理部の一部である。出力回路１１２は、フリップフロップ回路１１１の出力を、出力端子１１４から、伝送線路１０３に向けて出力する。フリップフロップ回路１１１と出力回路１１２とは、テスト信号出力回路を構成し、テスト時に、テスト信号を、伝送線路１０３に向けて出力する。出力端子１１４とＶｄｄ電源ラインとの間には、ＥＳＤ回路１１３が挿入される。出力端子１１４から出力された信号は、伝送線路１０３を介して、レシーバ回路１０２の入力端子１１６に入力される。入力端子１１６に入力された信号は、入力回路１１８により、図示しない内部論理部に向けて出力される。

レシーバ回路１０２のＥＳＤ回路１１７は、入力端子１１６とＥＳＤ接続切換え回路１２５との間に接続される。ＥＳＤ接続切換え回路１２５は、図示しない制御部からの指令に基づいて、ＥＳＤ回路１１７を構成するダイオードの陰極に印加する電圧を、Ｖｄｄ電源とＧＮＤとの間で切り換える。ＥＳＤ接続切換え回路１２５は、半導体集積回路１００の通常の使用状態では、ＥＳＤ回路１１７を構成するダイオードの陰極をＶｄｄ電源に接続する。また、半導体集積回路１００にて、接続不良の試験を行う際には、ＥＳＤ回路１１７を構成するダイオードの陰極をＧＮＤに接続する。ＥＳＤ回路１１７と、ＥＳＤ接続切換え回路１２５とは、テスト時に、レシーバ回路１０２に入力された信号に対する反射振幅を、所定の振幅に制限する反射振幅制御回路を構成する。

ドライバ回路１０１の出力回路１１２と出力端子１１４との間のノードＮ１には、レシーバとフリップフロップとで構成される２組の反射振幅検出回路（レシーバ１１９及びフリップフロップ回路１２０と、レシーバ１２１とフリップフロップ回路１２２）が接続される。反射振幅検出回路は、ノードＮ１の電圧に基づいて、反射信号の振幅を検出する。より詳細には、出力回路１１２による信号出力後に、ノードＮ１の電圧を取り込み、ノードＮ１の電圧が所定のレベルよりも高いか否かを検出する。

フリップフロップ回路１２０は、レシーバ１１９を介して入力するノードＮ１の電圧を、遅延回路１２３にて所定の遅延時間（ＴＤ１）だけ遅延されたクロック信号に基づいてラッチする。フリップフロップ回路１２２は、レシーバ１２１を介して入力するノードＮ１の電圧を、遅延回路１２４にて所定の遅延時間（ＴＤ２）だけ遅延されたクロック信号に基づいてラッチする。遅延回路１２３及び１２４の遅延時間は、フリップフロップ回路１２０及び１２２にて、それぞれ所定のタイミングでノードＮ１をラッチできるように調整されている。

ドライバ回路１０１から送出されたテスト信号がレシーバ回路１０２に到達したときには、テスト信号の振幅はＥＳＤ回路１１７によって所定の振幅に制限される。一方、ドライバ回路１０１の出力端子からレシーバ回路１０２の入力端子までの間に接続不良が発生し、オープンとなっている箇所があるときには、その地点で信号反射が発生する。従って、テスト信号送出後の振幅により、接続不良の有無を判断できる。判定回路１２６は、フリップフロップ回路１２０、１２２でラッチされたデータに基づいて、信号反射の有無を判断する。つまりは、伝送線路１０３が正常の接続状態か、オープン状態かを判断する。なお、大規模半導体集積回路（以下ＬＳＩと呼ぶ)は、一般的にはパッケージと呼ばれるケースに入っており、直接、プリント基板に接続することはまれであるが、ここでは、説明の都合上、ドライバ回路１０１はＬＳＩパッケージを含んだものとして説明する。

半導体集積回路１００の通常動作時の動作について説明する。通常の動作時、つまりは、ドライバ回路１０１とレシーバ回路１０２との間で信号（インタフェース信号）の授受を行う場合には、電源ラインＶｄｄはオン状態となっている。ＥＳＤ接続切換え回路１２５は、Ｖｄｄ電源側を選択し、レシーバ回路１０２内のＥＳＤ回路１１７を構成するダイオードの陰極に、電圧Ｖｄｄが印加される。この状態で、入力端子１１６に、電圧Ｖｄｄよりも低い電圧が印加されても、ＥＳＤ回路１１７を構成するダイオードは逆バイアスになるので、インタフェース信号にとってはオープン状態と同じである。従って、ＥＳＤ回路１１７は、インタフェース信号に対して何ら動作に影響しない。

次に、接続不良を試験する際の動作について説明する。試験の際には、ＥＳＤ接続切換え回路１２５はＧＮＤ側を選択し、レシーバ回路１０２内のＥＳＤ回路１１７の陰極はＧＮＤ電圧となる。この状態で、入力端子１０６に電圧が印加されると、ＥＳＤ回路１１７を構成するダイオードは順バイアスとなるので、ＥＳＤ回路１１７に電流が流れ込む。ダイオードの順方向電圧をＶｆとすると、ＧＮＤと入力端子１１６との間の電位差はＶｆとなるので、入力端子１１６に順方向電圧Ｖｆよりも高い電圧を印加した場合でも、順方向電圧Ｖｆよりも高い電圧は加わらずに、クランプされることになる。

図２は、ドライバ回路１０１内のノードＮ１の動作波形を示している。同図（ａ）は、レシーバ端でオープンとなっているときの動作波形、（ｂ）は、接続が正常な場合の動作波形、（ｃ）は、ドライバ端でオープンとなっているときの動作波形を示している。なお、以下では、説明を簡略化するため、ドライバ回路１０１の出力インピーダンスと伝送線路１０３のインピーダンスとは一致しているものとして取り扱う。

初めに、レシーバ端でオープンとなっている場合、すなわち、入力端子１１６と伝送線路１０３との接続点にて接続不良が発生している場合について説明する。テスト時には、所定のクロックタイミングで、フリップフロップ回路１１１からテスト信号を出力する。このテスト信号は、出力回路１１２を介して、伝送線路１０３に送出される。ドライバ回路１０１のインピーダンスと、伝送線路１０３のインピーダンスが等しいとすると、テスト信号の初期振幅は、ドライバ回路１０１の電源電圧Ｖｄｄの半分の振幅（Ｖｄｄ／２）となる。

Ｖｄｄ／２の振幅を持つテスト信号がレシーバ端まで到達すると、伝送線路１０３のレシーバ端では、入力端子１１６と伝送線路１０３との間の接続点が未接続になっていることから、テスト信号はレシーバ端にて全反射し、振幅Ｖｄｄ／２の反射信号（反射波）が発生する。この反射波が、ドライバ回路１０１に戻ってくることで、ノードＮ１の電圧は、テスト信号が出力されたタイミングから、伝送線路１０３をテスト信号が往復する時間の経過後に、初期振幅（Ｖｄｄ／２）と反射振幅（Ｖｄｄ／２）との総和であるＶｄｄとなる（図２（ａ））。

次いで、接続不良が発生していない場合について説明する。伝送線路１０３に出力されるテスト信号の初期振幅がＶｄｄ／２となる点は、上記したレシーバ端がオープンとなっている場合と同様である。入力端子１１６には、順方向電圧Ｖｆを有するＥＳＤ回路１１７が接続されているため、反射振幅は、本来、Ｖｄｄ／２の振幅を持つテスト信号に対してＶｄｄ／２振幅の反射波が発生することでＶｄｄとなるべきところ、ＥＳＤ回路１１７によりＶｆ電圧にクランプされる。従って、ノードＮ１の電圧は、テスト信号が出力されたタイミングから、伝送線路１０３をテスト信号が往復する時間の経過後に、ＥＳＤ回路１１７によってクランプされた電圧Ｖｆとなる（図２（ｂ））。

続いて、ドライバ端でオープンとなっている場合、すなわち、出力端子１１４と伝送線路１０３との接続点にて接続不良が発生している場合について説明する。フリップフロップ回路１１１がテスト信号を出力すると出力回路１１２は、テスト信号を伝送線路１０３に送出しようとするが、伝送線路１０３のドライバ端では、出力端子１１４と伝送線路１０３との間の接続点が未接続になっている。この場合は、テスト信号の初期振幅は、電源電圧Ｖｄｄと同じ電圧となり、ノードＮ１の電圧は、テスト信号の出力直後から、Ｖｄｄとなる（図２（ｃ））。

図２（ａ）〜（ｃ）を参照すると、ノードＮ１の電圧の変化の仕方は、接続不良の発生の有無、及び、発生箇所に応じて異なる。従って、フリップフロップ回路１２０及び１２２にて、伝送線路１０３の信号往復時間の前後でノードＮ１をラッチすることにより、接続不良発生の有無、及び、発生箇所を判断することができる。遅延回路１２３の遅延時間（ＴＤ１）は、テスト信号が伝送線路１０３を往復する時間よりも短い時間に設定され、遅延回路１２４の遅延時間（ＴＤ２）は、テスト信号が伝送線路１０３を往復する時間よりも長い時間に設定される。また、フリップフロップ回路１２０及び１２２がノードＮ１の論理を判定する際の判定電圧、つまりは、ノードＮ１をラッチする際に、ラッチした信号が“０”であるか、“１”であるかを決める際の判定電圧は、Ｖｄｄよりも低く、Ｖｄｄ／２及びＶｆよりも高い電圧とする。

レシーバ端にて接続不良が発生しているときは、図２（ａ）に示すように、フリップフロップ回路１２０のラッチタイミングでは、ノードＮ１の電圧はＶｄｄ／２であり、Ｖｄｄ／２＜判定電圧であるので、フリップフロップ回路１２０は“０”を取り込む。また、フリップフロップ回路１２２のラッチタイミングでは、ノードＮ１の電圧はＶｄｄとなり、Ｖｄｄ＞判定電圧であるので、フリップフロップ回路１２２は“１”取り込む。従って、フリップフロップ１２０が出力するデータは“０”で、フリップフロップ１２２が出力するデータは“１”となる。

接続不良が発生していないときには、図２（ｂ）に示すように、フリップフロップ回路１２０のラッチタイミングでは、ノードＮ１の電圧はＶｄｄ／２であるので、フリップフロップ回路１２０は、０”を取り込む。また、フリップフロップ回路１２２のラッチタイミングでは、ノードＮ１の電圧は、Ｖｄｄ／２より少し高くなってＶｆとなるが、Ｖｆ＜判定電圧であるので、フリップフロップ回路１２０は“０”を取り込む。従って、フリップフロップ１２０及びフリップフロップ１２２が出力するデータは、共に“０”となる。

ドライバ端で接続不良が発生しているときは、図２（ｃ）に示すように、ノードＮ１の電位は、テスト信号の出力後すぐにＶｄｄとなることから、フリップフロップ回路１２０及び１２２はそれぞれ“１”を取り込む。従って、フリップフロップ１２０及びフリップフロップ１２２が出力するデータは、共に“１”となる。

判定回路１２６は、フリップフロップ回路１２０が出力するデータと、フリップフロップ回路１２２が出力するデータとの組合せから、接続不良の発生の有無、及び、発生箇所を判定する。すなわち、フリップフロップ回路１２０が出力するデータが“０”で、かつ、フリップフロップ回路１２２が出力するデータが“１”であれば、レシーバ端にて接続不良が発生していると判定する。フリップフロップ回路１２０が出力するデータが“０”で、かつ、フリップフロップ回路１２２が出力するデータも“０”であれば、接続不良は発生していないと判定する。フリップフロップ回路１２０が出力するデータが“１”で、かつ、フリップフロップ回路１２２が出力するデータも“１”であれば、ドライバ端にて接続不良が発生していると判定する。

本実施形態では、通常動作時には、ＥＳＤ接続切換え回路１２５により、ＥＳＤ回路１１７の陰極の接続先をＶｄｄ電源とすることで、ＥＳＤ回路１１７を静電保護素子として機能させる一方、テスト時には、ＥＳＤ接続切換え回路１２５により、ＥＳＤ回路１１７の陰極の接続先をＧＮＤとすることで、ＥＳＤ回路１１７により、テスト信号に対する反射波の振幅を、所定の電圧レベル（Ｖｆ）にクランプする。このようにすることで、ドライバ回路１０１側で観察されるテスト信号の振幅が、伝送線路１０３に半田不良などに代表される接続不良が発生している場合と、していない場合とで異なる振幅にすることができる。従って、ドライバ回路１０１にて、ドライバ端から発するテスト信号がレシーバ端で反射される波形を取り込み、これを論理判定することで、接続不良箇所の有無を、論理的に容易に判定することができる。

本実施形態では、２組の反射振幅検出回路にて、伝送線路１０３の信号往復時間の前後で、送出したテスト信号に対する反射振幅の検出を行う。接続不良発生箇所がドライバ端であるときには、反射振幅は、テスト信号の送出後すぐにＶｄｄとなり、接続不良発生箇所がレシーバ端であるときには、反射振幅は、テスト信号の送出後、テスト信号が伝送線路１０３を往復する時間の経過後にＶｄｄとなる。従って、伝送線路１０３の信号往復時間の前後で反射振幅の検出を行い、信号往復時間の前後での反射振幅の組合せを調べることで、接続不良発生箇所が、ドライバ端であるか、レシーバ端であるかを特定できる。

また、本実施形態では、半導体集積回路１００内の判定回路１２６により、接続不良発生の有無、及び、発生箇所の特定が可能であり、外部装置を用いることなく、容易に、接続不良発生の有無、及び、発生箇所の特定を行うことができる。更に、接続不良の検出を、半導体集積回路１００が搭載された情報処理装置が動作している環境にて、制御を切り換えることで容易に実現でき、接続不要などの解析が容易になるという効果もある。

以上、本発明をその好適な実施形態に基づいて説明したが、本発明の接続不良検出回路及び方法は、上記実施形態にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。

本発明の一実施形態の接続不良検出回路を含む半導体集積回路の構成を示すブロック図。（ａ）〜（ｃ）は、ドライバ端で観察される信号波形を示す波形図。従来のドライバ回路とレシーバ回路との接続状態を示すブロック図。

符号の説明

１００：半導体集積回路
１０１：ドライバ回路
１０２：レシーバ回路
１０３：伝送線路
１１１、１２０、１２２：フリップフロップ回路
１１２：出力回路
１１３、１１７：ＥＳＤ回路
１１４：出力端子
１１６：入力端子
１１８：入力回路
１１９、１２１：レシーバ
１２３、１２４：遅延回路
１２５：ＥＳＤ接続切換え回路
１２６：判定回路

Claims

ドライバ回路とレシーバ回路とを接続する伝送線路の接続不良を検出する接続不良検出回路において、
前記ドライバ回路から前記伝送線路を介して前記レシーバ回路に向けてテスト信号を送出するテスト信号送出回路と、
テスト時に、前記テスト信号の前記レシーバ回路内での反射波の反射振幅を、前記テスト信号の初期振幅と前記反射振幅との和の電圧が前記ドライバ回路の電源電圧よりも低い制限電圧になる振幅に制限する反射振幅制御回路と、
前記テスト信号の送出後、所定のタイミングで、前記テスト信号送出回路の出力ノードの電圧を検出する電圧検出回路と、
前記電圧検出回路により検出された電圧が、前記ドライバ回路の電源電圧よりも低くかつ前記制限電圧よりも高く設定された判定電圧よりも高い場合、前記伝送線路に接続不良が発生していると判定する判定回路と、を備えることを特徴とする接続不良検出回路。
前記反射振幅制御回路は、テスト時は、前記テスト信号の振幅を前記制限電圧にクランプし、通常動作時には、前記伝送線路を介して伝送された信号を全反射させる、請求項１に記載の接続不良検出回路。
前記反射振幅制御回路は、前記レシーバ回路の入力端子に接続されたＥＳＤ回路と、テスト時には前記ＥＳＤ回路の陰極を低電位側電源に接続し、通常動作時には前記ＥＳＤ回路の陰極を高電位側電源に接続するＥＳＤ接続切換え回路とを含む、請求項１又は２に記載の接続不良検出回路。
前記電圧検出回路は、前記テスト信号の送出後、該テスト信号が前記伝送線路を往復する時間よりも後のタイミングで前記出力ノードの電圧を検出する、請求項１〜３の何れか一に記載の接続不良検出回路。
前記電圧検出回路は、前記テスト信号の送出後、該テスト信号が前記伝送線路を往復する時間よりも前のタイミングで前記出力ノードの電圧を検出する、請求項１〜４の何れか一に記載の接続不良検出回路。
前記電圧検出回路は、前記テスト信号の送出後、所定のタイミングで前記テスト信号送出回路の出力ノードの電圧を取り込み、該出力ノードの電圧が前記判定電圧よりも高いか否かによって、出力を“１”と“０”との間で反転させるフリップフロップ回路を含む、請求項１〜５の何れか一に記載の接続不良検出回路。
前記フリップフロップ回路は、前記出力ノードの電圧が前記判定電圧以上であれば“１”を、前記判定電圧よりも低ければ“０”を出力する、請求項６に記載の接続不良検出回路。
前記電圧検出回路が、前記テスト信号の送出後、該テスト信号が前記伝送線路を往復する時間が経過するよりも前のタイミングで前記出力ノードの電圧を取り込む第１のフリップフロップと、前記テスト信号が前記伝送線路を往復する時間の経過後に前記出力ノードの電圧を取り込む第２のフリップフロップ回路とを含む、請求項６又は７に記載の接続不良検出回路。
前記判定回路は、前記第１のフリップフロップの出力と前記第２のフリップフロップの出力とに基づいて、前記伝送線路に接続不良が発生しているか否か、及び、接続不良が前記伝送線路のドライバ端で発生しているか、レシーバ端で発生しているかを判定する、請求項８に記載の接続不良検出回路。
ドライバ回路とレシーバ回路とを接続する伝送線路の接続不良を検出する接続不良検出方法であって、
テスト信号送出回路により、前記ドライバ回路から前記伝送線路を介して前記レシーバ回路に向けてテスト信号を送出し、
前記レシーバ回路にて、前記テスト信号に対して、前記テスト信号の反射波の反射振幅が、前記テスト信号の初期振幅と前記反射振幅との和の電圧が前記ドライバ回路の電源電圧よりも低い制限電圧になる振幅に制限された反射波を発生させ、
前記テスト信号の送出後、所定のタイミングで、前記テスト信号送出回路の出力ノードの電圧を検出し、
前記検出された電圧が、前記ドライバ回路の電源電圧よりも低くかつ前記制限電圧よりも高く設定された判定電圧よりも高い場合、前記伝送線路に接続不良が発生していると判定する、ことを特徴とする接続不良検出方法。