JP4973226B2 - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP4973226B2 JP4973226B2 JP2007036478A JP2007036478A JP4973226B2 JP 4973226 B2 JP4973226 B2 JP 4973226B2 JP 2007036478 A JP2007036478 A JP 2007036478A JP 2007036478 A JP2007036478 A JP 2007036478A JP 4973226 B2 JP4973226 B2 JP 4973226B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- conductive layer
- pattern
- wiring board
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 70
- 239000000443 aerosol Substances 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 15
- 238000009713 electroplating Methods 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 11
- 239000012212 insulator Substances 0.000 claims 1
- 238000000034 method Methods 0.000 description 72
- 230000015572 biosynthetic process Effects 0.000 description 36
- 239000000463 material Substances 0.000 description 26
- 238000007772 electroless plating Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 16
- 239000000843 powder Substances 0.000 description 15
- 239000002994 raw material Substances 0.000 description 15
- 239000010949 copper Substances 0.000 description 14
- 239000007789 gas Substances 0.000 description 13
- 229920005989 resin Polymers 0.000 description 13
- 239000011347 resin Substances 0.000 description 13
- 238000007747 plating Methods 0.000 description 10
- 239000004020 conductor Substances 0.000 description 8
- 238000007788 roughening Methods 0.000 description 8
- 238000011282 treatment Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 239000012159 carrier gas Substances 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 239000010419 fine particle Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 238000001994 activation Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 239000000654 additive Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000002203 pretreatment Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
(付記1)
基板上にパターン配線が形成されてなる配線基板の製造方法であって、
前記基板上に、エアロゾルの衝突によって導電層を形成するエアロゾル成膜工程と、
前記導電層をパターニングして当該導電層を含む前記パターン配線を形成するパターニング工程と、を有することを特徴とする配線基板の製造方法。(1、図2A〜)
(付記2)
前記導電層はCuを主成分として形成されることを特徴とする付記1記載の配線基板の製造方法。
(付記3)
前記エアロゾル成膜工程の後に前記導電層をシード層として該導電層上に電解メッキにより上層導電層を形成する工程をさらに有し、
前記パターニング工程では、前記上層導電層と前記導電層がエッチングによりパターニングされて前記パターン配線が形成されることを特徴とする付記1または2記載の配線基板の製造方法。(2)
(付記4)
前記上層導電層はCuを主成分として形成されることを特徴とする付記3記載の配線基板の製造方法。
(付記5)
前記導電層は、前記基板上の、ビアプラグが埋設された絶縁層上に形成されることを特徴とする付記1乃至4のいずれか1項記載の配線基板の製造方法。(3)
(付記6)
基板上に、パターン配線が形成されてなる配線基板であって、
前記パターン配線は、エアロゾルの衝突によって形成される導電層を含むことを特徴とする配線基板。
(付記7)
導電層上にマスクパターンを形成する工程と、
前記マスクパターンの開口部に、エアロゾルの衝突によって導電材料よりなる突起構造体を形成する工程と、
前記突起構造体が形成された前記導電層上を絶縁層で覆い、該導電層、該突起構造体および該絶縁層を含む貼り付け構造体を形成する工程と、
前記貼り付け構造体を基板に貼り付ける工程と、を有することを特徴とする配線基板の製造方法。(4、図4A〜)
(付記8)
前記貼り付け構造体を基板に貼り付ける工程の後で、前記導電層をエッチングによりパターニングする工程を有することを特徴とする付記7記載の配線基板の製造方法。(5)
(付記9)
前記第3の工程では、前記基板上に形成されたパターン配線と前記突起構造体が接続されるように貼り付けが行われることを特徴とする付記7または8記載の配線基板の製造方法。(6)
(付記10)
前記突起構造体は、略円錐形に形成されることを特徴とする付記7乃至9のいずれか1項記載の配線基板の製造方法。
(付記11)
前記突起構造体は、Cuを主成分として構成されることを特徴とする付記7乃至10のいずれか1項記載の配線基板の製造方法。
(付記12)
前記絶縁層はプリプレグ材料よりなることを特徴とする付記7乃至11のいずれか1項記載の配線基板の製造方法。
(付記13)
前記導電層は、Cuを主成分として構成されることを特徴とする付記7乃至12のいずれか1項記載の配線基板の製造方法。
(付記14)
前記マスクパターンは樹脂材料よりなることを特徴とする付記7乃至13のいずれか1項記載の配線基板の製造方法。
(付記15)
前記導電層を、エアロゾルの衝突によって形成する工程をさらに有することを特徴とする付記7乃至14のいずれか1項記載の配線基板の製造方法。
101,301 基板
102A,102B,105A,105B,106A,106B,107A,107B,110A,110B,111A,111B,112A,112B,201A,201B,302A,302B,401A,401B パターン配線
103A,103B,108A,108B,113A,113B,204A,204B,404A,404B、405A,405B 絶縁層
104A,104B,109A,109B,203A,203B,403A,403B ビアプラグ
120,410 実装部品
121,411 接続部
Claims (2)
- 基板上にパターン配線が形成されてなる配線基板の製造方法であって、
前記基板上に、エアロゾルの衝突によって導電層を形成するエアロゾル成膜工程と、
前記導電層をパターニングして当該導電層を含む前記パターン配線を形成するパターニング工程と、を有し、
前記エアロゾル成膜工程の後に前記導電層をシード層として該導電層上に電解メッキにより上層導電層を形成する工程をさらに有し、
前記パターニング工程では、前記上層導電層と前記導電層がエッチングによりパターニングされて前記パターン配線が形成されることを特徴とする配線基板の製造方法。 - 前記導電層は、前記基板上の、ビアプラグが埋設された絶縁層上に形成されることを特徴とする請求項1記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007036478A JP4973226B2 (ja) | 2007-02-16 | 2007-02-16 | 配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007036478A JP4973226B2 (ja) | 2007-02-16 | 2007-02-16 | 配線基板の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011270229A Division JP5494635B2 (ja) | 2011-12-09 | 2011-12-09 | 配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008205014A JP2008205014A (ja) | 2008-09-04 |
JP4973226B2 true JP4973226B2 (ja) | 2012-07-11 |
Family
ID=39782247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007036478A Expired - Fee Related JP4973226B2 (ja) | 2007-02-16 | 2007-02-16 | 配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4973226B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5326368B2 (ja) * | 2008-06-12 | 2013-10-30 | 富士通株式会社 | 成膜方法 |
KR101113809B1 (ko) * | 2009-09-16 | 2012-02-29 | 주식회사 유앤비오피씨 | 메탈코어 인쇄회로기판의 제조방법 |
KR20120124319A (ko) * | 2011-05-03 | 2012-11-13 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
KR101814843B1 (ko) * | 2013-02-08 | 2018-01-04 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3251785B2 (ja) * | 1994-09-07 | 2002-01-28 | 株式会社東芝 | 印刷配線板、印刷配線板の製造方法 |
JP3938983B2 (ja) * | 1997-09-02 | 2007-06-27 | 大日本印刷株式会社 | 多層配線板の製造方法 |
JP2002134864A (ja) * | 2000-10-24 | 2002-05-10 | Ngk Spark Plug Co Ltd | 配線基板及び配線基板の製造方法 |
JP2003008213A (ja) * | 2001-06-26 | 2003-01-10 | Ibiden Co Ltd | 配線板およびその製造方法 |
JP2005244005A (ja) * | 2004-02-27 | 2005-09-08 | Hitachi Metals Ltd | 回路基板の製造方法および回路基板 |
JP4431747B2 (ja) * | 2004-10-22 | 2010-03-17 | 富士通株式会社 | 半導体装置の製造方法 |
JP2008153340A (ja) * | 2006-12-15 | 2008-07-03 | Citizen Holdings Co Ltd | 半導体装置およびその製造方法 |
-
2007
- 2007-02-16 JP JP2007036478A patent/JP4973226B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008205014A (ja) | 2008-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4906462B2 (ja) | 電子部品内蔵基板および電子部品内蔵基板の製造方法 | |
WO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
JP2000323613A (ja) | 半導体装置用多層基板及びその製造方法 | |
JP2007109825A (ja) | 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法 | |
JP5961703B2 (ja) | 配線基板およびその実装構造体 | |
JP2003031719A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
JP5185352B2 (ja) | 多層プリント回路基板の製造方法 | |
US9786747B2 (en) | Wiring substrate, manufacturing method of wiring substrate and electronic component device | |
US7197820B2 (en) | Circuit board and its manufacturing method | |
JP2014053604A (ja) | プリント回路基板 | |
TWI600097B (zh) | Manufacturing method of package substrate for mounting semiconductor device, package substrate for mounting semiconductor device, and semiconductor package | |
JP4973226B2 (ja) | 配線基板の製造方法 | |
KR20130057314A (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
JP4603383B2 (ja) | 配線基板及び半導体装置並びにそれらの製造方法 | |
JP4060629B2 (ja) | メッキスルーホールの形成方法、及び多層配線基板の製造方法 | |
JP4601158B2 (ja) | 多層プリント配線板およびその製造方法 | |
KR20040027346A (ko) | 회로 장치의 제조 방법 | |
JP5494635B2 (ja) | 配線基板の製造方法 | |
JP2007116185A (ja) | 半導体モジュール | |
JP2013093359A (ja) | 半導体チップ搭載用基板及びその製造方法 | |
JP2012074487A (ja) | 半導体パッケージの製造方法 | |
JP2019212692A (ja) | 配線基板及びその製造方法 | |
JP2006156617A (ja) | 配線基板とその製造方法 | |
WO2003100850A1 (fr) | Substrat, tableau de connexions, substrat pour boitier a semi-conducteur, boitier a semi-conducteur et leurs procedes de production | |
JP5516069B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111011 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111013 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120326 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4973226 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |