JP4971340B2 - 炭化珪素半導体素子の製造方法 - Google Patents
炭化珪素半導体素子の製造方法 Download PDFInfo
- Publication number
- JP4971340B2 JP4971340B2 JP2008535205A JP2008535205A JP4971340B2 JP 4971340 B2 JP4971340 B2 JP 4971340B2 JP 2008535205 A JP2008535205 A JP 2008535205A JP 2008535205 A JP2008535205 A JP 2008535205A JP 4971340 B2 JP4971340 B2 JP 4971340B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- substrate
- layer
- manufacturing
- cap layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 228
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 217
- 239000004065 semiconductor Substances 0.000 title claims description 53
- 238000000034 method Methods 0.000 title claims description 50
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000000758 substrate Substances 0.000 claims description 137
- 238000000137 annealing Methods 0.000 claims description 65
- 230000004913 activation Effects 0.000 claims description 52
- 239000012535 impurity Substances 0.000 claims description 46
- 238000002513 implantation Methods 0.000 claims description 25
- 150000002500 ions Chemical class 0.000 claims description 23
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 21
- 229910052799 carbon Inorganic materials 0.000 claims description 21
- 238000010438 heat treatment Methods 0.000 claims description 9
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 5
- 230000001133 acceleration Effects 0.000 claims description 3
- 239000010408 film Substances 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 239000013078 crystal Substances 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 238000005468 ion implantation Methods 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000001179 sorption measurement Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000000859 sublimation Methods 0.000 description 3
- 230000008022 sublimation Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- -1 aluminum ions Chemical class 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
- Bipolar Transistors (AREA)
Description
本発明は、炭化珪素を用いた半導体素子の製造方法に関する。
炭化珪素（シリコンカーバイド、ＳｉＣ）は、珪素（Ｓｉ）に比べて大きいバンドギャップ、および、高い絶縁破壊電界強度を備えており、次世代の低損失パワーデバイス等へ応用されることが期待される半導体材料である。炭化珪素には、立方晶系の３Ｃ−ＳｉＣや六方晶系の６Ｈ−ＳｉＣ、４Ｈ−ＳｉＣ等、多くのポリタイプが存在する。この中で、実用的な炭化珪素半導体素子を作製するために一般的に使用されているのは、４Ｈ−ＳｉＣである。一般的には、ｃ軸の結晶軸に対し垂直な（０００１）面にほぼ一致する面を主面とする基板が広く用いられる。
炭化珪素半導体素子（ＳｉＣ半導体素子）を作製するためには、炭化珪素基板（ＳｉＣ基板）上に半導体素子の活性領域となるエピタキシャル成長層を形成し、この層の選択された領域で導電型やキャリア濃度を制御することが必要となる。選択された局所的な領域に不純物ドープ領域を形成するためには、不純物ドーパントをエピタキシャル成長層中にイオン注入することが必要不可欠である。
以下、従来の不純物ドープ領域の形成方法を、図６（ａ）〜（ｄ）を参照しながら、特許文献１に開示されたＭＯＳＦＥＴにおけるｐ型ウェル領域を形成する方法を例として説明する。
まず、図６（ａ）に示すように、ＳｉＣ基板４０にｎ型ドリフト層として機能する炭化珪素層４１を形成する。ＳｉＣ基板４０としては、（０００１）面より数度（オフ角）傾けて、ステップ密度を増大させた表面（ステップ構造表面）を有するＳｉＣ基板が用いられる。このＳｉＣ基板４０の表面に、ステップの横方向成長によるステップフローを利用して、炭化珪素層４１をエピタキシャル成長させる。続いて、炭化珪素層４１の表面にイオン注入マスク４２を形成する。注入マスク４２は、炭化珪素層４１のうち、ｐ型ウェル領域４６（図６（ｄ））が形成される領域以外の領域上に設けられる。
次に、図６（ｂ）に示すように、注入マスク４２の上方から炭化珪素層４１に不純物イオン（Ａｌイオン）４４を注入する。その後、図６（ｃ）に示すように、注入マスク４２を除去し、不純物イオン注入領域４３が形成された炭化珪素層４１の表面のみにダイヤモンドライクカーボン膜または有機膜からなるキャップ層４５を形成する。
その後、図６（ｄ）に示すように、イオン注入によって結晶に生じた損傷の回復と不純物イオンの活性化のために、活性化アニール処理を行う。活性化アニール処理は炭化珪素基板４０を１７００℃以上の温度まで加熱することにより行う。活性化アニール処理によって、炭化珪素層４１の一部に不純物ドープ領域としてｐ型ウェル領域４６が形成される。炭化珪素層４１のうちｐ型ウェル領域４６が形成されていない領域はｎ型ドリフト領域４７となる。
特許第３７６０６８８号公報
従来、炭化珪素半導体素子は、数センチ角程度のカット基板を用いて作製されていた。これは、大きな炭化珪素単結晶を得るのが難しかったこと、および、炭化珪素半導体素子が研究開発段階にあったことによる。
しかし、近年、大きな炭化珪素単結晶を製造する技術も確立され、２インチ以上の炭化珪素ウエハが利用できるようになってきた。また、炭化珪素半導体素子の開発も進み、商業的製品を試作、あるいは製造する段階にある。このため、２インチあるいはそれ以上の大きさの炭化珪素基板を用いて炭化珪素半導体素子を製造する技術を開発することが課題となっている。
本願発明者が、従来の製造技術を用いて、２インチ以上の炭化珪素ウエハに炭化珪素半導体素子を作製したところ、上述した不純物ドープ領域を形成した後に炭化珪素ウエハが大きく反ってしまうという問題が生じることが分かった。炭化珪素ウエハが反ってしまうと、リソグラフィ工程において正確なパターンの形成が困難になるだけでなく、炭化珪素ウエハを種々の半導体製造装置において正しく取り扱うことが困難となり、炭化珪素半導体素子を作製するための種々の製造工程を全く行うことができなくなる。
シリコンウエハやガリウムヒ素ウエハであれば、ウエハに反りが生じていても真空チャックすることによって、反ったウエハを強制的に平坦化してウエハを保持することが可能であった。このため、多少の反りがシリコンウエハやガリウムヒ素ウエハに生じていても、従来はあまり問題とはならなかった。
しかし、炭化珪素の硬度は非常に高いため、炭化珪素ウエハについては、真空チャックによって、反りを緩和させることができず、反った炭化珪素ウエハを強制的に平坦化し、保持することが非常に困難である。また、真空チャックの強度によっては、炭化珪素ウエハが割れてしまう可能性がある。このように炭化珪素ウエハに生じる反りは、従来のシリコンウエハやガリウムヒ素ウエハにはない課題である。 また、従来技術によれば、注入面のみにキャップ層を形成して活性化アニールすることにより、炭化珪素基板の裏面より選択的にシリコンが昇華する。このため、基板の裏面が炭素過剰（カーボンリッチ）な組成となる。図７に従来技術により形成した縦型パワーＭＯＳＦＥＴ３００の構造を示す。このパワーＭＯＳＦＥＴ３００は、炭化珪素基板３０１と、炭化珪素基板３０１上に形成されたドリフト層３０２とを備える。ドリフト層３０２内には、ウェル領域３０５が形成されており、ウェル領域３０５内にソース領域３０８が形成されている。さらにソース領域３０８内において、ウェル領域３０５へ達するコンタクト領域３０９が設けられている。蓄積チャネル層３０７が、ソース領域３０８、ウェル領域３０５およびドリフト層３０２に接するように形成されており、蓄積チャネル層３０７上にはゲート絶縁膜３１１を介してゲート電極３１３が設けられている。ソース領域３０８およびコンタクト領域３０９に接するようにソース電極３１２が設けられている。
上述したように、活性化アニールの際、キャップ層に覆われない炭化珪素基板３０１の裏面には炭素過剰層３１５が生成している。炭素過剰層３１５は高抵抗であるため、裏面に設けるドレイン電極３１４の炭化珪素基板３０１とのオーミックコンタクト特性が劣化し、抵抗成分となってしまうという課題も存在する。
また、昇華したシリコンがアニール装置の内壁に堆積することで、長時間の安定稼働が妨げられるという課題も存在する。
本発明は、このような従来技術の課題を解決し、基板の反りを発生させることなく、炭化珪素半導体素子を製造する方法を提供することを目的とする。
本発明の炭化珪素半導体素子の製造方法は、第１および第２の主面を有する炭化珪素基板の前記第１の主面上に形成された炭化珪素層の少なくとも一部に不純物イオンを注入し、不純物ドープ領域を形成することにより、不純物イオンの注入により形成された前記不純物ドープ領域を、前記第１の主面上に形成された前記炭化珪素層内のみに有する炭化珪素基板を得る工程（Ａ）と、前記工程（Ａ）により得られた前記炭化珪素基板における前記炭化珪素層の少なくとも上面、および、前記炭化珪素基板の少なくとも第２の主面にキャップ層を形成する工程（Ｂ）と、前記炭化珪素層を所定の温度で加熱し、活性化アニール処理を行う工程（Ｃ）とを包含する。
ある好ましい実施形態において、前記炭化珪素基板は、少なくとも５０ｍｍ以上の直径を有する炭化珪素ウエハである。
ある好ましい実施形態において、前記キャップ層は少なくとも炭素を含む。
ある好ましい実施形態において、前記キャップ層は、結晶性カーボン膜、アモルファスカーボン膜または有機膜からなる。
ある好ましい実施形態において、前記結晶性カーボン膜はダイヤモンドライクカーボン膜である。
ある好ましい実施形態において、前記結晶性カーボン膜はダイヤモンドライクカーボン膜である。
ある好ましい実施形態において、前記工程（Ｂ）における前記キャップ層を前記炭化珪素層が形成された炭化珪素基板の全体に形成する。
ある好ましい実施形態において、前記所定の温度は、１７００℃より高く、前記キャップ層が残留する限界温度以下である。
ある好ましい実施形態において、前記工程（Ｃ）における前記所定の温度に到達するまでの最大昇温レートは、２００℃／分以上１０００℃／分以下である。
ある好ましい実施形態において、前記工程（Ａ）は、前記不純物イオンを異なる加速エネルギーで複数回注入する。
ある好ましい実施形態において、前記工程（Ａ）は、前記炭化珪素層の上面の所定の領域を覆う注入マスクを形成する工程を含む。
ある好ましい実施形態において、前記工程（Ａ）は、異なる注入マスクを用いて互いに異なる不純物イオンを注入する工程を含む。
本発明によれば、活性化アニールの際に炭化珪素層の上面および炭化珪素基板の第２の主面にキャップ層を形成することによって、炭化珪素基板が反ることを防止できる。また、アニール温度を高くすることができるため、注入により生じた結晶欠陥を十分に回復させ、活性化率を高めることができる。また、裏面抵抗成分の抑制やアニール装置を安定して稼働することができる。これにより、不純物濃度が高く、キャリア移動度の高い半導体領域を備えた半導体素子を製造することが可能となる。
本願発明者は従来の活性化アニール処理後に炭化珪素基板が反る原因について詳細に検討を行った。その結果、炭化珪素基板が反る原因は、活性化アニール処理の際のアニール温度が関係していることが分かった。ここでアニール温度とは、アニール処理における最高到達温度を言う。
具体的には、直径７５ｍｍ（３インチ）のウエハ状の４Ｈ−ＳｉＣ基板を用い、不純物を注入後にカーボンのキャップ層を表面にのみ形成し、種々のアニール温度で基板をアニール後、キャップ層を除去して基板の反りを調べた。平均的な昇温速度は約４００℃／分とした。図４は、アニール温度と基板の反りの大きさとの関係を示している。図４の縦軸に示す曲率は、図５（ａ）に示すように凸状の反りが生じている場合をマイナスにとり、図５（ｂ）に示すように凹状の反りが生じている場合をプラスにとっている。
図４に示すように、アニール温度が１７００℃以下では曲率が０．０１（１／ｍ）以下である。しかし、１７５０℃では、曲率は０．０４（１／ｍ）であり、１８００℃の場合では曲率が０．３（１／ｍ）となる。このように、アニール温度が１７００℃よりも高くなると、炭化珪素基板の反りが顕著になる。本願発明者の検討によれは、直径が５０ｍｍ以上のウエハ、あるいは長辺の長さが５０ｍｍ以上の矩形の基板を用い、アニール温度が１７００℃より高くなる場合に炭化珪素基板の反りが顕著になることが分かった。キャップ層を除去した後でも炭化珪素基板が反っていることから、この炭化珪素基板の反りは、キャップ層と炭化珪素基板との熱膨張率の差によって生じているのではないことが分かる。
このように基板が反ってしまうと、たとえばフォトリソ工程において、ステッパやレジストコーター等の装置の基板ホルダーへ基板を吸着させることが不可能となる。このため、事実上、それ以降の半導体製造工程を炭化珪素基板に施すことができず、デバイス作製が不可能となってしまう。
基板の反りを回避するためには、上述のサイズの炭化珪素基板に活性化アニール処理を施す場合には、アニール温度を１７００℃以下に設定することが考えられる。しかし、イオン注入種の活性化はアニール温度に大きく依存し、アニール温度が高ければ高いほど活性化率は向上する。これは、アニール温度が低い場合、注入の際に発生した欠陥の回復が不十分となり、高密度で欠陥が残留することにより、注入された元素がＳｉＣ結晶の最適なサイト（Ａｌの場合はＳｉサイト）に入らずに、格子間元素となり、キャリアとして機能しなくなるからである。したがって、活性化アニールの温度を低くすれば、注入種の活性化が不十分になり、炭化珪素本来の優れた物性値から期待されるような電気的特性を有する炭化珪素半導体素子を得ることが困難となる。
また、詳細に実験を行ったところ、到達温度が１７００℃以上であっても、昇温速度が比較的遅い場合、具体的には、約２００℃／分よりも昇温度速度が遅い場合、注入により生じた結晶欠陥が回復する際、最初の結晶系とは異なるポリタイプの結晶が部分的に再成長し、半導体特性が変化してしまうことが分かった。たとえば、４Ｈ−ＳｉＣは３Ｃ−ＳｉＣに変化してしまう。
種々の実験に基づく検討の結果、本願発明者は、活性化アニール処理を行う前にキャップ層を炭化珪素基板の両面に形成することによって、このような課題を解決し、基板の反りが発生せず、平坦で優れた特性を有する半導体素子を作製することが可能であることを見出した。
以下、本発明による炭化珪素半導体素子の製造方法を具体的に説明する。まず図１（ａ）に示すように炭化珪素基板１を用意する。炭化珪素基板１には、直径が５０ｍｍ以上のウエハ、あるいは、長辺の長さが５０ｍｍ以上の矩形の基板を用いる。炭化珪素基板１は、第１の主面１１ａおよび第２の主面１２ａと側面１３とを有している。炭化珪素基板１には、第１の主面１１ａと側面とが交わる角および第２の主面１２ａと側面１３とが交わる角が、半導体製造工程中の取り扱いによって欠けないよう、第１の主面１１ａの外周および第２の主面１２ａの外周にそれぞれベベル面１１ｂおよびベベル面１２ｂが形成されていてもよい。本実施形態では、［１１−２０］（１１２バー０）方向に８度のオフ角度を有する直径７５ｍｍの炭化珪素基板（４Ｈ−ＳｉＣ基板）を用いる。また、本実施形態では、第１の主面１１ａはＳｉ面であり第２の主面１２ａはＣ面であるが、第１の主面１１ａおよび第２の主面１２ａがＣ面およびＳｉ面であってもよい。
次に、図１（ｂ）に示すように、炭化珪素基板１の第１の主面１１ａ上にたとえば厚さ１０μｍの炭化珪素層２をＣＶＤ法によってエピタキシャル成長させる。第１の主面１１ａだけでなく、ベベル面１１ｂ上にも炭化珪素層２を形成してもよい。その後、図１（ｃ）に示すように、イオン注入装置を用いて炭化珪素層２に不純物イオン３を注入することにより、不純物イオン注入領域（厚さ：たとえば４００ｎｍ）４を炭化珪素層２中に形成する。本実施形態では、ｐ型不純物ドープ領域を形成するため、不純物イオン３としてアルミニウムイオンを選択する。
不純物イオンの注入は、異なる加速エネルギーで複数回行ってもよい。また、炭化珪素層２の上面２ａの所定の領域を覆う注入マスクを形成後に不純物イオンを注入することにより、炭化珪素層２の所定の領域にのみ選択的に不純物イオンを注入してもよい。この際、異なる注入マスクを複数用いて、それぞれ異なる不純物イオンを注入してもよい。
次に、図１（ｄ）に示すように、少なくとも炭化珪素層２の上面２ａおよび炭化珪素基板１の第２の主面１２ａを覆うようにキャップ層６を形成する。ベベル面１１ｂ、１２ｂもキャップ層６に覆われていてもよい。キャップ層６は、炭化珪素よりも高い熱伝導率を有し、高温において炭化珪素と反応しない性質を備えていることが好ましい。また、その後に行われる活性化アニール処理のアニール温度においても、熱によって容易に分解したり蒸発したりしないことが好ましい。活性化アニール処理後、除去が容易な物質であることも好ましい。活性化アニール処理は１７００℃よりも高い温度で行うため、１７００℃よりも高い温度においてキャップ層６はこうした性質を備えていることが好ましい。
このような特徴を備えたキャップ層６に適した物質として、炭素を主として含む物質が挙げられる。炭素は高い熱伝導性および高い融点を備え、また、炭化珪素基板の構成元素でもあるため、炭化珪素との反応性は低い。また、酸素プラズマなどに曝すことにより、炭素は比較的容易に除去が可能である。たとえば、アモルファスカーボン、ダイヤモンドライクカーボン（ＤＬＣ）、などの結晶性カーボン、耐熱性を有するレジストなどの有機膜からなるキャップ層６を用いることができる。キャップ層６の形成方法に制限はなく、半導体製造技術で用いられるスパッタリング法、ＣＶＤ法などを用いることができる。
キャップ層６は、活性化アニール処理の間、炭化珪素層２の上面２ａおよび炭化珪素基板１の第２の主面１２ａから珪素の蒸発を抑制するのに十分な厚さを有していることが好ましい。このために必要なキャップ層６の厚さは、キャップ層６を構成する物質および形成方法、活性化アニール処理の時間および温度などに依存する。
炭化珪素層２の上面２ａを覆うキャップ層６と炭化珪素基板１の第２の主面１２ａを覆うキャップ層６との厚さは、異なっていてもよい。上述したように、キャップ層６自体の応力が炭化珪素基板１の反りを生じさせているのではないからである。ただし、炭化珪素層２の上面２ａを覆うキャップ層６および炭化珪素基板１の第２の主面１２ａを覆うキャップ層６の厚さが大きく異なる場合には、キャップ層６を形成した後に、炭化珪素基板１が反ってしまう可能性がある。この場合、活性化アニール処理において、炭化珪素基板１が反っていることにより、熱処理を行う装置内において、炭化珪素基板１を均一に加熱することが困難になることが考えられる。このため、炭化珪素層２の上面２ａを覆うキャップ層６および炭化珪素基板１の第２の主面１２ａを覆うキャップ層６の厚さは、好ましくは等しい。異なる場合であっても、炭化珪素層２の上面２ａを覆うキャップ層６と炭化珪素基板１の第２の主面１２ａを覆うキャップ層６との厚さの差が炭化珪素基板１に反りを生じさせるほどではないことが好ましい。
キャップ層６を構成する物質、形成方法、および膜厚は、活性化アニール処理の温度における上述した条件に加えて、コストおよび生産性を考慮して決定される。
本実施形態では、スパッタリング法により厚さ１５０ｎｍのアモルファスカーボン膜をキャップ層６として、炭化珪素層２の上面２ａおよび炭化珪素基板１の第２の主面１２ａに形成した。この厚さは、活性化アニール処理を１８００℃で行う場合に適した値である。活性化アニール処理を１８５０℃で行う場合には、アモルファスカーボン膜の昇華が生じるため、キャップ層６は、１μｍ程度の厚さを有していることが好ましい。
続いて、図１（ｄ）に示すように、炭化珪素層２に熱を加え、炭化珪素層２の不純物注入領域４中の不純物イオンを活性化し、不純物ドープ領域７を炭化珪素層２中に形成する。注入により生じた結晶欠陥の回復および不純物の活性化が十分に行うことができるように、アニール温度は１７００℃よりも高い温度で行うことが好ましい。より好ましくは、アニール温度は１８００℃以上である。本実施形態では、たとえば、炭化珪素基板１を加熱炉内に導入し、炭化珪素基板１の温度が１８００℃となるように加熱する。
アニール温度は、高いほうが好ましい。アニール温度が高いほど、注入した不純物イオンの活性化率は向上するからである。しかし、アニール温度が高くなると、キャップ層６が分解や昇華してしまい、炭化珪素層２および炭化珪素基板１の表面を保護する機能を失ってしまう。このため、アニール温度は、活性化アニール処理の間、キャップ層６が残留する限界温度以下に設定することが好ましい。
最大昇温速度は約２００℃／分以上、約１０００℃／分以下であることが好ましい。昇温速度が約２００℃／分よりも小さい場合、不純物イオンの注入によって破壊された結晶が再結晶化する際、元とは異なるポリタイプの結晶になる領域が多くなってしまう。特に、４Ｈ−ＳｉＣの炭化珪素基を用いる場合、昇温速度が遅いと、再結晶により、３Ｃ−ＳｉＣの結晶となる領域が多くなる可能性がある。また、約１０００℃／分よりも昇温速度が速いと、基板への熱衝撃により基板が割れる可能性がある。
本実施形態では、最大昇温速度は、約４００℃／分であり、１８００℃で５分間保持する。図３に活性化アニール処理の温度プロファイルを示す。図３に示す温度プロファイルは、オーバーシュートを防ぐために、１８００℃付近に達するにつれて昇温速度を小さくしている。しかし、最大昇温速度で加熱する時間を長くし、オーバーシュートを許容してもよい。
活性化アニール処理の際、キャップ層６が保護膜として働き、ステップバンチングが炭化珪素層２の上面２ａおよび炭化珪素基板１の第２の主面１２ａに形成されるのを抑制する。また、活性化アニール処理によって高温に曝されても、キャップ層６が、炭化珪素層２の上面２ａおよび炭化珪素基板１の第２の主面１２ａから珪素が昇華するのを抑制する。このため、炭化珪素層２の上面２ａおよび炭化珪素基板１の第２の主面１２ａは、いずれも炭化珪素の組成比を保っている。したがって、炭化珪素基板１の第２の主面１２ａ側に抵抗の高い炭素過剰層が形成されるという問題も生じない。
活性化アニール処理後、炭化珪素基板１には反りが発生せず、炭化珪素基板１はほぼ平坦な状態を維持している。これは、炭化珪素層２が形成された炭化珪素基板１の表面となる上面２ａ、および、裏面となる第２の主面１２ａにおいて、ステップバンチングの発生が抑制され、表面の状態がほぼ等しいからであると考えられる。
逆に、従来の方法によって活性化アニール処理を行った場合、炭化珪素基板の裏面にのみにステップバンチングが発生し、ステップバンチングが発生していない表面とで、表面状態に差異が生じる。これにより、炭化珪素基板に応力が発生し、炭化珪素基板が反るものと推察される。
図１（ｅ）に示すように活性化アニール処理後、キャップ層６をそれぞれ炭化珪素層２の上面２ａおよび炭化珪素基板１の第２の主面１２ａから除去する。キャップ層６の除去方法は特に限定されないが、キャップ層６がカーボン膜である場合は、酸素プラズマアッシングによって除去することが好ましい。このようにして、表面に不純物ドープ領域７が形成された炭化珪素層２を有する炭化珪素基板（以下、「注入エピ基板」と呼ぶ）１０が得られる。
上述したようにキャップ層６を除去後、得られた注入エピ基板１０に対して公知の半導体製造工程を施すことにより、ＭＯＳＦＥＴ、ＭＥＳＦＥＴ、ショットキーダイオードなど種々の炭化珪素半導体素子を得ることができる。キャップ層６を除去しても注入エピ基板１０に反りは発生しない。このため、半導体製造装置を用い、吸着エラーなどが生じることなく、炭化珪素半導体素子の製造を行うことができる。
このようにして得られた炭化珪素半導体素子では、個々の素子に分離される前のウエハの状態であっても、個々の素子に分離された状態であっても、注入エピ基板１０の反りが抑制されており、注入エピ基板１０は平坦である。本発明の方法によって反りが抑制されていることは、例えば、ウエハ状態の注入エピ基板１０の反りを、ストレス検査機を用いて計測することによって検証可能である。また、チップに分離された注入エピ基板１０の反りは、例えば、レーザを照射した発生した干渉縞を観測するレーザ干渉装置（ニデック社製ＦＴ−１７など）によって計測することが可能である。あるいは、エピ基板１０の第２の主面１２ａにステップバンチングが発生していないことによって分かる。いずれの場合でも、本発明による方法を用いた場合、注入エピ基板１０の反りは、曲率の値として評価すれば、０．０１（１／ｍ）以下となる。
このように本発明によれば、炭化珪素層の上面および炭化珪素基板の第２の主面にキャップ層を形成することによって、活性化アニールの際に炭化珪素基板が反ることを防止できる。
また、活性化アニール処理の際、ステップバンチングが炭化珪素層２の上面２ａに形成されるのを抑制することができるため、炭化珪素層２の上に酸化膜を形成し、さらに電極を形成することにより、良好な酸化膜−半導体界面を備え、ゲート耐圧が高く、良好な電流電圧特性を示すＭＩＳ構造の炭化珪素半導体素子が実現する。
また、注入した不純物イオンの活性化率が高いため、高濃度の不純物ドープ領域を得ることができる。したがって、炭化珪素層２（あるいは不純物ドープ領域７）の表面と接触するオーミック電極を形成することによって、低抵抗なオーミック接合を備え、良好な電流電圧特性を有する炭化珪素半導体素子が実現する。
このようにして、作製された注入エピ基板１０の反りおよびイオン注入種の活性化率を測定した。注入エピ基板１０の反りの測定はストレス検査機を用いて行い、曲率の値で評価した。注入種の活性化率はＨａｌｌ測定によるキャリア濃度と二次イオン質量分析装置（ＳＩＭＳ）によるドーパント濃度の比から算出した。
比較のために、炭化珪素基板の第２の主面にキャップ層を形成しなかったことを除いて同じ条件で比較例の注入エピ基板を作製した。比較例における活性化アニールは、アルゴンガス雰囲気中で、基板温度を１８００℃に設定して５分間行う。比較例の注入エピ基板についても、注入エピ基板１０と同様に、基板の反りを測定した。結果を以下の表１に示す。
表１に示すように、本実施形態による注入エピ基板１０の曲率は０．００６（１／ｍ）であり、きわめて反りが小さい。これに対し、比較例の注入エピ基板の曲率は０．３（１／ｍ）であり、本実施形態に比べて２桁以上大きい。実際の半導体製造装置に本実施形態および比較例の注入エピ基板をセットしたところ、本実施形態の注入エピ基板はステッパを含めすべてのプロセス装置において、吸着エラーは発生しなかった。これに対し、比較例の注入エピ基板は、ステッパの基板ホルダーへの吸着エラーが生じ、フォトリソプロセスが不可能であった。
また、本実施形態の注入エピ基板におけるアルミニウムイオンの活性化率は約９０％であり、非常に高い活性化を実現していることが確認できた。
これらの結果から明らかなように、本実施形態によれば、活性化アニールの際に炭化珪素層の上面および炭化珪素基板の第２の主面にキャップ層を形成することによって、炭化珪素基板が反ることを防止できる。また、アニール温度を高くすることができるため、注入により生じた結晶欠陥を十分に回復させ、活性化率を高めることができる。これにより、不純物濃度が高く、キャリア移動度の高い半導体領域を備えた半導体素子を製造することが可能となる。
また、活性化アニール処理の際、炭化珪素層２や炭化珪素基板１はキャップ層でほぼ完全に覆われるため、炭化珪素層２や炭化珪素基板１から珪素が昇華するのをほぼ完全に抑制することができる。したがって、活性化アニール処理に用いる熱処理炉の内部を昇華した珪素によって汚染することを防止したり、熱処理炉の内部に昇華した珪素が付着することによって、熱処理条件が変化しやすくなるのを抑制したりすることができる。
なお、本実施形態では、図１（ｄ）に示すように、キャップ層６を炭化珪素層２の上面２ａおよび炭化珪素基板１の第２の主面１２ａにのみ形成している。このため、炭化珪素層２の側面２ｂ、炭化珪素基板１のベベル面１１ｂ、１２ｂおよび炭化珪素基板１の側面１３（図１（ａ）、（ｂ））は露出しており、活性化アニール処理中、これらの露出した面から珪素が昇華する可能性がある。これらの面から珪素の昇華が生じることによって、炭化珪素層２の端部や炭化珪素基板１の端部において、炭化珪素基板１や炭化珪素層２の厚さが減少したり、直径が小さくなったりすることが問題となる場合には、図２に示すように、炭化珪素層２が形成された炭化珪素基板１の全体を露出する部分がないようにキャップ層６で覆い、活性化アニール処理を行ってもよい。
具体的には、活性化アニール処理の前に、炭化珪素層２の上面２ａおよび炭化珪素基板１の第２の主面１２ａに加えて、炭化珪素層２の側面２ｂ、炭化珪素基板１のベベル面１１ｂ、１２ｂおよび側面１３をキャップ層６で覆う。炭化珪素層２の側面２ｂや炭化珪素基板１の側面１３を十分な厚さのキャップ層６で覆うためには、ステップカバレジに優れた薄膜形成方法、たとえば、ＣＶＤ法によってキャップ層６を形成することが好ましい。これにより、炭化珪素基板１および炭化珪素層２の露出している部分がなくなるため、活性化アニール処理の際、珪素が炭化珪素基板１および炭化珪素層２から昇華するのをより確実に防止できる。
また、本実施形態では、炭化珪素層２の上面２ａに先にキャップ層を形成したが、炭化珪素基板１の第２の主面１２ａに先にキャップ層を形成してもよい。また、炭化珪素基板１の結晶系も４Ｈ−ＳｉＣに限られず、４Ｈ−ＳｉＣ以外のポリタイプからなる基板を用いてもよい。
本発明は、ＭＯＳＦＥＴ、ＭＥＳＦＥＴ、ショットキーダイオードなどを含む種々の炭化珪素半導体素子に広く適用できる。本発明の炭化珪素半導体素子は、家電製品や自動車、電力輸送・変換装置、産業用機器などの各種電力・電気機器に使用可能な低損失パワーデバイスに用いられ得る。
１ 炭化珪素基板
２ 炭化珪素層
２ａ 上面
２ｂ 側面
３ 不純物イオン
４ 不純物イオン注入領域
６ キャップ層
７ 不純物ドープ領域
１０ 注入エピ基板
１１ａ 第１の主面
１１ｂ、１２ｂ ベベル面
１２ａ 第２の主面
１３ 側面
４０ ＳｉＣ基板
４１ 炭化珪素層
４２ 注入マスク
４３ 不純物イオン注入領域
４４ 不純物イオン
４５ キャップ層
４６ ｐ型ウェル領域
４７ ｎ型ドリフト領域
３００ 半導体素子
３０１ 炭化珪素基板
３０２ ドリフト層
３０５ ウェル領域
３０７ 蓄積チャネル層
３０８ ソース領域
３０９ コンタクト領域
３１１ ゲート絶縁膜
３１２ ソース電極
３１３ ゲート電極
３１４ ドレイン電極
３１５ 炭素過剰層
２ 炭化珪素層
２ａ 上面
２ｂ 側面
３ 不純物イオン
４ 不純物イオン注入領域
６ キャップ層
７ 不純物ドープ領域
１０ 注入エピ基板
１１ａ 第１の主面
１１ｂ、１２ｂ ベベル面
１２ａ 第２の主面
１３ 側面
４０ ＳｉＣ基板
４１ 炭化珪素層
４２ 注入マスク
４３ 不純物イオン注入領域
４４ 不純物イオン
４５ キャップ層
４６ ｐ型ウェル領域
４７ ｎ型ドリフト領域
３００ 半導体素子
３０１ 炭化珪素基板
３０２ ドリフト層
３０５ ウェル領域
３０７ 蓄積チャネル層
３０８ ソース領域
３０９ コンタクト領域
３１１ ゲート絶縁膜
３１２ ソース電極
３１３ ゲート電極
３１４ ドレイン電極
３１５ 炭素過剰層
Claims (11)
- 第１および第２の主面を有する炭化珪素基板の前記第１の主面上に形成された炭化珪素層の少なくとも一部に不純物イオンを注入し、不純物ドープ領域を形成することにより、不純物イオンの注入により形成された前記不純物ドープ領域を、前記第１の主面上に形成された前記炭化珪素層内のみに有する炭化珪素基板を得る工程（Ａ）と、
前記工程（Ａ）により得られた前記炭化珪素基板における前記炭化珪素層の少なくとも上面、および、前記炭化珪素基板の少なくとも第２の主面にキャップ層を形成する工程（Ｂ）と、
前記炭化珪素層を所定の温度で加熱し、活性化アニール処理を行う工程（Ｃ）と、
を包含する炭化珪素半導体素子の製造方法。 - 前記炭化珪素基板は、少なくとも５０ｍｍ以上の直径を有する炭化珪素ウエハである請求項１に記載の炭化珪素半導体素子の製造方法。
- 前記キャップ層は少なくとも炭素を含む請求項１または２に記載の炭化珪素半導体素子の製造方法。
- 前記キャップ層は、結晶性カーボン膜、アモルファスカーボン膜または有機膜からなる請求項３に記載の炭化珪素半導体素子の製造方法。
- 前記結晶性カーボン膜はダイヤモンドライクカーボン膜である請求項４に記載の炭化珪素半導体素子の製造方法。
- 前記工程（Ｂ）において、前記キャップ層を前記炭化珪素層が形成された炭化珪素基板の全体に形成する請求項１から５のいずれかに記載の炭化珪素半導体素子の製造方法。
- 前記所定の温度は、１７００℃より高く、前記キャップ層が残留する限界温度以下である請求項１から６のいずれかに記載の炭化珪素半導体素子の製造方法。
- 前記工程（Ｃ）において、前記所定の温度に到達するまでの最大昇温レートは、２００℃／分以上１０００℃／分以下である請求項１から７のいずれかに記載の炭化珪素半導体素子の製造方法。
- 前記工程（Ａ）において、前記不純物イオンを異なる加速エネルギーで複数回注入する請求項１から８のいずれかに記載の炭化珪素半導体素子の製造方法。
- 前記工程（Ａ）は、前記炭化珪素層の上面の所定の領域を覆う注入マスクを形成する工程を含む請求項１から８のいずれかに記載の炭化珪素半導体素子の製造方法。
- 前記工程（Ａ）は、異なる注入マスクを用いて互いに異なる不純物イオンを注入する工程を含む請求項１０に記載の炭化珪素半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008535205A JP4971340B2 (ja) | 2007-03-29 | 2008-03-27 | 炭化珪素半導体素子の製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007087346 | 2007-03-29 | ||
| JP2007087346 | 2007-03-29 | ||
| PCT/JP2008/000769 WO2008120469A1 (ja) | 2007-03-29 | 2008-03-27 | 炭化珪素半導体素子の製造方法 |
| JP2008535205A JP4971340B2 (ja) | 2007-03-29 | 2008-03-27 | 炭化珪素半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2008120469A1 JPWO2008120469A1 (ja) | 2010-07-15 |
| JP4971340B2 true JP4971340B2 (ja) | 2012-07-11 |
Family
ID=39808055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008535205A Active JP4971340B2 (ja) | 2007-03-29 | 2008-03-27 | 炭化珪素半導体素子の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7718519B2 (ja) |
| JP (1) | JP4971340B2 (ja) |
| CN (1) | CN101542688B (ja) |
| WO (1) | WO2008120469A1 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5092868B2 (ja) * | 2008-04-18 | 2012-12-05 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
| JP5621185B2 (ja) * | 2008-06-02 | 2014-11-05 | 日産自動車株式会社 | 半導体装置の製造方法及び半導体装置 |
| JP5438992B2 (ja) * | 2009-02-20 | 2014-03-12 | 昭和電工株式会社 | 炭化珪素半導体装置の製造方法 |
| US8436366B2 (en) * | 2009-04-15 | 2013-05-07 | Sumitomo Electric Industries, Ltd. | Substrate composed of silicon carbide with thin film, semiconductor device, and method of manufacturing a semiconductor device |
| JP2011146662A (ja) * | 2009-04-15 | 2011-07-28 | Mes Afty Corp | ＳｉＣ半導体素子の製造方法 |
| JP5344037B2 (ja) * | 2009-05-11 | 2013-11-20 | 住友電気工業株式会社 | 炭化珪素基板および半導体装置 |
| JP2011035257A (ja) * | 2009-08-04 | 2011-02-17 | Showa Denko Kk | 炭化珪素半導体装置の製造方法 |
| JP2011243771A (ja) * | 2010-05-19 | 2011-12-01 | Sumitomo Electric Ind Ltd | 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置 |
| JP2012004494A (ja) * | 2010-06-21 | 2012-01-05 | Sumitomo Electric Ind Ltd | 炭化珪素基板の製造方法および製造装置 |
| JP5982971B2 (ja) | 2012-04-10 | 2016-08-31 | 住友電気工業株式会社 | 炭化珪素単結晶基板 |
| JP6108588B2 (ja) * | 2012-04-27 | 2017-04-05 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体素子の製造方法 |
| JP5928366B2 (ja) * | 2013-02-13 | 2016-06-01 | 豊田合成株式会社 | Ｉｉｉ族窒化物半導体の製造方法 |
| US11721547B2 (en) * | 2013-03-14 | 2023-08-08 | Infineon Technologies Ag | Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device |
| JP5803979B2 (ja) | 2013-05-29 | 2015-11-04 | 住友電気工業株式会社 | 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法 |
| JP2015065318A (ja) * | 2013-09-25 | 2015-04-09 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| CN105723499B (zh) * | 2013-11-13 | 2018-11-06 | 三菱电机株式会社 | 半导体装置的制造方法以及半导体装置 |
| US10403509B2 (en) * | 2014-04-04 | 2019-09-03 | The Government Of The United States Of America, As Represented By The Secretary Of The Navy | Basal plane dislocation elimination in 4H—SiC by pulsed rapid thermal annealing |
| JP2016086131A (ja) * | 2014-10-28 | 2016-05-19 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体装置の製造方法 |
| JP6348430B2 (ja) * | 2015-02-23 | 2018-06-27 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| CN104867818B (zh) * | 2015-04-02 | 2017-08-25 | 中国电子科技集团公司第十三研究所 | 一种减少碳化硅外延材料缺陷的方法 |
| CN104882367B (zh) * | 2015-05-05 | 2019-03-29 | 西安电子科技大学 | 一种改善SiC MOSFET器件沟道迁移率的方法 |
| CN106298471A (zh) * | 2015-06-02 | 2017-01-04 | 中国科学院苏州纳米技术与纳米仿生研究所 | 碳化硅半导体器件的退火方法 |
| JP6199354B2 (ja) * | 2015-09-10 | 2017-09-20 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JP6481582B2 (ja) * | 2015-10-13 | 2019-03-13 | 住友電気工業株式会社 | 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 |
| CN107636808B (zh) * | 2015-12-18 | 2021-03-23 | 富士电机株式会社 | 碳化硅半导体基板、碳化硅半导体基板的制造方法、半导体装置及半导体装置的制造方法 |
| JP6703915B2 (ja) * | 2016-07-29 | 2020-06-03 | 富士電機株式会社 | 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法 |
| JP6340642B2 (ja) * | 2017-04-25 | 2018-06-13 | 住友電気工業株式会社 | 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法 |
| JP7302716B2 (ja) * | 2017-06-28 | 2023-07-04 | 株式会社レゾナック | ＳｉＣエピタキシャルウェハ及びその製造方法 |
| JP7133910B2 (ja) | 2017-06-28 | 2022-09-09 | 昭和電工株式会社 | ＳｉＣエピタキシャルウェハ |
| JP6988700B2 (ja) * | 2018-05-31 | 2022-01-05 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US11755905B2 (en) | 2018-06-22 | 2023-09-12 | Semiconductor Energy Laboratory Co., Ltd. | Data processing method, image display method, data processing device, and image display device |
| CN109830458B (zh) * | 2019-02-15 | 2021-02-23 | 长江存储科技有限责任公司 | 晶圆支撑结构及其形成方法 |
| JPWO2023058492A1 (ja) * | 2021-10-05 | 2023-04-13 | ||
| CN116314252B (zh) * | 2022-11-23 | 2023-11-07 | 苏州龙驰半导体科技有限公司 | Vdmos器件及提升sic vdmos器件的击穿电压的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003092267A (ja) * | 2001-09-17 | 2003-03-28 | Denso Corp | 炭化珪素半導体製造装置及びそれを用いた炭化珪素半導体製造方法 |
| JP2005260267A (ja) * | 2005-04-27 | 2005-09-22 | Fuji Electric Holdings Co Ltd | 炭化けい素半導体素子の製造方法 |
| JP2007013087A (ja) * | 2005-05-31 | 2007-01-18 | Toshiba Corp | 電界効果トランジスタおよびサイリスタ |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5952679A (en) * | 1996-10-17 | 1999-09-14 | Denso Corporation | Semiconductor substrate and method for straightening warp of semiconductor substrate |
| JP3944970B2 (ja) * | 1997-10-27 | 2007-07-18 | 富士電機デバイステクノロジー株式会社 | 炭化けい素半導体素子の製造方法 |
| JP3661409B2 (ja) * | 1998-05-29 | 2005-06-15 | 新日本無線株式会社 | 炭化珪素半導体装置の製造方法 |
| JP3760688B2 (ja) | 1999-08-26 | 2006-03-29 | 富士電機ホールディングス株式会社 | 炭化けい素半導体素子の製造方法 |
| JP4581238B2 (ja) | 2000-12-12 | 2010-11-17 | 株式会社デンソー | 炭化珪素半導体製造装置およびそれを用いた炭化珪素半導体製造方法 |
| JP4961633B2 (ja) | 2001-04-18 | 2012-06-27 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| ATE496392T1 (de) * | 2004-02-06 | 2011-02-15 | Panasonic Corp | Herstellungsverfahren für ein siliziumcarbidhalbleiterbauelement |
| JP2005303010A (ja) * | 2004-04-12 | 2005-10-27 | Matsushita Electric Ind Co Ltd | 炭化珪素素子及びその製造方法 |
| JP4091931B2 (ja) * | 2004-07-13 | 2008-05-28 | 新電元工業株式会社 | ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法 |
| JP4942134B2 (ja) | 2005-05-20 | 2012-05-30 | 日産自動車株式会社 | 炭化珪素半導体装置の製造方法 |
| JP4278635B2 (ja) * | 2005-05-30 | 2009-06-17 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
| JP2007096263A (ja) * | 2005-08-31 | 2007-04-12 | Denso Corp | 炭化珪素半導体装置およびその製造方法。 |
-
2008
- 2008-03-27 JP JP2008535205A patent/JP4971340B2/ja active Active
- 2008-03-27 US US12/302,372 patent/US7718519B2/en not_active Expired - Fee Related
- 2008-03-27 WO PCT/JP2008/000769 patent/WO2008120469A1/ja active Application Filing
- 2008-03-27 CN CN2008800002654A patent/CN101542688B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003092267A (ja) * | 2001-09-17 | 2003-03-28 | Denso Corp | 炭化珪素半導体製造装置及びそれを用いた炭化珪素半導体製造方法 |
| JP2005260267A (ja) * | 2005-04-27 | 2005-09-22 | Fuji Electric Holdings Co Ltd | 炭化けい素半導体素子の製造方法 |
| JP2007013087A (ja) * | 2005-05-31 | 2007-01-18 | Toshiba Corp | 電界効果トランジスタおよびサイリスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090186470A1 (en) | 2009-07-23 |
| CN101542688A (zh) | 2009-09-23 |
| WO2008120469A1 (ja) | 2008-10-09 |
| CN101542688B (zh) | 2011-03-30 |
| US7718519B2 (en) | 2010-05-18 |
| JPWO2008120469A1 (ja) | 2010-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4971340B2 (ja) | 炭化珪素半導体素子の製造方法 | |
| EP1215730B9 (en) | SiC WAFER, SiC SEMICONDUCTOR DEVICE AND PRODUCTION METHOD OF SiC WAFER | |
| JP4185215B2 (ja) | ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法 | |
| JP4418794B2 (ja) | 炭化珪素半導体素子の製造方法 | |
| US20120056202A1 (en) | Semiconductor device | |
| WO2016017215A1 (ja) | 半導体装置の製造方法および半導体装置 | |
| EP2710629B1 (en) | Process for producing semiconductor device | |
| JP2005303010A (ja) | 炭化珪素素子及びその製造方法 | |
| EP2551891B1 (en) | Semiconductor device and method for producing same | |
| US7867882B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
| US20130056752A1 (en) | Silicon carbide substrate, silicon carbide substrate manufacturing method, and semiconductor device manufacturing method | |
| CN115692181A (zh) | 在碳化硅（SiC）衬底上制造欧姆接触的方法 | |
| US10453687B2 (en) | Method of manufacturing semiconductor device | |
| WO2008015766A1 (en) | Method for recovering forward voltage of bipolar semiconductor device, method for reducing lamination defect and bipolar semiconductor device | |
| CN112335057B (zh) | 碳化硅外延衬底及碳化硅半导体器件 | |
| KR20160057522A (ko) | 탄화규소 반도체 소자의 제조 방법 | |
| JP2009049219A (ja) | 炭化珪素半導体素子の製造方法 | |
| JP5921089B2 (ja) | エピタキシャルウエハの製造方法及び半導体装置の製造方法 | |
| JP2017084852A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP2007027630A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JP2003347235A (ja) | 半導体装置の製造方法 | |
| JP7143769B2 (ja) | 炭化珪素半導体基板の製造方法及び炭化珪素半導体装置の製造方法 | |
| US11862477B2 (en) | Method for manufacturing semiconductor device having gallium oxide-based semiconductor layer | |
| JP2010098253A (ja) | 半導体基板、半導体基板の製造方法および半導体装置の製造方法 | |
| JP5092353B2 (ja) | 炭化珪素へのドーピング方法および炭化珪素半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120405 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |