JP5621185B2

JP5621185B2 - 半導体装置の製造方法及び半導体装置

Info

Publication number: JP5621185B2
Application number: JP2008144252A
Authority: JP
Inventors: 智谷本; 谷本　　智; 孝純大柳
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 2008-06-02
Filing date: 2008-06-02
Publication date: 2014-11-05
Anticipated expiration: 2028-06-02
Also published as: JP2009290160A

Description

本発明は、炭化珪素，窒化ガリウム，ダイヤモンド等のワイドギャップ半導体により形成される半導体装置の製造方法及び半導体装置に関する。

従来より、ＳｉＣ基板に対し熱処理を施すことにより伝導層を選択的に形成する際にＳｉＣ基板表面の荒れが発生することを防止するために、不純物イオンを注入したＳｉＣ基板表面を緻密、且つ、ＳｉＣ基板と同等の熱膨張率を有する耐熱性材料（以下キャップ層と表記）により被覆した後に熱処理を行い、熱処理の完了後にキャップ層を除去する製造方法が知られている（非特許文献１参照）。
Y. Negoro et al., Materials Science Forum Vols.457-460 (2004) pp.933-936

本願発明の発明者らは、上記製造方法によりＳｉＣ等のワイドギャップ半導体により形成された基板を熱処理した場合、熱処理中に基板が破砕する不具合が発生し、この不具合の発生率は、基板の口径が大きく、また基板の膜厚が薄くなるに従って増加することを知見した。このため発明者らは、上記製造方法を利用してＳｉＣ等のワイドギャップ半導体により形成される半導体装置を製造した場合、歩留まりが低下する可能性があると考えた。

本発明は上記課題に鑑みてなされたものであり、その目的、ワイドギャップ半導体により半導体装置を製造する際に歩留まりが低下することを抑制可能な半導体装置の製造方法及び半導体装置を提供することにある。

本発明に係る半導体装置の製造方法は、半導体基板表面上に第１被膜層を形成し、第１被膜層の一部に第１被膜層の内部構成とは異なる内部構成を有する第２被膜層を形成し、第１被膜層と第２被膜層が形成された半導体基板に対し熱処理を施すことにより不純物イオンを活性化させ、熱処理後の半導体基板表面から第１被膜層と第２被膜層を除去する。本発明に係る半導体装置は、素子領域を含む半導体基板表面に形成された第１被膜層と、第１被膜層の表面上に形成された、第１被膜層の内部構成とは異なる内部構成を有する第２被膜層とを有する。

本発明に係る半導体装置の製造方法及び半導体装置によれば、ワイドギャップ半導体により半導体装置を製造する際に歩留まりが低下することを抑制できる。

以下、図面を参照して、本発明の実施形態となる半導体装置の製造方法について説明する。なお以下で参照する図面は模式的なものであり、厚みと平面寸法の関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。すなわち、具体的な厚みや平面寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。また本発明は、４Ｈ，６Ｈ，３Ｃ，１５Ｒ等の全ての晶系（Ｈは六方晶，Ｃは立方晶，Ｒは菱面体晶を意味する）の大口径基板（直径５ｃｍ以上）に適用することができるが、実施形態においては便宜的に基板を口径５０ｍｍの４Ｈ−ＳｉＣ（０００１）基板として説明する。また特に断らない限り、ＳｉＣ基板表面にエピタキシャル層，その他の膜や電極が形成されたものを「ＳｉＣ基板」又は単に「基板」と呼ぶことにする。また本実施形態は、ＳｉＣ基板に関するものであるが、本発明はＳｉＣ基板に限られることはなく、１３００℃以上の温度でキャップ層を付して活性化熱処理を行った際に破砕が発生するワイドギャップ半導体全般に適用することができる。具体的には、本発明は５０ｍｍ以上の口径を有する窒化ガリウム基板，酸化亜鉛基板，ダイヤモンド基板により形成される半導体装置を製造する際の活性化熱処理にも適用することができる。

〔連続層及び不連続層とは〕
本明細書中において“連続層”とは、連続層が金属や半導体により形成されている場合は、格子結合が特定方向に一様に並んでいる層のことを意味し、連続層がフォトレジスト等により形成されている場合には、内部組織構造が一様な状態にある層のことを意味する。また本明細書中において“不連続層”とは、不連続層が金属や半導体により形成されている場合は、格子結合が特定方向に一様に並んでいない又は格子結合が切られている層のことを意味し、不連続層がフォトレジスト等により形成されている場合には、内部組織構造が一様でない状態にある層のことを意味する。不連続層では、格子結合や内部組織構造が一様ではないので、特定方向に応力が発生することがない。

〔第１の実施形態〕
始めに、図１乃至図３を参照して、本発明の第１の実施形態となる半導体装置の製造方法における不純物領域形成工程について説明する。なお以下では便宜的にオーミックコンタクト等に用いられる高濃度ｎ型不純物領域を選択イオン注入処理と高温活性化熱処理により大口径基板に形成する場合を例として説明するが、形成する不純物領域はｐ型不純物領域であってもよい。また不純物領域の不純物濃度はどのような値であってもよく、さらに伝導型や不純物濃度が異なる複数の不純物領域が基板に形成されていてもよい。

本発明の第１の実施形態となる半導体装置の製造方法では、始めに図１（ａ）に示すように、ＳｉＣ基板１の表面全面に膜厚１．５μｍ程度のＳｉＯ₂やＰＳＧ（リン珪酸ガラス）からなるイオン注入マスク層２を形成する。次に図１（ｂ）に示すように、フォトリソグラフィ工程とエッチング工程とにより高濃度ｎ型不純物領域を形成する領域に対応するイオン注入マスク層２を除去してイオン注入マスク層２の開口部領域Ｒ１を形成する。次に図１（ｃ）に示すように、図１（ｂ）に示す基板表面に後述の処理において注入される不純物イオンの飛程（深さ）を調節するためのイオン注入スルー膜３を形成する。イオン注入スルー膜３の膜厚は後述するＰ（リン）イオンの注入条件では２０〜２５ｎｍ程度とする。

次に図１（ｄ）に示すように、開口部領域Ｒ１において露出しているＳｉＣ基板１が所望の不純物イオン濃度になり、且つ、ＳｉＣ基板１の結晶性を損なわないように、ＳｉＣ基板１表面全面に不純物イオンを注入して開口部領域Ｒ１において露出しているＳｉＣ基板１に不純物イオン注入領域Ｉを形成する。なおコンタクト抵抗を十分に小さくするためには、ＳｉＣ基板１表面における不純物イオン濃度を少なくとも１×１０^-20ｃｍ^-2以上にする必要がある。このような不純物イオン注入領域Ｉを形成する場合、５００℃に加熱したＳｉＣ基板１に下記の“ドーズ量／加速エネルギー”でＰイオンを多段注入するとよい。
（ａ）５×１０¹⁴ｃｍ^-2／４０ｋｅＶ
（ｂ）５×１０¹⁴ｃｍ^-2／７０ｋｅＶ
（ｃ）１×１０¹⁵ｃｍ^-2／１００ｋｅＶ
（ｄ）１×１０¹⁵ｃｍ^-2／１５０ｋｅＶ
（ｅ）２×１０¹⁵ｃｍ^-2／２００ｋｅＶ
（ｆ）２×１０¹⁵ｃｍ^-2／２５０ｋｅＶ

不純物イオン注入領域Ｉの形成が完了すると、イオン注入マスク層２とイオン注入スルー層３をフッ酸（ＨＦ）により除去した後、図２（ａ）に示すようにＳｉＣ基板１表面に同一材料により連続層４と不連続層５を形成する。連続層４と不連続層５を合わせた膜厚は０．１〜５μｍ程度であり、連続層４と不連続層５はキャップ層６として機能する。なお連続層４と不連続層５を形成する材料としては、グラファイト膜，無定形炭素膜，ダイヤモンドライクカーボン（ＤＬＣ）膜等の炭素を主成分とする材料を例示できる。グラファイト膜や無定形炭素膜を形成する際には、例えばフォトレジスト炭化法やスパッタリング成膜法を用いるとよい。ＤＬＣ膜は、様々な方法により形成することができるが、例えば水素とメタンを原料とした熱フィラメント式化学気相成長（ＣＶＤ）法を例示できる。具体的には、ＤＬＣ膜は、水素とメタンを原料として基板温度約８００℃、圧力５０Ｔｏｒｒとしたマイクロ波プラズマＣＶＤ法により成長させることができる。

活性化熱処理時における大口径基板の破砕は、不連続層５の膜厚が大きい程確実に防止することができる。具体的には、不連続層５の膜厚が１００Å以上であれば活性化熱処理時における大口径基板の破砕を防止することができる。なお不連続層５の膜厚が大きくなり、連続層４（不連続層５を除いたキャップ層６の残りの部分）の厚みが薄くなりすぎると、キャップ層６による活性化熱処理時に発生する基板の表面荒れを防止する効果は小さくなるので、注意をする必要がある。このため、基板の表面荒れの防止に必要な最小の膜厚（少なくとも１００Å以上）の連続層４が残るように不連続層５の膜厚を制御しなければならない。不連続層５の膜厚の最小値は、キャップ層６の形成条件に依存するが、グラファイト膜や無定形炭素膜により形成されている場合は約０．２μｍ、ＤＬＣ膜やダイヤモンド膜により形成されている場合には約０．１μｍである。

不連続層５には、図３に示すような（ａ）規則陥没型，（ｂ）不規則陥没型，及び（ｃ）結合切断型の３つの形態があり、キャップ層６を形成する材料の特性に従って３つの形態のうちのいずれか、又は３つの形態のうちの２つ以上の形態の組み合わせを採用することができる。以下、図３に示す３つの形態について詳しく説明する。

（ａ）規則陥没型
本形態では、サブミクロン以上の深さ及び幅を有する線状の溝が面内方向に規則的に設計された溝パターンに従って、図３（ａ）に示すように表面上に規則的に形成された溝を有する不連続層５を形成する。例えば溝の密度が０．２本／ｃｍ²以上、好ましくは０．５本／ｃｍ²以上になるように溝パターン（例えば格子線やハニカム線）を設計し、この溝パターンに従って不連続層５を形成する。溝の断面形状は図３（ａ）に示すように楔形形状であってもよいし、矩形形状であってもよい。溝パターンの形成方法としては、フォトリソグラフィ法及びエッチング法，フォトリソグラフィ法及びリフトオフ法，ＹＡＧレーザ等を用いたレーザスキャン加工法，放電スキャン法，マイクロローリング法，シャドーマスク蒸着法等を例示できる。また溝ではなく、ドット（点）状の陥没孔（凹部）を形成しても同様の効果を得ることができる。ドット状の陥没孔を形成する場合、陥没孔の密度が１００個／ｃｍ²以上、好ましくは１０００個／ｃｍ²以上になるように陥没孔パターンを設計することが望ましい。

（ｂ）不規則陥没型
本形態では、サブミクロン以上の深さ及び幅を有する線状の溝が面内方向に不規則に設計された溝パターンに従って、図３（ｂ）に示すように表面上に不規則に形成された溝を有する不連続層５を形成する。但しこの場合についても、溝の密度が０．２本／ｃｍ²以上、好ましくは０．５本／ｃｍ²以上になるように溝パターンを設計する。この場合の溝パターンの形成方法としては、サンドペーパーやステンレスウールを用いたヘアライン処理，粗研磨処理等を例示できる。またこの場合も、溝ではなく、ドット状の陥没孔を形成しても同様の効果を得ることができる。ドット状の陥没孔を形成する場合、陥没孔の密度が１００個／ｃｍ²以上、好ましくは１０００個／ｃｍ²以上になるように陥没孔パターンを設計することが望ましい。陥没孔パターンの形成方法としては、サンドブラスト処理やスパッタリング処理等を例示することができる。なお本形態は、（ａ）の形態と比較すると加工が極めて容易、且つ、安価であるが、溝の密度や深さを精密に管理することが難しい。このため、溝の平均密度が１桁〜４桁程度過剰になるように加工することが望ましい。

（ｃ）結合切断型
本形態では、キャップ層の表面に原子レベルの大量不連続性、すなわち高密度（１×１０¹⁸〜１０²²個／ｃｍ³）の未結合手を形成することにより、図３（ｃ）に示すように高密度の未結合手の集合体からなる不連続層５を形成する。このような不連続層５は、例えば不活性ガスプラズマを用いたプラズマボンバード処理（逆スパッタリング処理を含む）、又は不活性ガスイオンを用いた全面イオン注入処理により形成することができる。

連続層４と不連続層５の形成が完了すると、次に図２（ｂ）に示すように、大気圧，１７００℃のアルゴン雰囲気下において５分間ＳｉＣ基板１を急速加熱処理することにより、不純物イオンを活性化させて不純物領域７を形成する。なお上述のＰイオンの注入条件及び熱処理条件により形成されるｎ⁺ＳｉＣ領域の深さは約３５０ｎｍである。次に、ＳｉＣ基板１を十分に洗浄した後、９００℃の酸素雰囲気で６０分間熱処理することにより、図２（ｃ）に示すように連続層４と不連続層５を灰化させてＳｉＣ基板１表面から除去する。なお連続層４と不連続層５が消失した後はＳｉＣ基板１表面も僅かな時間９００℃の酸素雰囲気に曝されることになるが、この温度ではＳｉＣ基板１表面の酸化は殆ど進まないので事実上無視することができる。これにより一連の不純物領域形成工程は完了する。

〔実験例〕
口径２インチ，厚さ０．４ｍｍの４Ｈ−ＳｉＣ（０００１）基板１０枚を５枚ずつの２グループに分け、従来及び本実施形態の製造方法によりＰ不純物層を活性化させる比較実験を行った。その結果、従来の製造方法によりＰ不純物層を活性化させた場合、５枚全ての基板に破砕が確認されたのに対し、本実施形態の製造方法によりＰ不純物層を活性化させた場合には、５枚全ての基板について破砕が発生せず活性化を終了することができた。また本実施形態の製造方法により活性化させた基板表面の平坦度（荒れの度合）は従来の製造方法を用いた場合と同等であった。また口径７５ｍｍ，１００ｍｍの４Ｈ−ＳｉＣ基板及び６Ｈ−ＳｉＣ基板の活性化についても本実施形態の製造方法を適用した所、これら大口径基板でも破砕は確認されなかった。さらには口径１５０ｍｍの３Ｃ−ＳｉＣ基板の活性化（活性化条件は１４００℃，５分）についても本実施形態の製造方法を適用した所、同１５０ｍｍ基板でも破砕なく熱処理が正常に終了した。以上の実験事実から、本実施形態によれば口径が５０ｍｍ以上のＳｉＣ基板に対しても基板を破砕することなく活性化熱処理を施すことができることが確認された。

一般に、異種材料膜により表面が被覆された基板を昇温した時に基板が破砕する原因は、異種材料膜と基板との間の熱膨張係数差によって生じるバイメタル効果（応力発生）により生じる基板の湾曲であることが広く知られている。このため従来までは、基板との間の熱膨張係数差が小さい材料を用いることにより基板が破砕することを防止している。しかしながら、このような考えに基づいてＳｉＣ基板を熱処理したとしても、特に大口径基板における活性化熱処理では基板の破砕がしばしば発生することを発明者らは実験により確認しており、この実験事実は上述の考えと矛盾する。

発明者らは、この点について鋭意研究を重ねてきた結果、ＳｉＣ等のワイドギャップハンド半導体に対し活性化熱処理を行った実験結果から以下のことを知見した。まず、ＳｉＣ基板を高温に曝した場合、ＳｉＣ基板内には、Ｓｉ等の半導体基板等のように半導体基板に対し特定方向に応力が発生するのではなく、予測困難で不特定な方向に応力が分布していると考えられる。一方、ＳｉＣ基板表面に一様に形成されるキャップ層では、応力が特定方向に発生していることが考えられる。このため、一様に形成されているキャップ層に発生する応力は特定方向に作用し続けるが、ＳｉＣ基板内に発生する応力は予測困難で不特定な方向に発生しているため、ＳｉＣ表面のある領域では相殺されるどころが特定方向への応力が強まる結果となり、その合力に耐えきれずにＳｉＣ基板が破砕されると考えられる。

そこで発明者らは、キャップ層表面に不連続層５を意図的に形成することによって、キャップ層に発生する応力の方向を特定方向ではなく不均一な方向に発生させる構造とした。このような構成にすることにより、ＳｉＣ基板とキャップ層との間に発生する応力の発生方向のズレを緩和し、基板特定箇所に応力が集中することを防止でき、またＳｉＣ基板に発生する予測困難、且つ、不均一な内部応力分布（圧縮及び引張）の一部を相殺する確率を上げることができるので、ＳｉＣ基板が破砕することを抑制できる。

以上の説明から明らかなように、本発明の第１の実施形態となる半導体装置の製造方法によれば、ＳｉＣ基板１表面上に連続層４を形成し、連続層４の表面に連続層４の内部構成とは異なる内部構成を有する不連続層５を形成し、キャップ層６として連続層４及び不連続層５が形成されたＳｉＣ基板１に対し活性化熱処理を施し、活性化熱処理後のＳｉＣ基板１表面から連続層４と不連続層５を除去することにより、不純物領域６を形成する。そしてこのような製造方法によれば、上述の通り、ＳｉＣ基板１とキャップ層６との間に発生する応力の発生方向のズレを緩和し、基板特定箇所に応力が集中することを防止でき、またＳｉＣ基板１に発生する予測困難、且つ、不均一な内部応力分布の一部を相殺する確率を上げることができるので、ＳｉＣ基板１が破砕することを抑制し、ＳｉＣ基板１により半導体装置を製造する際に歩留まりが低下することを抑制できる。

〔第２の実施形態〕
次に、図４を参照して、本発明の第２の実施形態となる半導体装置の製造方法における不純物領域形成工程について説明する。本実施形態は、素子領域間を切断（スクライビング）する時のスクライブラインに合わせて素子領域上にキャップ層を設けるものである。このような構成の場合、スクライブラインに合わせてキャップ層を形成することができるので、大局的に見るとキャップ層が素子領域単位に分割された状態と等価であると見ることができる（素子領域上に設けられるキャップ層の一つ一つは第１の実施形態のように不連続層を有さない）。従って連続層の深度を計算しながら不連続層を形成する工程を省略して製造工程を簡略化することができる。

本発明の第２の実施形態となる半導体装置の製造方法では、不純物イオン注入が終了した段階で図４（ａ）に示すようにイオン注入マスク層２とイオン注入スルー膜３を除去する。これにより、幅Ｄのスクライブラインにより区画された不純物イオン領域ＩがＳｉＣ基板１表面に露出することになる。次に図４（ｂ）に示すように、炭素を主成分とする材料により形成され、スクライブラインに沿って形成された貫通溝を有する厚み０．１〜５μｍのキャップ層８をＳｉＣ基板１表面に被着させる。

具体的には、始めにＳｉＣ基板１表面に０．２〜１０μｍ程度の膜厚のポジ型のフォトレジスト膜を塗布してプリベークした後、スクライブラインの内側に選択的に照射するよに設計したフォトマスクと露光装置を用いて露光，現像することにより、スクライブライン上のフォトレジスト膜に貫通溝を形成する。次にＳｉＣ基板１を７５０℃の不活性ガス雰囲気で約２０分間熱処理することにより、フォトレジスト膜をグラファイト化してスクライブラインに貫通溝を有するキャップ層８を形成する。なおフォトレジスト膜の膜厚は、グラファイト化することにより約１／３〜２／３に収縮することを考慮して決めることが望ましい。

なお本実施形態では、フォトレジスト膜をグラファイト化することによりキャップ層８を形成したが、例えば、スクライブライン上にフォトレジストパターンを形成し、これを蒸着マスクとしてスパッタリング等により無定形炭素膜を蒸着し、フォトレジストパターンを溶解（リフトオフ）させることにより、スクライブライン上に無定形炭素からなるキャップ層８を形成してもよい。またスクライブラインの幅が大きい場合には、金属性の蒸着マスク（シャドーマスク）を使って基板表面に直接溝パターンを有するキャップ層８を形成してもよい。

キャップ層８の形成が完了すると、次に図４（ｃ）に示すように、大気圧のアルゴン雰囲気下，１７００℃において５分間ＳｉＣ基板１を急速加熱処理することにより、不純物イオンを活性化させて不純物領域７を形成する。なお本実施形態によれば、スクライブライン領域Ｒ２は例外的に表面荒れを起こすことになるが、スクライブラインは素子領域の外部に位置するので、半導体装置の特性や信頼性になんの悪影響も与えない。次にＳｉＣ基板１を十分に洗浄した後、９００℃の酸素雰囲気で６０分間熱処理することにより、図４（ｄ）に示すようにキャップ層８を灰化させてＳｉＣ基板１表面から完全に除去する。なおキャップ層８が消失した後はＳｉＣ基板１表面も僅かな時間９００℃の酸素雰囲気に曝されることになるが、この温度ではＳｉＣ基板１表面の酸化は殆ど進まないので事実上無視することができる。これにより一連の不純物領域形成工程は完了する。

〔実験例〕
口径２インチ〜１００ｍｍ，厚さ０．４ｍｍの４Ｈ−及び６Ｈ−ＳｉＣ（０００１）基板、口径２インチ〜１５０ｍｍ，厚さ０．３ｍｍの３Ｃ−ＳｉＣ（００１）基板それぞれ数枚について本実施形態の製造方法によりＰ不純物層を活性化させる実験を行った。その結果、全ての基板に破砕が発生せず活性化を終了することができた。また素子領域に対応する基板表面の平坦度（荒れの度合）は従来の製造方法を用いた場合と同等であった。この実験事実から、本実施形態によれば口径が５０ｍｍ以上のＳｉＣ基板に対しても基板を破砕することなく活性化熱処理を施すことができることが知見された。

以上の説明から明らかなように、本発明の第２の実施形態となる半導体装置の製造方法によれば、ＳｉＣ基板１の表面に所定間隔をあけて形成された不純物イオン注入領域Ｉ上にキャップ層８を形成し、キャップ層８が形成されたＳｉＣ基板１に対し熱処理を施すことにより不純物イオン注入領域Ｉ内の不純物イオンを活性化させ、熱処理の完了後にＳｉＣ基板１表面からキャップ層８を除去することにより、不純物領域７を形成する。そしてこのような製造方法によれば、ＳｉＣ基板１が破砕することを抑制し、ＳｉＣ基板１により半導体装置を製造する際に歩留まりが低下することを抑制できる。

以上、本発明者らによってなされた発明を適用した実施の形態について説明したが、この実施形態による本発明の開示の一部をなす記述及び図面により本発明は限定されることはない。例えば、上記実施形態では、炭素を主成分とする材料によりキャップ層６を形成したが、本発明はこれに限られることはなく、高温に耐え、熱膨張率が基板の熱膨張率と近く、基板と反応しない窒化アルミニウム等の材料によりキャップ層６を形成してもよい。によりこのように、本実施形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明の範疇に含まれることは勿論である。

本発明の第１の実施形態となる半導体装置の製造方法の流れを示す断面工程図である。図１に示す断面工程図の続きを示す断面工程図である。本発明の実施形態となるキャップ層の構成を示す模式図である。本発明の第２の実施形態となる半導体装置の製造方法の流れを示す断面工程図である。

符号の説明

１：ＳｉＣ基板
２：イオン注入マスク層
３：イオン注入スルー膜
４：連続層
５：不連続層
６，８：キャップ層
７：不純物領域
Ｉ：不純物イオン注入領域
Ｒ１：開口部領域

Claims

炭化珪素のワイドギャップ半導体により形成された半導体基板の表面上にイオン注入マスク層を形成する工程と、
半導体基板表面の素子領域に対応する位置の前記イオン注入マスク層を除去することによりマスク層の開口部を形成する工程と、
前記マスク層表面上及び前記開口部から露出している前記半導体基板表面上にイオン注入スルー層を形成する工程と、
前記イオン注入スルー層を介して前記半導体基板に不純物イオンを注入する工程と、
不純物イオン注入後の半導体基板表面から前記イオン注入マスク層と前記イオン注入スルー層を除去する工程と、
前記イオン注入マスク層と前記イオン注入スルー層が除去された半導体基板の表面上に格子結合が特定方向に一様に並んでいる状態または内部組織構造が一様な状態である内部構成を有する第１被膜層を形成する工程と、
前記第１被膜層の表面上に、特定方向に応力が発生しないように、格子結合が特定方向に一様に並んでいない状態、または格子結合が切られている状態、或いは内部組織構造が一様でない状態である内部構成を有する第２被膜層を形成する工程と、
前記第１被膜層と前記第２被膜層が形成された半導体基板に対し熱処理を施すことにより前記不純物イオンを活性化させる工程と、
前記熱処理後の半導体基板表面から前記第１被膜層と前記第２被膜層を除去する工程と
を有することを特徴とする半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法において、
前記第２被膜層が形成された後に残存する前記第１被膜層の膜厚が１００Å以上であることを特徴とする半導体装置の製造方法。
請求項１又は請求項２に記載の半導体装置の製造方法において、
前記第２被膜層は所定のパターンに従って表面上に規則的に形成された線状の溝を有することを特徴とする半導体装置の製造方法。
請求項３に記載の半導体装置の製造方法において、
前記第２被膜層は前記線状の溝を少なくとも０．２本／ｃｍ²以上有することを特徴とする半導体装置の製造方法。
請求項１又は請求項２に記載の半導体装置の製造方法において、
前記第２被膜層は所定のパターンに従って表面上に規則的に形成された点状の凹部を有することを特徴とする半導体装置の製造方法。
請求項５に記載の半導体装置の製造方法において、
前記第２被膜層は前記点状の凹部を少なくとも１００個／ｃｍ²以上有することを特徴とする半導体装置の製造方法。
請求項１又は請求項２に記載の半導体装置の製造方法において、
前記第２被膜層は表面上に不規則に形成された線状の溝を有することを特徴とする半導体装置の製造方法。
請求項７に記載の半導体装置の製造方法において、
前記第２被膜層は前記線状の溝を少なくとも０．２本／ｃｍ²以上有することを特徴とする半導体装置の製造方法。
請求項１又は請求項２に記載の半導体装置の製造方法において、
前記第２被膜層は表面上に不規則に形成された点状の凹部を有することを特徴とする半導体装置の製造方法。
請求項９に記載の半導体装置の製造方法において、
前記第２被膜層は前記点状の凹部を少なくとも１００個／ｃｍ²以上有することを特徴とする半導体装置の製造方法。
請求項３乃至請求項１０のうち、いずれか１項に記載の半導体装置の製造方法において、
フォトリソグラフィ法とエッチング法、フォトリソグラフィ法とリフトオフ法、レーザスキャン加工法、放電スキャン法、マイクロローリング法、及びシャドーマスク蒸着法のうち、いずれか１つの方法により前記溝又は前記凹部を形成することを特徴とする半導体装置の製造方法。
請求項７又は請求項８に記載の半導体装置の製造方法において、
サンドペーパー若しくはステンレスウールを用いたヘアライン処理、又は粗研磨処理により前記溝を形成することを特徴とする半導体装置の製造方法。
請求項９又は請求項１０に記載の半導体装置の製造方法において、
サンドブラスト処理、又はスパッタリング処理により前記凹部を形成することを特徴とする半導体装置の製造方法。
請求項１又は請求項２に記載の半導体装置の製造方法において、
前記第２被膜層は、前記第１被膜層の原子構造を切断することにより高密度に形成された未結合手の集合体であることを特徴とする半導体装置の製造方法。
請求項１４に記載の半導体装置の製造方法において、
プラズマボンバード処理、逆スパッタリング処理、及び全面イオン注入処理のうちのいずれかの処理により未結合手を形成することを特徴とする半導体装置の製造方法。
請求項１４又は請求項１５に記載の半導体装置の製造方法において、
前記未結合手の密度が１×１０¹⁸個／ｃｍ³以上１×１０²²個／ｃｍ³以下の範囲内にあることを特徴とする半導体装置の製造方法。
請求項１乃至請求項１６のうち、いずれか１項に記載の半導体装置の製造方法において、
前記半導体基板の口径又は一辺が５０ｍｍ以上の長さを有することを特徴とする半導体装置の製造方法。
請求項１乃至請求項１７のうち、いずれか１項に記載の半導体装置の製造方法において、
前記第１被膜層が炭素を主成分とする材料により形成されていることを特徴とする半導体装置の製造方法。
請求項１８に記載の半導体装置の製造方法において、
前記炭素を主成分とする材料は、グラファイト膜、無定形炭素膜、ＤＬＣ膜、及びダイヤモンド膜のうちのいずれかであること特徴とする半導体装置の製造方法。
炭化珪素のワイドギャップ半導体により形成された半導体基板と、
前記半導体基板の表面上に形成され、注入された不純物イオンが熱処理によって活性化された素子領域と、
前記素子領域を含む前記半導体基板表面に形成され、格子結合が特定方向に一様に並んでいる状態または内部組織構造が一様な状態である内部構成を有する第１被膜層と、
前記第１被膜層の表面上に形成され、特定方向に応力が発生しないように、格子結合が特定方向に一様に並んでいない状態、または格子結合が切られている状態、或いは内部組織構造が一様でない状態である内部構成を有する第２被膜層と
を有することを特徴とする半導体装置。