JP4969379B2 - 光導波路搭載基板及びその製造方法 - Google Patents

光導波路搭載基板及びその製造方法 Download PDF

Info

Publication number
JP4969379B2
JP4969379B2 JP2007239820A JP2007239820A JP4969379B2 JP 4969379 B2 JP4969379 B2 JP 4969379B2 JP 2007239820 A JP2007239820 A JP 2007239820A JP 2007239820 A JP2007239820 A JP 2007239820A JP 4969379 B2 JP4969379 B2 JP 4969379B2
Authority
JP
Japan
Prior art keywords
optical waveguide
layer
substrate
electric circuit
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007239820A
Other languages
English (en)
Other versions
JP2009069658A5 (ja
JP2009069658A (ja
Inventor
賢司 柳沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007239820A priority Critical patent/JP4969379B2/ja
Priority to KR1020080089350A priority patent/KR20090028435A/ko
Priority to US12/208,792 priority patent/US7747111B2/en
Priority to CN200810148806XA priority patent/CN101387721B/zh
Publication of JP2009069658A publication Critical patent/JP2009069658A/ja
Publication of JP2009069658A5 publication Critical patent/JP2009069658A5/ja
Application granted granted Critical
Publication of JP4969379B2 publication Critical patent/JP4969379B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2054—Light-reflecting surface, e.g. conductors, substrates, coatings, dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)

Description

本発明は、光電気混載パッケージ又は光電気混載基板等のように、信号伝達の光電気変換に伴う、光導波路搭載基板及びその製造方法に関する。
従来、光通信デバイスとして主流となっているレーザ発光素子（ＶＣＳＥＬ）や受光素子（ＰＤ）を基板等にフリップチップ実装した場合、光はデバイスから基板面に向けて垂直に出射される。
このため、光出射方向を基板平面に水平になるよう斜めミラーで９０度反射させる方法がとられる。
従来、光電気複合基板の製造では、電気基板と光導波路を別々に製造したのち、これらを組合せる方法がとられており、斜めミラーは、光導波路もしくはファイバに予めミラーを形成する方法か、もしくは、すでに出来上がったミラー部品を基板に実装する方法がとられていた。
図１及び図２は、光導波路に４５度反射ミラーを形成し、電気回路基板に光導波路を実装する、従来の光導波路搭載基板及びその製造方法を示す。図１に示す従来技術では、４５度ダイサーカット及びカット面平準化（エキシマレーザ加工等）を行い、又は、金型形成、金属（Ａｕなど）の蒸着等により光導波路１０を形成し、電気回路基板２０に搭載する方法である。
図２において、（１）上クラッド層１１を積層、硬化し、（２）この上クラッド層１１上にコア層１２を積層し、コア層１２をパターニングするとともに、現像、硬化し、（３）コア層１２の両端部をダイサーカット等で４５度斜め加工し斜面部を形成し、（４）４５度斜め加工したコア層１２の斜面部上に、例えば、Ａｕを蒸着する等でミラー１４を形成し、（５）上クラッド層１１の両端部、ミラー１４の部分を含むコア層１２上に下クラッド層１３を積層、硬化する。なお、上クラッド層１１及び下クラッド層１３は同一材料からなり、積層工程で一体のものとなる。
このようにして形成された上クラッド層１１、コア層１２、下クラッド層１３、４５度反射ミラー１４を含む４５度反射ミラー光導波路１０は、図１に示すように、電気回路基板２０に搭載される。電気回路基板２０は、４５度反射ミラー光導波路１０を搭載するための凹部２７を有し、この凹部２７に光導波路１０が矢印の方向に実装され、光導波路搭載電気回路基板が構成される。
なお、図１の電気回路基板２０において、２１は樹脂層、２２はＣｕよりなる回路パターン、２３はソルダーレジスト、２４はソルダーランド、２５は層間接続ビアないしスルーホールビア、２６はコア基板である。
光導波路を具備する電気回路基板についての先行技術として、次のようなものがある。
特許文献１（特許２５４６６８８号）によると、光導波路基板の表面部分に帯状の光導波路が設けられ、光導波路の両末端部の基板側には表面側に開口した凹部が形成され、光導波路の両端面に対向する基板側は、光導波路の光軸に４５度傾斜した斜め上向きの反射壁を構成している。したがって、光導波路基板に対して垂直に入射した光は、一方の４５度傾斜反射壁でもって９０度の角度に反射して光導波路の一端に入射され、光導波路の他端から出射した光は、光導波路の他方の４５度傾斜反射壁でもって９０度の角度に反射して光導波路基板に対して垂直に出射する。
また、特許文献２（特開２００３−２２７９５１号公報）によると、光導波シートと光結合するように光素子を実装する場合において、アライメント作業を不要とするために、光導波シートには光素子を所定の姿勢で設置・固定する為のガイド手段を設けた光導波路装置が開示されている。
特許２５４６６８８号 特開２００３−２２７９５１号公報
図１及び２に示した、従来の光導波路搭載基板及びその製造方法によると、電気回路基板と光導波路（ミラー部品）とを別々に製造した後、光導波路を電気回路基板に実装する方法がとられていた。したがって、電気回路基板の製造プロセス、光導波路（ミラー部品）の製造プロセス、光導波路を電気回路基板に実装するプロセスを別々に実行しなければならないため、作業効率やコストの点で問題がある。また、光導波路を電気回路基板の適正位置に位置決めして実装するための特別の手段が必要であった。
また、電気回路基板と光導波路を別々に製造するのではなく、電気回路基板の製造の延長として光導波路を形成する方法を考えた場合、４５度反射ミラーの構造や製造プロセスがネックとなっていた。
先行技術の中で特許文献１に開示されている構成は、光導波路基板に対して垂直に入射した光が、両側にある２つの４５度傾斜反射壁によって９０度ずつ反射し、光導波路基板に対して垂直に出射するように構成されている。しかしながら、電気回路基板の製造の延長として光導波路を形成するものではない。
また、特許文献２では、光導波シートと光結合するように光素子を実装するためのガイド手段を具備しているものの、電気回路基板の製造の延長として光導波路を形成するものではない。
そこで、本発明では、電気回路基板を製造する工程の中で、光導波路を形成する場合において、即ち、電気回路基板の製造の延長として光導波路を形成し、これにより、光伝送のための４５度反射ミラーの形成を容易にすると共に、光導波路の構造を簡単にした光導波路搭載基板及びその製造方法を提供することを課題とする。
上記の課題を達成するために、本発明によれば、表面に絶縁層を有し且つ該絶縁層の下層に外部に導通する導体層を有する電気回路基板上に光導波路を形成する光導波路搭載基板の製造方法であって、前記表面絶縁層に少なくとも１つの開口部を設けて、前記導体層を露出させ、該表面絶縁層上に、前記開口部に対応する位置の開口部を有する下クラッド層を形成する工程と、該下クラッド層を含む前記表面絶縁層上にめっきレジスト層を形成し、該めっきレジスト層の前記開口部に対応する位置に開口部を形成する工程と、前記開口部に露出している外部に導通する前記導体層を電極として、電解めっきを施し、前記表面絶縁層、前記下クラッド層及び前記めっきレジスト層を貫通する前記開口部を第１の金属で充填する工程と、前記めっきレジスト層を除去し、前記第１の金属による突起部を形成する工程と、該突起部を傾斜面に加工する工程と、該傾斜面上に第２の金属からなる反射面を形成する工程と、該反射面を含む前記下クラッド層上にコア層を積層する工程と、該コア層上に上クラッド層を積層する工程と、を含むことを特徴とする光導波路搭載基板の製造方法が提供される。
この場合において、電解めっきにより形成する前記突起部はＣｕからなり、前記傾斜面に形成する反射面はＡｕから成り、該傾斜反射面は基板面に対して４５度の角度に加工されることを特徴とする。
また、本発明によれば、電気回路基板上に搭載された光導波路を有する光導波路搭載基板であって、該基板の表面に形成された下クラッド層と、該下クラッド層上に積層された該コア層と、該コア層上に積層された上クラッド層とから成り、該コア層には、少なくとも１つの傾斜した光反射ミラーを有し、該光反射ミラーは、前記の導体層を電極として利用した電解めっきで形成した、傾斜した第１の金属層の表面に、該第１の金属層とは異なる光反射性の第２の金属層を形成したものであることを特徴とする。この場合において、前記光反射ミラーは光導波路に対して４５度の角度に配置されていることを特徴とする。
光導波路に対して４５度の角度に配置された前記光反射ミラーは少なくとも２個所に設けられ、該光導波路に対して直角に入射した光が、一方の光反射ミラーで９０度の角度で反射して該光導波路のコア層の光経路を通過し、他方の光反射ミラーで９０度の角度で再度反射し、該光導波路に対して入射した光と、該光導波路から出射する光の方向は１８０度逆方向となることを特徴とする。
また、光導波路に対して４５度の角度に配置された前記光反射ミラーは１個所にのみ設けられ、該光導波路に対して直角に入射した光が、前記光反射ミラーで９０度の角度で反射して該光導波路のコア層の光経路を通過し、光導波路の端面を出射した光は、該光導波路の端面に近接して配置された光ファイバに入射されるように構成されていることを特徴とする。
本発明によれば、電気回路基板の製造工程の延長として、電気回路基板上に光伝送のための、例えば４５度反射ミラーを形成することにより、光導波路に反射ミラー構造を設置する必要がなくなり、光導波路の構造が単純になる。これにより、電気回路基板の製造工程の延長で電気回路基板上に光導波路を形成することが可能になる。よって、従来、光電気回路基板においては、別々に製造していた電気回路基板と光導波路とを電気回路基板製造の延長線上で一括して製造でき、製造工数やコストを低減することができる。
以下、添付図面を参照して本発明の実施形態を詳細に説明する。
図３及び図４は本発明の実施形態による光導波路搭載基板の製造方法を各工程順に示したものである。図３（ａ）は、多層の電気回路基板の断面図である。図３（ａ）に示した電気回路基板において、２１は絶縁樹脂層、２２はＣｕよりなる回路パターン、２３はソルダーレジスト、２４はソルダーランド、２５は層間接続ビアないしスルーホールビア、２６はＦＲ−４等の材質から成る絶縁コア基板である。
光導波路を形成する電気回路基板の表面の絶縁層は、平坦なソルダーレジスト２３の面から成るが、このソルダーレジスト面２３は所定の光導波路を形成するのに必要な面積を有する。また、本発明では、このソルダーレジスト２３の下層として、基板の外部に電気的に接続可能なＣｕよりなる導体層２７が形成されている。この導体層２７は後に行われる電解めっき工程で電極として機能するものである。そして、この導体層２７上のソルダーレジスト２３には開口部２８が形成される。この開口部２８は、後の工程で４５度傾斜ミラーを形成する位置に対応する位置に設けられる。
まず最初、図３（ｂ）に示すように、ソルダーレジスト面２３上に光導波路の下クラッド層３０を積層する。この下クラッド層２０の厚さｔは約１０μｍ程度である。下クラッド層２０は周知の方法でパターニングされ、且つ現像され、ソルダレジスト２３の開口部２８に対応する位置に開口部３０ａが形成される。
次に、図３（ｃ）に示すように、下クラッド層２０を含む電気回路基板のソルダーレジスト面２３の全域にめっきレジスト層３１として、ドライフィルムを積層する。このドライフィルム３１の厚さｔは約３５μｍ程度である。このドライフィルム３１も周知の方法でパターニングされ、且つ現像され、ソルダレジスト２３の開口部２８及び下クラッド層３の開口部３０ａに対応する位置に開口部３１ａが形成される。
次に図３（ｄ）において、開口部２８、３０ａ及び３１ａに露出している導体層２７を電極として電解めっきを施し、表面絶縁層であるソルダレジスト２３等、下クラッド層３０及びめっきレジスト層３１を貫通する開口部２８、３０ａ及び３１ａをＣｕ等の金属で傾斜ミラーを形成するのに必要な高さまで充填する。
形成すべき光導波路１０が、電気回路基板に対して垂直に入射した光を、光導波路を通過させて光導波路基板に対して垂直に１８０度反対方向に出射するように構成する場合は、光導波路の４５度反射ミラーは、２個所に形成されることとなる。したがって、この場合においては、４５度反射ミラー形成個所は２個所となり、開口部２８、３０ａ及び３１ａも２個所あることとなる。なお、光導波路の４５度反射ミラーは、後述のように、１個所にのみ形成される場合もある。
次に、図３（ｅ）において、めっきレジスト層３１を除去する。これにより、４５度反射ミラーを形成すべき個所２つの個所に金属（Ｃｕ）の突起状の部分３２、３２が残ることとなる。
次に、図４（ａ）において、４５度ダイサーブレード３５によるダイシング、もしくは、４５度研磨板などで、２個所の金属（Ｃｕ）突起３２、３２のそれぞれについて両面を４５度に斜めにカットする。ダイシング等によるカット面にキズや凹み発生した場合、更に、無電解Ｃｕめっき、或いはＮｉめっきを用いてカット面の表面を平滑化する。
次に図４（ｂ）において、４５度に傾斜した金属（Ｃｕ）突起面３４に、金属スパッタ、蒸着等によりＡｕ層３６を形成し、これをＡｕミラー３６とする。次に、図４（ｃ）において、この電気回路基板上にコア層３７を積層する。このコア等を形成する材料は、フィルム状で未硬化のものを用いる。マスク（図示せず）等を用いてパターニングを行い、現像する。コア層の材料３７は未硬化のため、突起部分３２、３２の先端まで平坦化する。
次に、コア層３７上に上クラッド層３８を積層し、パターニングして、現像を行う。上クラッド層３８の厚さは約１０μｍ程度である。これにより、光導波路を内蔵した光導波路搭載型電気回路基板が完成する。もっとも、上述の実施形態では、金属ミラー３６を２個所に設けたが、後述のように、金属ミラー３６を１個所にのみ設ける場合もある。
図５は図３及び図４の工程により作製した本発明の光導波路搭載基板の１実施形態であって、同一の電気回路基板上で発光及び受光による光信号伝送をする場合の光導波路搭載基板の断面図である。図６は本発明の光導波路搭載基板の他の実施形態であって、電気回路基板上に発光（もしくは受光）を行い、光ファイバなどで光信号伝送をする場合の光導波路搭載基板の断面図である。
図５に示した実施形態では、図３及び図４の工程により多層電気回路基板の上面に光導波路５０に形成される。ここで、前述のように光導波路５０は下クラッド層３０、中央のコア層３７、上クラッド層３８の積層体からなり、コア層３７の光導波路５０両端の近傍には、４５度傾斜したＡｕミラー（反射面）３６を有する。そして、光導波路５０の両側にある２つのＡｕミラー３６、３６間のコア層３７の部分が光の経路５１を規定する。
多層電気回路基板の上面で且つ光導波路５０の一方の側に隣接して、例えばＶＣＳＥＬ等の発光デバイス４０が搭載される。この発光デバイス４０は、そのデバイス本体に発光部４１を具備していると共に、バンプ４２により多層電気回路基板のソルダーランド２４に接続され、基板との間の電気的な接続が行われる。また、透明性アンダーフイル材４３によりこの発光デバイス４０が多層電気回路基板に搭載される。その場合において、発光部４１の光軸が多層電気回路基板の上面に対して、また、光導波路５０に対して光の経路５１に対して垂直となるように、更にまた、発光部４１の光軸が一方の金属反射面３６に対して４５度の角度で入射されるように、発光デバイス４０が多層電気回路基板に位置決めされている。
一方、受光デバイス６０は、多層電気回路基板の上面で且つ光導波路５０の他方の側に隣接して、例えばＦＤ等の受光デバイス６０が搭載される。この受光デバイス６０は、そのデバイス本体に受光部６１を具備していると共に、発光デバイス４０の場合と同様に、バンプ４２により多層電気回路基板のソルダーランド２４に接続され、基板との間の電気的な接続が行われる。また、発光デバイス４０の場合と同様に、透明性アンダーフイル材４３によりこの発光デバイス４０が多層電気回路基板に搭載される。その場合において、受光部６１の光軸が多層電気回路基板の上面に対して、また、光導波路５０に対して光の経路５１に対して垂直となるように、更にまた、受光部６１の光軸が他方の金属反射面３６に対して４５度の角度となるように、発光デバイス４０が多層電気回路基板に位置決めされている。
したがって、発光デバイス４０の発光部４１から光導波路５０に対して垂直に入射した光は、一方のＡｕミラー反射面３６により９０度の角度で反射し、光導波路５０のコア層３７の光経路５１を通過し、光導波路５０の他方のＡｕミラー反射面３６を９０度の角度で反射し、受光デバイス４０の受光部４２に受光される。
図６に示した他の実施形態において、図５の実施形態と相違する点は、図５の実施形態では、１対の金属反射面３６を光導波路５０の両端の近傍に１個所ずつ設けていたのに対し、図６の実施形態では、光導波路５０に一方の端部近傍にのみ、１個所の金属反射面３６を設ける点、及び図５の実施形態で設けていた受光素子６０に代えて、信号伝達用の光ファイバ７０を、光導波路５０の光軸と光ファイバ７０の光軸とが一致するように、光導波路５０の他端面に光ファイバ７０の入射面が僅かな間隔で対向するように配置されている点が異なる。
したがって、発光デバイス４０の発光部４１から光導波路５０に対して垂直に入射した光は、Ａｕミラー反射面３６により９０度の角度で反射し、光導波路５０のコア層３７の光経路５１を通過し、光導波路５０の他端面より光ファイバ７０に入射され、光信号の伝送が行われる。
もっとも、図に示す実施形態において、発光デバイス４０を受光デバイスに置き換え、光ファイバ７０から光導波路５０へ入射した光をＡｕミラー反射面３６により９０度の角度で反射させ、受光デバイスで受光させるように構成することも勿論可能である。
以上添付図面を参照して本発明の実施形態について説明したが、本発明は上記の実施形態に限定されるものではなく、本発明の精神ないし範囲内において種々の形態、変形、修正等が可能である。
上述のように、本発明によれば、電気回路基板の製造工程の延長で電気回路基板上に光導波路を形成することが可能になり、従来の光電気回路基板においては、別々に製造していた電気回路基板と光導波路とを電気回路基板製造の延長線上で一括して製造でき、製造工数やコストを低減することができる。したがって、本発明は光部品及び電気部品の混載型パッケージ、光部品と電気部品の混載基板、その他、光信号伝送用のあらゆる基板の製造に利用することができる。
光導波路に４５度反射ミラーを形成する従来例を工程順に示す。 電気回路基板に光導波路を実装する従来例を示す断面図である。 本発明による光導波路搭載基板の製造方法（前半工程）を示す。 本発明による光導波路搭載基板の製造方法（後半工程）を示す。 本発明により製造した光導波路搭載基板の１実施形態を示す。 本発明により製造した光導波路搭載基板の他の実施形態を示す。
符号の説明
２１ 樹脂層
２２ 回路パターン
２３ ソルダーレジスト（表面絶縁層）
２４ ソルダーランド
２５ 層間接続ビアないしスルーホールビア
２６ コア基板
３０ 下クラッド層
３１ めっきレジスト（ドライフィルム）
３２ 金属（Ｃｕ）突起
３４ ４５度カット面
３５ ダイサーカット
３６ 金属（Ａｕ）反射面
３７ コア層
３８ 上クラッド層

Claims (2)

  1. 表面に絶縁層を有し且つ該絶縁層の下層に外部に導通する導体層を有する電気回路基板上に光導波路を形成する光導波路搭載基板の製造方法であって、
    前記表面絶縁層に少なくとも１つの開口部を設けて、前記導体層を露出させ、
    該表面絶縁層上に、前記開口部に対応する位置の開口部を有する下クラッド層を形成する工程と、
    該下クラッド層を含む前記表面絶縁層上にめっきレジスト層を形成し、該めっきレジスト層の前記開口部に対応する位置に開口部を形成する工程と、
    前記開口部に露出している前記導体層を電極として、電解めっきを施し、前記表面絶縁層、前記下クラッド層及び前記めっきレジスト層を貫通する前記開口部を第１の金属で充填する工程と、
    前記めっきレジスト層を除去し、前記第１の金属による突起部を形成する工程と、
    該突起部を傾斜面に加工する工程と、
    該傾斜面上に第２の金属からなる反射面を形成する工程と、
    該反射面を含む前記下クラッド層上にコア層を積層する工程と、
    該コア層上に上クラッド層を積層する工程と、
    を含むことを特徴とする光導波路搭載基板の製造方法。
  2. 電解めっきにより形成する前記突起部はＣｕからなり、前記傾斜面に形成する反射面はＡｕから成り、該傾斜反射面は基板面に対して４５度の角度に加工されることを特徴とする請求項１に記載の光導波路搭載基板の製造方法。
JP2007239820A 2007-09-14 2007-09-14 光導波路搭載基板及びその製造方法 Active JP4969379B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007239820A JP4969379B2 (ja) 2007-09-14 2007-09-14 光導波路搭載基板及びその製造方法
KR1020080089350A KR20090028435A (ko) 2007-09-14 2008-09-10 광 도파로 탑재 기판 및 그 제조 방법
US12/208,792 US7747111B2 (en) 2007-09-14 2008-09-11 Optical waveguide mounted substrate and method of producing the same
CN200810148806XA CN101387721B (zh) 2007-09-14 2008-09-12 安装有光学波导的基板以及制造该基板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007239820A JP4969379B2 (ja) 2007-09-14 2007-09-14 光導波路搭載基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2009069658A JP2009069658A (ja) 2009-04-02
JP2009069658A5 JP2009069658A5 (ja) 2010-08-26
JP4969379B2 true JP4969379B2 (ja) 2012-07-04

Family

ID=40454545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007239820A Active JP4969379B2 (ja) 2007-09-14 2007-09-14 光導波路搭載基板及びその製造方法

Country Status (4)

Country Link
US (1) US7747111B2 (ja)
JP (1) JP4969379B2 (ja)
KR (1) KR20090028435A (ja)
CN (1) CN101387721B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101750679B (zh) * 2010-01-21 2012-10-17 华为技术有限公司 一种光通信***以及光连接器
JP2012109475A (ja) 2010-11-19 2012-06-07 Rohm Co Ltd 発光装置、発光装置の製造方法、および光学装置
WO2012070381A1 (ja) * 2010-11-22 2012-05-31 日本電気株式会社 実装構造及び実装方法
JP5479310B2 (ja) * 2010-12-03 2014-04-23 新光電気工業株式会社 光導波路及びその製造方法と光導波路装置
US8968987B2 (en) 2012-01-11 2015-03-03 International Business Machines Corporation Implementing enhanced optical mirror coupling and alignment utilizing two-photon resist
EP2881773B1 (en) * 2013-12-03 2018-07-11 ams AG Semiconductor device with integrated mirror and method of producing a semiconductor device with integrated mirror
KR102349774B1 (ko) 2015-03-11 2022-01-10 삼성전자주식회사 광전 회로
US9721812B2 (en) * 2015-11-20 2017-08-01 International Business Machines Corporation Optical device with precoated underfill
WO2019010495A1 (en) * 2017-07-07 2019-01-10 Arizona Board Of Regents On Behalf Of The University Of Arizona QUICK MANUFACTURING OF OPTICAL OPTICAL COUPLER IN POLYMER BY GRAY LEVEL LITHOGRAPHY
CN107340573B (zh) * 2017-08-25 2019-06-21 西安电子科技大学 叠层光电互联印制板及其实现方法
JP2021148851A (ja) * 2020-03-17 2021-09-27 沖電気工業株式会社 光電融合モジュール及びその製造方法
US20220196914A1 (en) * 2020-12-22 2022-06-23 Intel Corporation Waveguide with self-aligned mirror in package for long range chip-to-chip communications
JPWO2022264322A1 (ja) * 2021-06-16 2022-12-22

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2546688B2 (ja) 1987-09-14 1996-10-23 富士通株式会社 受光器構造
JP3117107B2 (ja) * 1993-08-03 2000-12-11 シャープ株式会社 光集積回路素子の組立構造
KR0178492B1 (ko) * 1995-12-21 1999-04-15 양승택 기울어진 공진기로 편광특성이 제어된 표면방출 레이저 다이오드 제조방법
US5760479A (en) * 1996-02-29 1998-06-02 Texas Instruments Incorporated Flip-chip die attachment for a high temperature die to substrate bond
KR100277695B1 (ko) * 1998-09-12 2001-02-01 정선종 에스 오 아이 광도파로를 이용한 하이브리드 광집적회로용 기판 제조방법
TW460717B (en) * 1999-03-30 2001-10-21 Toppan Printing Co Ltd Optical wiring layer, optoelectric wiring substrate mounted substrate, and methods for manufacturing the same
JP3764640B2 (ja) * 2000-09-26 2006-04-12 京セラ株式会社 光モジュール及びその製造方法
JP2002277694A (ja) * 2001-03-19 2002-09-25 Mitsubishi Electric Corp 光導波路および電気回路を有する基板およびその製造方法
JP2003050329A (ja) * 2001-08-06 2003-02-21 Toppan Printing Co Ltd 光・電気配線基板及びその製造方法並びに実装基板
JP2003227951A (ja) 2002-02-05 2003-08-15 Canon Inc 光導波装置、その製造方法、およびそれを用いた光電気混載基板
JP2004102216A (ja) * 2002-07-16 2004-04-02 Ngk Spark Plug Co Ltd 光路変換部を備える光導波基板およびその製造方法
US7092603B2 (en) * 2004-03-03 2006-08-15 Fujitsu Limited Optical bridge for chip-to-board interconnection and methods of fabrication
JP2006201499A (ja) * 2005-01-20 2006-08-03 Sony Corp 光通信モジュール
JP4624162B2 (ja) * 2005-04-07 2011-02-02 京セラ株式会社 光電気配線基板
JP2009069668A (ja) * 2007-09-14 2009-04-02 Shinko Electric Ind Co Ltd 光導波路搭載基板及びその製造方法
KR20090054812A (ko) * 2007-11-27 2009-06-01 삼성전기주식회사 광기판 제조방법

Also Published As

Publication number Publication date
US7747111B2 (en) 2010-06-29
KR20090028435A (ko) 2009-03-18
US20090074353A1 (en) 2009-03-19
CN101387721A (zh) 2009-03-18
CN101387721B (zh) 2012-09-05
JP2009069658A (ja) 2009-04-02

Similar Documents

Publication Publication Date Title
JP4969379B2 (ja) 光導波路搭載基板及びその製造方法
JP2009069668A (ja) 光導波路搭載基板及びその製造方法
TWI426306B (zh) 光學導波管及其製造方法，暨光電混 合基板之製造方法
JP4457545B2 (ja) 光・電気配線基板、実装基板及び光電気配線基板の製造方法
US7596289B2 (en) Optical/electrical hybrid substrate
US7164815B2 (en) Manufacturing method of an optical waveguide
US9671575B2 (en) Optical waveguide device and method of manufacturing the same
JP6115067B2 (ja) 光モジュール
JP5395734B2 (ja) 光電気複合基板の製造方法
US8909005B2 (en) Photoelectric conversion module having pattern for restricting a position of an optical fiber
US20090148096A1 (en) Optical interconnection device
US11378763B2 (en) Optical waveguide having support member, optical waveguide mounting substrate and optical transceiver
US20110007998A1 (en) Optical waveguide, opto-electronic circuit board, and method of fabricating opto-electronic circuit board
JP2010028006A (ja) 光学装置
US9244224B2 (en) Optical waveguide device
JP5300700B2 (ja) 光配線基板
US10928598B2 (en) Optical waveguide mounting substrate and optical communication device
US20240027713A1 (en) Substrate with optical waveguide and optical communication device
JP2018054669A (ja) 光電気配線基板の製造方法、電子装置の製造方法および光電気配線基板
JP2022084183A (ja) 光導波路装置、光通信装置及び光導波路装置の製造方法
JP5158905B2 (ja) 光回路基板およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100708

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120403

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4969379

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150