JP4951851B2

JP4951851B2 - Semiconductor device

Info

Publication number: JP4951851B2
Application number: JP2004295947A
Authority: JP
Inventors: 好弘高野
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2004-10-08
Filing date: 2004-10-08
Publication date: 2012-06-13
Anticipated expiration: 2024-10-08
Also published as: JP2006108543A

Description

本発明は、トランジスタのオンからオフさせるときのターンオフ時間を短くした半導体装置に関するものである。さらに詳しくは、トランジスタのベース側にダイオードと抵抗の並列回路を内蔵して、ターンオフ時間を短くする半導体装置に関するものである。 The present invention relates to a semiconductor device in which a turn-off time when a transistor is turned off is shortened. More specifically, the present invention relates to a semiconductor device in which a parallel circuit of a diode and a resistor is built in the base side of a transistor to shorten the turn-off time.

従来、トランジスタを実質的にオンからオフさせる時間、すなわち蓄積時間ｔｓｔｇと上昇時間ｔｆとの和で表されるターンオフ時間は、トランジスタの構造上避けることができず、高速のスイッチング速度を必要とする場合には、図６に示されるように、トランジスタＱ１が組み込まれる回路に外付けでベース側に抵抗Ｒ１とダイオードＤ１を並列に接続することにより、ベース電流の立下り（オフ時）に電流を流してターンオフ時間の短縮化が図られている。スイッチング時間はトランジスタと回路構成により異なり、この抵抗Ｒ１とダイオードＤ１はトランジスタが組み込まれる回路に応じて、適正な組み合わせになるようにそれぞれ設定される。なお、Ｃはコレクタ、Ｅはエミッタをそれぞれ示す（例えば、特許文献１参照）。
特開平１１−８７５２３号公報 Conventionally, the time for which the transistor is substantially turned on and off, that is, the turn-off time represented by the sum of the accumulation time tstg and the rise time tf is unavoidable due to the transistor structure, and requires a high switching speed. In this case, as shown in FIG. 6, by connecting a resistor R1 and a diode D1 in parallel to the base side externally to the circuit in which the transistor Q1 is incorporated, current is supplied at the fall of the base current (when off). The turn-off time is shortened. The switching time varies depending on the transistor and the circuit configuration, and the resistor R1 and the diode D1 are set to be an appropriate combination according to the circuit in which the transistor is incorporated. C denotes a collector, and E denotes an emitter (see, for example, Patent Document 1).
Japanese Patent Laid-Open No. 11-87523

しかしながら、上記従来の構成では、トランジスタのターンオフ時間を短くするため、トランジスタが組み込まれる外部回路に抵抗とダイオードを組み込むと、その抵抗やダイオードを組み込むスペースやその配線を回路基板などに確保する必要があり、電子機器の小形化の妨げになると共に、部品の増加や組立工数の増加によるコストアップの原因となる。 However, in the conventional configuration, in order to shorten the turn-off time of the transistor, when a resistor and a diode are incorporated in an external circuit in which the transistor is incorporated, it is necessary to secure a space for incorporating the resistor and the diode and a wiring thereof on a circuit board or the like. This hinders downsizing of electronic equipment and increases costs due to an increase in parts and assembly man-hours.

一方、トランジスタのターンオフ時間が問題となるのは、とくにスイッチング時間が高速を必要とする特殊な使用の場合であり、しかもそのトランジスタが組み込まれる回路にも依存するため、またトランジスタに抵抗およびダイオードを内蔵するとその抵抗やダイオードを製造するプロセスが新たに必要となり、トランジスタの製造プロセスも複雑になりコストアップになるため、抵抗とダイオードが内蔵されたトランジスタは作られていない。 On the other hand, the transistor turn-off time becomes a problem especially in the case of special use that requires a high switching time, and also depends on the circuit in which the transistor is incorporated. If it is built-in, a process for manufacturing the resistor and the diode is newly required, and the manufacturing process of the transistor becomes complicated and the cost is increased. Therefore, a transistor with a built-in resistor and diode is not made.

しかし、同じ製造工程で製造されるトランジスタはその特性も均一になり、そのトランジスタが組み込まれる回路も一定であれば、その回路に適用するように、抵抗値およびダイオードを設定することにより、その回路でほぼ一定のスイッチング速度のトランジスタが得られる。 However, if the transistor manufactured in the same manufacturing process has uniform characteristics, and the circuit in which the transistor is incorporated is also constant, the circuit can be set by setting the resistance value and the diode to be applied to the circuit. Thus, a transistor having a substantially constant switching speed can be obtained.

本発明は、前記問題に鑑み、一定の回路に適したターンオフ時間の短い特性を有しながら、従来の製造工程を利用して製造工程を複雑にすることなく、抵抗とダイオードを内蔵する半導体装置を提供することを目的とする。 In view of the above problems, the present invention provides a semiconductor device having a built-in resistor and diode without complicating the manufacturing process using a conventional manufacturing process while having a characteristic of a short turn-off time suitable for a certain circuit. The purpose is to provide.

この目的を達成するために、本発明による半導体装置は、第１導電型の半導体層からなるコレクタ領域と、コレクタ領域内に表面から形成される第２導電型のベース領域と、ベース領域内に表面から形成される第１導電型のエミッタ領域とからなるトランジスタと、ベース領域から離間した第１導電型の半導体層の表面から形成される第２導電型のアノード領域と、アノード領域内に表面から形成される第１導電型のカソード領域とからなるダイオードと、第１導電型の半導体層表面において、コレクタ領域とエミッタ領域とベース領域とカソード領域とアノード領域とをそれぞれ絶縁するとともに、エミッタ領域とベース領域とカソード領域とアノード領域との表面に開口部を有した絶縁膜と、アノードとカソードの間の前記絶縁膜上に導体層を積層した抵抗部と、エミッタ領域表面に形成されたエミッタ電極と、ベース領域表面とアノード領域表面に形成されたベース電極と、カソード領域表面に形成されたカソード電極と、コレクタ領域裏面に形成されたコレクタ電極とを備え、ベース電極とカソード電極との間でダイオードと抵抗部とが電気的に並列接続されたことを特徴とする。 To achieve this object, a semiconductor device according to the present invention includes a collector region composed of a first conductivity type semiconductor layer, a second conductivity type base region formed from the surface in the collector region, and a base region. A transistor comprising a first conductivity type emitter region formed from the surface; a second conductivity type anode region formed from the surface of the first conductivity type semiconductor layer spaced from the base region; and a surface in the anode region In the surface of the first conductivity type semiconductor layer, the collector region, the emitter region, the base region, the cathode region, and the anode region are insulated from each other, and the emitter region is formed on the surface of the first conductivity type semiconductor layer. And an insulating film having openings on the surfaces of the base region, the cathode region, and the anode region, and the insulating film between the anode and the cathode. Layered resistor section, emitter electrode formed on the emitter region surface, base electrode formed on the base region surface and anode region surface, cathode electrode formed on the cathode region surface, and formed on the back surface of the collector region And a diode and a resistance portion are electrically connected in parallel between the base electrode and the cathode electrode .

かかる構成によれば、従来と同様の製造工程で、ターンオフ時間の短縮が図れる半導体装置が得られる。 According to this configuration, a semiconductor device can be obtained in which the turn-off time can be shortened by the same manufacturing process as in the prior art.

また、前記第１導電型および前記第２導電型の領域により形成される前記ダイオードと、前記導電体層により形成される前記抵抗部は、並列に接続されている。 In addition, the diode formed by the first conductive type and the second conductive type region and the resistor formed by the conductive layer are connected in parallel.

かかる構成によれば、ターンオフ時間の短縮が図れる半導体装置が得られる。 According to this configuration, a semiconductor device that can shorten the turn-off time can be obtained.

また、前記導電体層は、ポリシリコン膜から形成される。 The conductor layer is made of a polysilicon film.

かかる構成によれば、導電体層がポリシリコン膜で形成されることにより、抵抗値の制御を容易にすることができる。 According to such a configuration, the resistance value can be easily controlled by forming the conductor layer with the polysilicon film.

また、前記絶縁膜は、窒化ケイ素または酸化ケイ素から形成される。 The insulating film is made of silicon nitride or silicon oxide.

かかる構成によれば、効率よく、また安定して絶縁膜を形成することができる。 According to such a configuration, the insulating film can be formed efficiently and stably.

以上詳述したように、本発明は組み込みスペース、回路基板、組立工数の増大もなく、トランジスタのベース側に抵抗とダイオードを並列接続することにより、ターンオフ時間の短縮を図ることができる優れた半導体装置を実現するものである。 As described above in detail, the present invention is an excellent semiconductor capable of shortening the turn-off time by connecting a resistor and a diode in parallel to the base side of the transistor without increasing the installation space, the circuit board, and the number of assembly steps. The device is realized.

以下、本発明の実施形態について図面を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図３に示されるものは、本発明の等価回路図である。トランジスタＱ２に抵抗Ｒ２、ダイオードＤ２を並列にベース側に接続し、内蔵したものである。 What is shown in FIG. 3 is an equivalent circuit diagram of the present invention. A resistor R2 and a diode D2 are connected in parallel to the base side of the transistor Q2 and incorporated.

図１は本発明の実施形態における半導体装置の断面を示した図である。また、図２は本発明の実施形態における半導体装置の平面を示した図である。 FIG. 1 is a cross-sectional view of a semiconductor device according to an embodiment of the present invention. FIG. 2 is a plan view of the semiconductor device according to the embodiment of the present invention.

第１導電形、たとえばＮ形の半導体基板からなるコレクタ領域１と、コレクタ領域１内に表面から形成される第２導電形、たとえばＰ形のベース領域２と、ベース領域２内に表面から形成される第１導電形、たとえばＮ形のエミッタ領域３とからトランジスタの各半導体領域が形成される。 A collector region 1 made of a first conductivity type, for example, an N-type semiconductor substrate, a second conductivity type, for example, a P-type base region 2 formed from the surface in the collector region 1, and a surface in the base region 2 Each semiconductor region of the transistor is formed from the first conductivity type, for example, N-type emitter region 3 to be formed.

また、第２導電形、たとえばＰ形のアノード領域４とアノード領域内に表面から形成される第１導電形、たとえばＮ形のカソード領域５から、ダイオードの各半導体領域が形成される。その表面にたとえばチッ化ケイ素や酸化ケイ素からなる絶縁膜１１が設けられ、ポリシリコン膜などからなる導電体層６が積層される。 Each semiconductor region of the diode is formed from a second conductivity type, for example, a P-type anode region 4 and a first conductivity type, for example, an N-type cathode region 5 formed from the surface in the anode region. An insulating film 11 made of, for example, silicon nitride or silicon oxide is provided on the surface, and a conductor layer 6 made of a polysilicon film or the like is laminated.

エミッタ領域３およびベース領域２とアノード領域４およびカソード領域５の表面の絶縁膜の一部が除去され電気的に接続してベース電極７およびエミッタ電極８とカソード電極９が設けられる。アノード領域４とベース領域２との電極は分離されず電気的に接続されている。 A part of the insulating film on the surfaces of the emitter region 3, the base region 2, the anode region 4, and the cathode region 5 is removed and electrically connected to provide the base electrode 7, the emitter electrode 8, and the cathode electrode 9. The electrodes of the anode region 4 and the base region 2 are electrically connected without being separated.

また、ポリシリコン膜などからなる導電体層６の一端はベース電極７に、他の一端はカソード電極９に接続されており、コレクタ領域１となる半導体基板の裏面にコレクタ電極１０が形成される。 Also, one end of the conductor layer 6 made of a polysilicon film or the like is connected to the base electrode 7 and the other end is connected to the cathode electrode 9, and the collector electrode 10 is formed on the back surface of the semiconductor substrate that becomes the collector region 1. .

具体的な構造について図４の製造工程図を参照しながら説明する。 A specific structure will be described with reference to the manufacturing process diagram of FIG.

まず、図４（ａ）に示されるように、たとえばＮ形半導体基板からなるコレクタ領域１の表面からＰ形不純物を拡散してＰ形拡散領域からなるベース領域２およびダイオードのアノード領域４を同時に形成する。 First, as shown in FIG. 4A, for example, a P-type impurity is diffused from the surface of a collector region 1 made of an N-type semiconductor substrate so that a base region 2 made of a P-type diffusion region and an anode region 4 of a diode are simultaneously formed. Form.

次に、図４（ｂ）に示されるように、半導体基板の表面にレジストマスク（図示しない）を形成してＮ形不純物を拡散してＮ形領域からなるエミッタ領域３およびダイオードのカソード領域５を同時に形成する。 Next, as shown in FIG. 4B, a resist mask (not shown) is formed on the surface of the semiconductor substrate, and N-type impurities are diffused to form an emitter region 3 composed of an N-type region and a cathode region 5 of the diode. Are formed at the same time.

次に、図４（ｃ）に示されるように、全面にＣＶＤ法などによりＳｉＯ₂ 、Ｓｉ₃Ｎ₄ などの絶縁膜１１を形成する。 Next, as shown in FIG. 4C, an insulating film 11 such as SiO ₂ or Si ₃ N ₄ is formed on the entire surface by CVD or the like.

次に、図４（ｄ）に示されるように、その表面にポリシリコン膜をＣＶＤ法などにより成膜し、レジストマスク（図示しない）により覆われずに露出しているポリシリコン膜をエッチングすることによりパターニングし、導電体層６を形成する。ポリシリコン膜は、０.１〜１μｍ程度の厚さで、比抵抗がたとえば１０〜５０Ω・ｃｍになるように成膜する。このポリシリコン膜は、その導入される不純物濃度および堆積される厚さによりその抵抗値を任意に設定することができる。 Next, as shown in FIG. 4D, a polysilicon film is formed on the surface by a CVD method or the like, and the exposed polysilicon film is etched without being covered with a resist mask (not shown). Thus, the conductive layer 6 is formed by patterning. The polysilicon film is formed to have a thickness of about 0.1 to 1 μm and a specific resistance of, for example, 10 to 50 Ω · cm. The resistance value of the polysilicon film can be arbitrarily set depending on the impurity concentration and the deposited thickness.

次に、図４（ｅ）に示されるように、レジストマスク１２によりエミッタ領域３、ベース領域２、アノード領域４、カソード領域５の表面の絶縁膜をエッチングする。 Next, as shown in FIG. 4E, the insulating films on the surfaces of the emitter region 3, the base region 2, the anode region 4, and the cathode region 5 are etched using the resist mask 12.

次に、図４（ｆ）に示されるように、レジストマスク１２を除去すると、コンタクト領域が露出される。 Next, as shown in FIG. 4F, when the resist mask 12 is removed, the contact region is exposed.

次に、図５（ｇ）に示されるように、全面にたとえばＡｌを蒸着する。 Next, as shown in FIG. 5G, for example, Al is deposited on the entire surface.

次に、図５（ｈ）に示されるように、レジストマスク１３により覆われずに露出しているＡｌをエッチングする。 Next, as shown in FIG. 5H, the exposed Al that is not covered by the resist mask 13 is etched.

次に、図５（ｉ）に示されるように、ベース電極７、エミッタ電極８、カソード電極９を形成する。ベース電極７はダイオードのアノード領域４とも接続されている。このとき、ポリシリコンにより形成された抵抗体６の一端はアノード電極と接合し、他の一端をカソード電極と接合させる。 Next, as shown in FIG. 5I, a base electrode 7, an emitter electrode 8, and a cathode electrode 9 are formed. The base electrode 7 is also connected to the anode region 4 of the diode. At this time, one end of the resistor 6 made of polysilicon is joined to the anode electrode, and the other end is joined to the cathode electrode.

次に、図５（ｊ）に示されるように、半導体基板（コレクタ領域１）の裏面にたとえばＡｕの金属膜をコレクタ電極１０として形成する。 Next, as shown in FIG. 5 (j), for example, a metal film of Au is formed as the collector electrode 10 on the back surface of the semiconductor substrate (collector region 1).

本発明の半導体装置は、高速のスイッチング速度を必要とする電子回路に有用である。 The semiconductor device of the present invention is useful for an electronic circuit that requires a high switching speed.

本発明の半導体装置の実施形態における断面図Sectional drawing in embodiment of the semiconductor device of this invention 本発明の半導体装置の実施形態における平面図The top view in embodiment of the semiconductor device of this invention 本発明の半導体装置の等価回路図Equivalent circuit diagram of semiconductor device of the present invention 本発明の半導体装置の製造工程を示す図The figure which shows the manufacturing process of the semiconductor device of this invention 本発明の半導体装置の製造工程を示す図The figure which shows the manufacturing process of the semiconductor device of this invention 従来の半導体装置の等価回路図Equivalent circuit diagram of conventional semiconductor device

符号の説明Explanation of symbols

１コレクタ領域
２ベース領域
３エミッタ領域
４アノード領域
５カソード領域
６導電体層
７ベース電極
８エミッタ電極
９カソード電極
１０コレクタ電極
１１絶縁膜
１２、１３レジストパターン DESCRIPTION OF SYMBOLS 1 Collector area | region 2 Base area | region 3 Emitter area | region 4 Anode area | region 5 Cathode area | region 6 Conductor layer 7 Base electrode 8 Emitter electrode 9 Cathode electrode 10 Collector electrode 11 Insulating film 12, 13 Resist pattern

Claims

第１導電型の半導体層からなるコレクタ領域と、
前記コレクタ領域内に表面から形成される第２導電型のベース領域と、
前記ベース領域内に表面から形成される第１導電型のエミッタ領域とからなるトランジスタと、
前記ベース領域から離間した前記第１導電型の半導体層の表面から形成される第２導電型のアノード領域と、
前記アノード領域内に表面から形成される第１導電型のカソード領域とからなるダイオードと、
前記第１導電型の半導体層表面において、前記コレクタ領域と前記エミッタ領域と前記ベース領域と前記カソード領域と前記アノード領域とをそれぞれ絶縁するとともに、前記エミッタ領域と前記ベース領域と前記カソード領域と前記アノード領域との表面に開口部を有した絶縁膜と、
前記アノードと前記カソードの間の前記絶縁膜上に導体層を積層した抵抗部と、
前記エミッタ領域表面に形成されたエミッタ電極と、
前記ベース領域表面と前記アノード領域表面に形成されたベース電極と、
前記カソード領域表面に形成されたカソード電極と、
前記コレクタ領域裏面に形成されたコレクタ電極とを備え、
前記ベース電極と前記カソード電極との間で前記ダイオードと前記抵抗部とが電気的に並列接続されたことを特徴とする半導体装置。 A collector region comprising a semiconductor layer of a first conductivity type;
A base region of a second conductivity type formed from the surface in the collector region;
A transistor comprising a first conductivity type emitter region formed from the surface in the base region ;
A second conductivity type anode region formed from the surface of the first conductivity type semiconductor layer spaced from the base region ;
A diode comprising a first conductivity type cathode region formed from the surface in the anode region ;
Insulating the collector region, the emitter region, the base region, the cathode region, and the anode region on the surface of the semiconductor layer of the first conductivity type, respectively, and the emitter region, the base region, the cathode region, and the An insulating film having an opening on the surface of the anode region;
A resistance portion in which a conductor layer is laminated on the insulating film between the anode and the cathode;
An emitter electrode formed on the surface of the emitter region;
A base electrode formed on the base region surface and the anode region surface;
A cathode electrode formed on the surface of the cathode region;
A collector electrode formed on the back surface of the collector region,
The semiconductor device , wherein the diode and the resistor are electrically connected in parallel between the base electrode and the cathode electrode .

前記導電体層は、ポリシリコン膜からなることを特徴とする請求項１記載の半導体装置。 The semiconductor device according to claim 1 , wherein the conductor layer is made of a polysilicon film.

前記絶縁膜は、窒化ケイ素または酸化ケイ素からなることを特徴とする請求項１乃至２記載の半導体装置。 The semiconductor device according to claim 1 , wherein the insulating film is made of silicon nitride or silicon oxide.