JP4949279B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP4949279B2
JP4949279B2 JP2008010489A JP2008010489A JP4949279B2 JP 4949279 B2 JP4949279 B2 JP 4949279B2 JP 2008010489 A JP2008010489 A JP 2008010489A JP 2008010489 A JP2008010489 A JP 2008010489A JP 4949279 B2 JP4949279 B2 JP 4949279B2
Authority
JP
Japan
Prior art keywords
layer
conductor
wiring board
electronic component
cylindrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008010489A
Other languages
English (en)
Other versions
JP2009170849A (ja
JP2009170849A5 (ja
Inventor
昌宏 春原
啓 村山
孝治 山野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008010489A priority Critical patent/JP4949279B2/ja
Priority to US12/348,514 priority patent/US8183469B2/en
Publication of JP2009170849A publication Critical patent/JP2009170849A/ja
Publication of JP2009170849A5 publication Critical patent/JP2009170849A5/ja
Application granted granted Critical
Publication of JP4949279B2 publication Critical patent/JP4949279B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0311—Metallic part with specific elastic properties, e.g. bent piece of metal as electrical contact
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/1059—Connections made by press-fit insertion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、半導体素子等の電子部品を配線基板に実装するための技術に係り、特に、電子部品を着脱自在に実装し得るよう適応された配線基板（以下、便宜上、「パッケージ」ともいう。）及びその製造方法に関する。
半導体素子等の電子部品（チップ）を配線基板（パッケージ）に表面実装する場合、チップとパッケージを電気的に接続する方法として、ワイヤボンディングやフリップチップ・ボンディング等の手法が用いられている。ワイヤボンディングの場合、パッケージ上に実装されたチップの周囲にボンディングエリア（ワイヤを接続するためのパッドが配列された領域）を必要とし、その分だけパッケージの面積が大きくなるのに対し、フリップチップ・ボンディングの場合、パッケージ上に導電性バンプを介してチップを実装できるため、チップの周囲にボンディングエリアを必要とせず、パッケージの小型化という点で有用である。
かかるフリップチップ・ボンディング型の電子部品装置においては、チップとパッケージの電気的な接続は、チップ側とパッケージ側に同じ金属材料からなるバンプを設け、もしくはチップ側にのみ金属バンプを設け、これら同一金属バンプを介して両者を接合する方法（同一金属による接合）や、チップ側とパッケージ側に異なる金属材料からなるバンプを設け、これら異種金属バンプを介して両者を接合する方法（異種金属による接合）を用いて行われていた。例えば、同一金属による接合の態様としては、はんだバンプとはんだバンプの接合があり、異種金属による接合の態様としては、銅（Ｃｕ）バンプとはんだバンプの接合、金（Ａｕ）バンプとはんだバンプの接合などがある。
上記の従来技術に関連する技術としては、例えば、特許文献１に記載された半導体チップの実装基板への実装構造、特許文献２に記載されたバンプ付きワークの実装基板、特許文献３に記載された電子部品接続用の端子装置がある。また、特許文献４に記載されたボールグリッドアレイ接続システム（ボールソケット）、特許文献５に記載されたポスト又はボールを接続するためのソケットコネクタ、特許文献６に記載されたスタッドバンプソケットがある。
特開２０００−１８３５０７号公報 特開平１０−１６３２６７号公報 特開平１−２２６１６０号公報 特表２００９−５４３３６０号公報 特表２００９−５２７８７４号公報 特開２００６−４９２８号公報
上述したように従来のフリップチップ・ボンディング型の電子部品装置においては、チップとパッケージの電気的な接続は、同一金属バンプを用いた接合や異種金属バンプを用いた接合を介して行われていた。このような電子部品装置は、その出荷に先立ち、チップをパッケージに実装した状態で詳細な機能についての電気的試験（製品としての信頼性の評価）が行われるのが一般的である。しかしながら、従来のフリップチップ・ボンディング型の電子部品装置では、このような信頼性評価のための試験を行ったときに、以下の問題が生じていた。
すなわち、異種金属による接合の場合、その接合界面に合金層が形成される。例えば、図９（ａ）に一例として示すように、配線基板５０の保護膜５１（例えば、ソルダレジスト層）から露出するパッド部５２（例えば、銅（Ｃｕ）／ニッケル（Ｎｉ）／金（Ａｕ）のめっき層）にはんだバンプＢＰ１（その主要金属として錫（Ｓｎ）を含有するもの）を設け、チップ６０の保護膜６１（例えば、パッシベーション膜）から露出するパッド部６２（例えば、アルミニウム（Ａｌ）の導体層）に銅（Ｃｕ）バンプＢＰ２を設け、各金属バンプＢＰ１，ＢＰ２を溶融などにより接合した場合、その接合界面には合金層（Ｃｕ−Ｓｎ）ＢＭが形成される。
このような合金層ＢＭは、熱ストレスに対して概して脆いため、チップ実装後に温度サイクル試験（例えば、＋１２５〜１５０℃と−４０〜６５℃の間で温度を変化させ、それを繰り返して、製品の特性変化を調べる試験）を行ったときに破断するおそれがあり、場合によっては、図示のように合金層ＢＭに「破断」（ＢＲで示す部分）が生じてしまうといった問題があった。また、高温放置試験（例えば、１５０℃の温度の環境下に一定時間放置しておく試験）では、熱によって金属原子が流動し易くなるため、合金層ＢＭのエリアが拡大し、破断に至るケースが増えるといった問題があった。
図９（ａ）に示す例では、異種金属バンプＢＰ１，ＢＰ２を用いてチップ６０と配線基板５０を接合した場合の「破断」の発生について説明したが、このような導電性バンプにおける「破断」は、同一金属による接合を行った場合にも同様に起こり得る。例えば、導電性バンプの材料として共晶はんだ（錫（Ｓｎ）と鉛（Ｐｂ）の組成からなるもの）もしくは鉛フリーはんだ（例えば、Ｓｎと銀（Ａｇ）とＣｕの組成からなるもの）を用いた場合、図示のような局所的な合金層ＢＭは形成されないものの、当該導電性バンプ中にＳｎ−ＰｂもしくはＳｎ−Ａｇ−Ｃｕの合金が分布しているので、温度条件や試験時間によっては同様の破断が発生し得る。
このような「破断」に対処するため、実装するチップと配線基板をアンダーフィル樹脂で固定化する方法がとられている。図９（ｂ）はその一例を示したものである。図示の例では、実装すべきチップ６０（保護膜６１から露出するパッド部６２）に設けられた電極端子としてのバンプＢＰが、配線基板５０の保護膜５１から露出するパッド部５２にフリップチップ接続され、配線基板５０とチップ６０の隙間にアンダーフィル樹脂７０が充填されて硬化されている。この方法では、チップ６０と配線基板５０はアンダーフィル樹脂７０を介して一体化されるので、接続信頼性は向上する。
しかしながら、配線基板５０とチップ６０の隙間にアンダーフィル樹脂７０を充填するための処理を必要とするため、工数が増加し、コストの上昇を招くといった問題がある。また、アンダーフィル樹脂７０を硬化させるためにベーキング（加熱処理）を施すが、基板５０との熱膨張係数が異なるため、図示のようにアンダーフィル樹脂７０が収縮し、配線基板５０の周囲部分がチップ搭載面側に反ってしまうといった問題があった。さらに、反り具合の程度によってはチップ６０が剥がれてしまうこともあり、接続信頼性が損なわれるといった課題があった。
本発明は、かかる従来技術における課題に鑑み創作されたもので、実装する電子部品との間に熱膨張係数の違いに起因した応力が発生した場合でもその応力を有効に吸収し、電子部品との電気的導通状態を確実に維持すると共に、実装後の基板の反りを実質的に無くし、コスト低減に寄与することができる配線基板及びその製造方法を提供することを目的とする。
上記の従来技術の課題を解決するため、本発明の一形態によれば、電子部品を実装する配線基板であって、前記電子部品の電極端子と嵌合する筒状の外部接続端子を備え、該外部接続端子は、前記配線基板の電子部品実装面側に形成されたパッド部上に形成された第１の導体部と、該第１の導体部の周縁部分に電気的に接続され、前記電子部品の電極端子が差し込まれたときに当該電極端子の外周面がその中央部分の内周面と緊密に接触するような形状に湾曲して筒状に形成された第２の導体部と、該第２の導体部の内側の底部近傍で前記第１の導体部と第２の導体部とを接合するように設けられた第３の導体部とを有することを特徴とする配線基板が提供される。
この形態に係る配線基板の構成によれば、外部接続端子の一部を構成する第２の導体部は、電子部品の電極端子が差し込まれたときに当該電極端子の外周面がその中央部分の内周面と緊密に接触するような形状に湾曲して筒状に形成されている。これにより、電子部品の実装後に、例えば、温度サイクル試験等において配線基板と電子部品の熱膨張係数の違いに起因して両者間に応力（熱ストレス）が発生し、両者の相対位置が多少ずれた場合でも、外部接続端子は、筒状に成形された第２の導体部により、電子部品の電極端子との緊密な接触状態を保ったまま、その発生した応力に応じて弾性変形することができる。つまり、外部接続端子は、発生した熱ストレスを有効に吸収しながら電子部品との電気的導通状態を確実に維持することができる。
また、配線基板に電子部品を実装するにあたり、従来技術（図９（ｂ）参照）において実装時に使用されていたアンダーフィル樹脂を使用する必要がないので、従来技術に見られたような配線基板の反りを実質的に無くすことができる。また、アンダーフィル樹脂を充填するための工数が不要となるため、コスト低減に寄与することができる。
また、本発明の他の形態によれば、上記の形態に係る配線基板を製造する方法が提供される。その一形態に係る配線基板の製造方法は、電子部品実装面側にパッド部が形成された配線基板本体を作製する工程と、前記配線基板本体の前記電子部品実装面側の面全体に導体層を形成する工程と、前記導体層上の前記パッド部に対応する箇所に、形成すべき外部接続端子の外形を画定するための柱状の犠牲層を形成する工程と、前記犠牲層から露出する前記導体層を除去する工程と、前記柱状の犠牲層の側面を、その中央部分がくびれるように湾曲した形状に成形する工程と、該成形された犠牲層の側面に、前記パッド部上の導体層部分に接続される筒状の導体層を形成する工程と、前記犠牲層を、前記筒状の導体層の内側の底部近傍の一部分を残して除去する工程とを含むことを特徴とする。
また、他の形態に係る配線基板の製造方法は、電子部品実装面側にパッド部が形成された配線基板本体を作製する工程と、前記配線基板本体の電子部品実装面側に、前記パッド部に対応する箇所に開口部を備えたレジスト層を形成する工程と、前記レジスト層の開口部内に、常温よりも高い温度状態で、形成すべき外部接続端子の一部を構成する第１の導体層を形成する工程と、前記第１の導体層上に、常温よりも高い温度状態で、該第１の導体層を構成する材料よりも熱膨張係数の小さい材料からなる第２の導体層を形成する工程と、常温状態で前記レジスト層を除去する工程とを含むことを特徴とする。
本発明に係る配線基板及びその製造方法の他の構成／プロセス上の特徴及びそれに基づく特有の利点等については、以下の発明の実施の形態を参照しながら説明する。
以下、本発明の好適な実施の形態について、添付の図面を参照しながら説明する。
（第１の実施形態…図１〜図５参照）
図１は本発明の第１の実施形態に係る配線基板の構成を断面図の形態で示したものである。図示の例では、本実施形態の配線基板１０に電子部品としての半導体チップ３０が着脱自在に実装され得る様子を示している。
本実施形態に係る配線基板１０は、基本的には、配線基板本体を構成する樹脂基板１１と、この樹脂基板１１の両面にそれぞれ所要の形状にパターニングされた配線層１２及び１３と、各配線層１２，１３のそれぞれ所要の箇所に画定されたパッド部１２Ｐ，１３Ｐを除いて両面を覆うように形成された保護膜としての絶縁層１４及び１５とを備えて構成されている。さらに、チップ実装面側の絶縁層（図示の例では、上側の絶縁層１４）上の所要の箇所に、本発明を特徴付ける外部接続端子２０が設けられている。
この外部接続端子２０は、図示のように当該絶縁層１４から露出するパッド部１２Ｐに電気的に接続された導体層（ベース部）１６と、このベース部１６の絶縁層１４上に延在する周縁部分に電気的に接続され、筒状に成形された導体層（筒状導体部）１７と、この筒状導体部１７の内側の底部近傍でベース部１６と筒状導体部１７とを接合するように設けられた導体層（補強部）１８とから構成されている。外部接続端子２０の要部をなす筒状導体部１７は、特に図示はしていないが上方から断面的に見ると、実装するチップ３０の電極端子３１の形状（本実施形態では「円柱状」）に合わせて「円いリング」の形状に形成されている。また、図示のように側面から断面的に見ると、筒状導体部１７の中央部分（高さ方向において１／２の高さに対応する部分）の直径が他の部分の直径と比べて小さくなるように（つまり、中央部分に「くびれ」をもたせるように）湾曲して形成されている。このように外部接続端子２０は、その外形が「筒」の形状に似ていることから、以下の記述では、便宜上、「筒状端子」ともいう。
つまり、この筒状端子（外部接続端子）２０は、その一部分であるベース部１６が、当該絶縁層１４から露出するパッド部１２Ｐに電気的に接続され、かつ、その要部である筒状導体部１７が、実装するチップ３０の電極端子３１が差し込まれたときに当該電極端子３１の外周面が筒状導体部１７の中央部分の内周面と緊密に接触するような形状に湾曲して形成されている。このような緊密な接触を確実なものにするため、本実施形態では、図示のように筒状導体部１７の各部分の寸法とチップ３０の電極端子３１の寸法との間に特定の関係をもたせている。すなわち、筒状導体部１７の中央部分の直径をＡ、チップ３０の電極端子３１を受け入れる側の開口部分の直径をＢ、チップ３０の電極端子３１の直径をＣとすると、Ａ（例えば、５０μｍ）＜Ｃ（例えば、１００μｍ）＜Ｂ（例えば、１５０μｍ）の関係を満たすように各値を選定している。
このように本実施形態では、配線基板１０の筒状端子（外部接続端子）２０に、実装するチップ３０の電極端子３１が差し込まれて、両端子が互いに嵌合した状態で接続されるようになっている。つまり、配線基板１０の筒状端子２０とチップ３０の電極端子３１との電気的導通（チップ３０の実装）は、従来のようにバンプ形成素材（はんだ等）の溶融や接合等による固定的な接続ではなく、図１に示すように着脱自在の機械的な嵌合による接触によって確保されている。
かかる筒状端子２０の構造により、チップ実装後の温度サイクル試験等において配線基板１０とチップ３０の熱膨張係数の違いに起因して上下方向／水平方向に応力（熱ストレス）が発生し、両者の相対位置が多少ずれた場合でも、筒状端子２０（筒状導体部１７）は、チップ３０の電極端子３１を着脱自在に差し込んで嵌合できるような形状に成形されているので、当該電極端子３１との緊密な接触状態を保ったまま、その発生した応力の方向に応じて弾性変形することができる。つまり、筒状端子２０は、チップ実装後の温度サイクル試験等において発生した熱ストレスを有効に吸収する機能（応力緩和機能）を有している。
図２はその効果を模式的に示したものであり、（ａ）は配線基板１０にチップ（電子部品）３０を実装した状態（電子部品装置４０）において温度サイクル試験等を行う前（応力が発生していない場合）の状態、（ｂ）はその応力が上下方向に発生した場合の状態、（ｃ）はその応力が水平方向に発生した場合の状態をそれぞれ示している。（ａ）の状態が本来の実装状態であるとすると、（ｂ），（ｃ）の状態のように上下方向、水平方向に応力が発生して両者の相対位置が多少ずれた場合でも、図示のように筒状導体部１７が弾性変形することで、筒状導体部１７の中央部分の内周面とチップ３０の電極端子３１の外周面との緊密な接触状態（両者間の電気的導通状態を保ったままの実装状態）を確実に維持することができる。
再び図１を参照すると、チップ実装面側と反対側の絶縁層１５から露出するパッド部１３Ｐには、本配線基板１０をプリント配線板等のマザーボード（実装用基板）に実装する際に使用される外部接続端子（図中破線で示すような金属バンプ（ボール）ＥＴや、金属ピン等）がはんだ等を介して接合されるようになっている。このような外部接続端子は出荷する際に設けておいてもよいし、後で必要なときに外部接続端子を接合できるように当該パッド部１３Ｐを露出させた状態のままにしておいてもよい。この場合、当該パッド部１３Ｐの表面にはニッケル（Ｎｉ）／金（Ａｕ）めっき等の処理を施しておく。
また、配線基板１０の配線基板本体を構成する樹脂基板１１の形態としては、少なくとも最表層に配線層が形成された基板であって、各配線層が基板内部を通して電気的に接続されている形態のものであれば十分である。樹脂基板１１の内部には配線層が形成されていてもよいし、形成されていなくてもよい。本発明を特徴付ける部分ではないので詳細な図示は省略するが、樹脂基板１１の内部に配線層が形成されている形態の場合には、基板内部で絶縁層を介在させて形成された各配線層及び各配線層間を相互に接続するビアホールを介して最表層の各配線層が電気的に接続されている。この形態の基板としては、例えば、ビルドアップ工法を用いて形成され得る多層構造の配線基板がある。一方、樹脂基板１１の内部に配線層が形成されていない形態の場合には、この樹脂基板１１の所要箇所に適宜形成されたスルーホールを介して最表層の各配線層が電気的に接続されている。
本実施形態に係る配線基板１０は、図１、図２に示されるように、実装するチップ（電子部品）３０の電極端子３１を受け入れるための筒状端子（外部接続端子）２０を備え、この筒状端子２０の一部分であるベース部１６を、電子部品実装面側の最外層の絶縁層１４から露出するパッド部１２Ｐに電気的に接続し、かつ、筒状端子２０の要部である筒状導体部１７を、チップ３０の電極端子（円柱状の導体バンプ３１）が差し込まれたときに当該電極端子３１の外周面が筒状導体部１７の中央部分の内周面と緊密に接触するような形状に湾曲させて形成したことを特徴とする。本実施形態の配線基板１０を構成する各構成部材の材料や大きさ等については、以下のプロセスに関連させて具体的に説明する。
以下、本実施形態に係る配線基板１０を製造する方法について、その製造工程を順に示す図３、図４及び図５を参照しながら説明する。なお、各工程図に示す例では、図示の簡単化のため、本発明に関連する部分（筒状端子２０及びその周辺部分）、すなわち、配線基板のチップ実装面側の構成のみを示している。
先ず最初の工程では（図３（ａ）参照）、本発明を特徴付ける筒状端子２０を形成する前の段階にある配線基板を作製する。すなわち、配線基板本体を構成する樹脂基板１１の両面に所要の形状にパターニングされた配線層１２及び１３（図１参照）を有し、各配線層１２，１３の所要の箇所に画定されたパッド部１２Ｐ，１３Ｐ（図１参照）を除いて両面を覆うように形成された保護膜としての絶縁層１４及び１５（図１参照）を備えた構造体を作製する。
樹脂基板１１の形態としては、上述したように少なくとも最表層に配線層が形成された基板であって、各配線層が基板内部を通して電気的に接続されている形態のものであれば十分である。例えば、ビルドアップ工法を用いた多層構造の配線基板を利用することができる。その典型的な製造プロセスは、ベース基材としてのコア基板を中心としてその両面に、絶縁層の形成、絶縁層におけるビアホールの形成、ビアホールの内部を含めた配線パターン（配線層）の形成を順次繰り返して積み上げていくものである。絶縁層の材料としては典型的にエポキシ樹脂が用いられ、配線層の材料としては典型的に銅（Ｃｕ）が用いられる。かかるプロセスを経て形成された最表層の配線層１２，１３は、基板内部の所要箇所に適宜形成された各配線層及び各配線層間を相互に接続するビアホールを介して電気的に接続されている。
最表層の配線層１２，１３の所定の箇所に画定されるパッド部１２Ｐ，１３Ｐ（図１）には、外部接続端子（筒状端子２０の一部分、マザーボード等に実装する際に使用される金属ボールＥＴ等）が接合されるので、配線層（Ｃｕ）１２，１３上にニッケル（Ｎｉ）めっき及び金（Ａｕ）めっきをこの順に施しておくのが望ましい。これは、外部接続端子を接合したときのコンタクト性を良くするため（Ａｕ層）と、パッド部１２Ｐ，１３Ｐを構成するＣｕ層とＡｕ層との密着性を高め、ＣｕがＡｕ層中へ拡散するのを防止するため（Ｎｉ層）である。つまり、パッド部１２Ｐ，１３ＰはＣｕ／Ｎｉ／Ａｕの３層構造となっている。
さらに樹脂基板１１の両面に、それぞれ保護膜として機能するソルダレジスト層１４及び１５（図１参照）を形成する。例えば、感光性のエポキシ樹脂を樹脂基板１１及び各配線層１２，１３上に塗布し、それぞれ樹脂層を所要の形状（配線層１２，１３のパッド部１２Ｐ，１３Ｐを除いた形状）にパターニングすることで、ソルダレジスト層１４，１５を形成することができる。
次の工程では（図３（ｂ）参照）、樹脂基板１１のチップ実装面側の面全体に、後の工程で電解めっきを行う際の給電層として利用されるシード層１６を形成する。例えば、チップ実装面側の全面（ソルダレジスト層１４及びパッド部１２Ｐ上）に、スパッタリングによりチタン（Ｔｉ）の導体層を０．１μｍ程度の厚さに形成した後、このＴｉ層上に、スパッタリングにより白金（Ｐｔ）の導体層を０．３μｍ程度の厚さに形成し、さらにこのＰｔ層上に、スパッタリングにより金（Ａｕ）の導体層を０．２μｍ程度の厚さに形成して、Ｔｉ／Ｐｔ／Ａｕの３層構造からなるシード層１６を形成する。
次の工程では（図３（ｃ）参照）、シード層１６上にパターニング材料を使用してめっきレジストを形成し、その所要の箇所を開口する（開口部ＯＰ１を備えたレジスト層Ｒ１の形成）。この開口部ＯＰ１は、形成すべき所要のパターンの形状、すなわち、図１に示した筒状端子２０の筒状導体部１７の外形（チップ３０の電極端子３１を受け入れる側の開口部分の直径Ｂ）に応じた形状に従ってパターニング形成される。パターニング材料としては、感光性のドライフィルム、又は液状のフォトレジスト（例えば、ノボラック系樹脂、エポキシ系樹脂等の液状レジスト）を用いることができる。
例えば、ドライフィルムを使用する場合、典型的にレジスト材料をポリエステルのカバーシートとポリエチレンのセパレータシートの間に挟んだ構造となっているので、表面洗浄→ラミネーション前処理（セパレータシート剥離）→大気中でのレジストラミネーション→露光→カバーシート剥離→現像の工程を経て、パターニングされたレジスト層Ｒ１を形成する。具体的には、先ずシード層１６の表面を洗浄した後、その表面にドライフィルム（厚さ１２０μｍ程度）を熱圧着により貼り付け、このドライフィルムに対し、所要のパターンの形状にパターニングされたマスク（図示せず）を用いて紫外線（ＵＶ）照射による露光を施して硬化させ、さらに所定の現像液（ネガ型のレジストの場合には有機溶剤を含む現像液、ポジ型のレジストの場合にはアルカリ系の現像液）を用いて当該部分をエッチング除去し（開口部ＯＰ１の形成）、所要のパターンの形状に応じたレジスト層Ｒ１を形成する。同様に、液状のフォトレジストを用いた場合にも、表面洗浄→表面にレジスト塗布→乾燥→露光→現像の工程を経て、所要形状にパターニングされたレジスト層Ｒ１を形成することができる。
次の工程では（図３（ｄ）参照）、レジスト層Ｒ１の開口部ＯＰ１（図３（ｃ））から露出しているシード層１６上に、このシード層１６を給電層として利用した電解めっきにより導体層１８を形成する。本実施形態では、シード層１６上に銅（Ｃｕ）の電解めっきを施して、厚さ１００μｍ程度の導体層（Ｃｕポスト）１８を形成する。
この導体層１８は、筒状端子２０の筒状導体部１７の外形を画定するための犠牲層として利用され、後述するようにその大部分がエッチング除去される。また、この導体層１８の最終的に残される一部分は、筒状端子２０のベース部１６を介してパッド部１２Ｐと筒状導体部１７との接続性を向上させるための補強部として利用される。
次の工程では（図４（ａ）参照）、めっきレジスト（図３（ｄ）のレジスト層Ｒ１）を除去する。例えば、めっきレジストとしてドライフィルムを使用した場合には、水酸化ナトリウムやモノエタノールアミン系などのアルカリ性の薬液を用いて除去することができる。また、めっきレジストとしてノボラック系樹脂、エポキシ系樹脂等の液状レジストを使用した場合には、アセトンやアルコール等を用いて除去することができる。これによって、導体層（Ｃｕポスト）１８及びシード層１６が露出する。このままでは、図示のように各パッド部１２Ｐがシード層１６を介して電気的に相互接続された状態にある。
次の工程では（図４（ｂ）参照）、露出しているシード層１６（図４（ａ））を導体層１８に対して選択的に除去する。すなわち、銅（Ｃｕ）からなる導体層１８をマスクにして、先ず金（Ａｕ）に対してのみ可溶性の薬液を用いたウエットエッチングを施し、次に白金（Ｐｔ）に対してのみ可溶性の薬液を用いたウエットエッチングを施し、さらにチタン（Ｔｉ）に対してのみ可溶性の薬液を用いたウエットエッチングを施すことにより、露出しているシード層（Ｔｉ／Ｐｔ／Ａｕ）１６のみを選択的にエッチングすることができる。これによって、除去されたシード層１６直下のソルダレジスト層１４が露出する。この時点で、各パッド部１２Ｐは、図示のように相互に絶縁された状態となる。
次の工程では（図４（ｃ）参照）、導体層（Ｃｕポスト）１８の上面に保護テープＰＴを貼り付ける。この保護テープＰＴは、次の工程で導体層（Ｃｕポスト）１８の側面のみをエッチングする際に上面部分がエッチングされるのを防ぐためのものである。保護テープＰＴの形態としては、例えば、ポリオレフィンやポリエステル、ＰＥＴ（ポリエチレンテレフタレート）等からなるシート状基材の一方の面にアクリル系粘着剤等が塗布されたものを使用することができる。
次の工程では（図４（ｄ）参照）、上面に保護テープＰＴが貼り付けられ、かつ、下面全体がシード層１６を介して樹脂基板１１上のパッド部１２Ｐに接続された導体層（Ｃｕポスト）１８に対し、その側面をエッチングして、所要の形状（筒状端子２０の筒状導体部１７の周面に沿った形状）に成形する。例えば、塩化第二銅エッチング液を入れた処理槽に当該ワークを浸漬し、図中矢印で示す方向にエッチング液を流動させることで、図示のようにＣｕポスト１８の中央部分がくびれたような形状にエッチングされる。その際、使用するエッチング液に固有のエッチングレートとエッチング時間との間には一般に相関関係があるので、エッチング時間に基づきエッチングレートを制御することで、Ｃｕポスト１８の側面を所要の形状にエッチングすることが可能である。
次の工程では（図５（ａ）参照）、保護テープＰＴ（図４（ｄ））を剥離する。これによって、図示のように中央部分に「くびれ」をもたせた導体層（Ｃｕポスト）１８の下面全体がシード層１６を介して樹脂基板１１上のパッド部１２Ｐに接続された構造体が作製されたことになる。
次の工程では（図５（ｂ）参照）、中央部分に「くびれ」をもたせた導体層（Ｃｕポスト）１８の表面に、本発明を特徴付ける筒状端子２０（図１）の筒状導体部１７を構成するめっき膜を形成する。例えば、導体層（Ｃｕポスト）１８の表面に、無電解めっきによりニッケル（Ｎｉ）の導体層を１０μｍ程度の厚さに形成し、さらにこのＮｉ層上に、無電解めっきにより金（Ａｕ）の導体層を０．５μｍ程度の厚さに形成して、Ｎｉ／Ａｕの２層構造からなるめっき膜１７を形成する。このめっき膜１７の下端部分は、図示のようにシード層（ベース部）１６のソルダレジスト層１４上に延在する周縁部分に電気的に接続されている。なお、めっき膜１７の表層部分にＡｕめっきを施す理由は、後の工程で犠牲層（Ｃｕポスト）１８を選択エッチングできるようにするためである。
次の工程では（図５（ｃ）参照）、表面にめっき膜１７が形成された導体層（Ｃｕポスト）１８に対し、その上面に形成されためっき膜１７のみを除去する。例えば、化学機械研磨（ＣＭＰ）により、図示のように導体層１８の上端面が露出するまで研磨する。
最後の工程では（図５（ｄ）参照）、犠牲層として利用した導体層（Ｃｕポスト）１８をエッチングして除去する。その際、図示のようにその一部分（例えば、全体の１／５程度の厚さ：２０μｍ程度）が残存するようにエッチングを行う。例えば、塩化第二銅エッチング液を入れた処理槽に当該ワークを浸漬し、図４（ｄ）の工程で行った処理の場合と同様にエッチング時間に基づきエッチングレートを制御することで、図示のように導体層１８の一部分を残すことができる。この残された一部分の導体層１８は、上述したようにパッド部１２Ｐ上のベース部１６と筒状導体部１７との接続性を向上させるための補強部として機能する。
以上の工程により、本実施形態の配線基板１０（図１）が製造されたことになる。
以上説明したように、本実施形態に係る配線基板１０及びその製造方法によれば、チップ３０の実装後に温度サイクル試験等において配線基板１０とチップ３０の熱膨張係数の違いに起因して上下方向／水平方向に応力（熱ストレス）が発生し、両者の相対位置が多少ずれた場合でも、筒状端子２０（筒状導体部１７）は、チップ３０の電極端子３１が差し込まれたときに当該電極端子３１の外周面がその中央部分の内周面と緊密に接触するような形状に湾曲して形成されているので、当該電極端子３１との緊密な接触状態を保ったまま、その発生した応力に応じて弾性変形することができる（図２参照）。つまり、筒状端子２０は、発生した熱ストレスを有効に吸収しながら（応力緩和機能）、実装したチップ３０との電気的導通状態を確実に維持することができる。
また、配線基板１０にチップ３０を実装するにあたり、従来のチップ実装時に使用されていたアンダーフィル樹脂を使用する必要がないので、従来技術（図９（ｂ））に見られたような不都合（配線基板の反り）を解消することができる。また、アンダーフィル樹脂を充填するための工数が不要となるため、コストの低減化を図ることができる。
また、最終工程（図５（ｄ））において残された犠牲層（導体層）１８の一部分は、筒状導体部１７の内側の底部近傍でベース部１６と筒状導体部１７とを接合する補強部として機能するので、ベース部１６を介してパッド部１２Ｐと筒状導体部１７との接続性を向上させることができる。
上述した第１の実施形態に係る配線基板１０及びその製造方法（図３〜図５）では、本発明を特徴付ける筒状端子（外部接続端子）２０を、あらかじめその外形に応じて中央部分がくびれた形状に成形した犠牲層（Ｃｕポスト）１８を利用して形成する場合を例にとって説明したが、本発明の要旨からも明らかなように、筒状端子を形成する方法がこれに限定されないことはもちろんである。図６〜図８はその一例を示したものである。
（第２の実施形態…図６〜図８参照）
本実施形態に係る配線基板１０ａ（図７（ｃ））は、基本的には第１の実施形態に係る配線基板１０（図１）と同じ構成を有しており、チップ実装面側の絶縁層１４上の所要の箇所に第１の実施形態とは構成の異なる筒状端子（外部接続端子）２０ａが設けられている点で相違する。この筒状端子２０ａは、図示のように当該絶縁層１４から露出するパッド部１２Ｐにその一部分（底部）が電気的に接続され、湾曲して筒状に形成された導体層（ベース部）１６ａと、この筒状のベース部１６ａの内面全体を覆って形成された２層構造の導体層（筒状導体部）１９とから構成されている。
この筒状導体部１９を上方から断面的に見たときの形状及び側面から断面的に見たときの形状は、第１の実施形態に係る筒状導体部１７の場合と同じである。すなわち、筒状導体部１９は、上方から断面的に見ると、「円いリング」の形状に形成されており、側面から断面的に見ると、その中央部分（高さ方向において１／２の高さに対応する部分）の直径が他の部分の直径と比べて小さくなるように（つまり、中央部分に「くびれ」をもたせるように）形成されている。また、筒状導体部１９の各部分の寸法（中央部分の直径Ａ、開口部分の直径Ｂ）と実装するチップの電極端子の寸法（直径Ｃ）との関係についても、第１の実施形態の場合と同様に、Ａ＜Ｃ＜Ｂの関係を満たすように選定している。
本実施形態を特徴付ける筒状導体部１９は、異なる熱膨張係数を有した金属からなる導体層１９ａ及び１９ｂを積層したものであり、「バイメタル」を構成している。本実施形態では、このバイメタル（筒状導体部１９）を構成する金属の熱膨張係数の関係が、（外側の金属：導体層１９ａ）＞（内側の金属：導体層１９ｂ）となるように金属材料を選定している。
本実施形態に係る配線基板１０ａは、図７（ｃ）、図８（ｂ）に示されるように、実装するチップ（電子部品）３０の電極端子３１を受け入れるための筒状端子２０ａを備え、この筒状端子２０ａの一部分であるベース部１６ａを、電子部品実装面側の最外層の絶縁層１４から露出するパッド部１２Ｐに電気的に接続し、かつ、筒状端子２０ａの要部である筒状導体部（バイメタル）１９を構成する各金属材料（１９ａ，１９ｂ）を、チップ３０の電極端子３１が差し込まれたときに当該電極端子３１の外周面が常温状態（２３℃前後）で筒状導体部１９の中央部分の内周面（導体層１９ｂ上）と緊密に接触するように、選定したことを特徴とする。本実施形態の配線基板１０ａを構成する各構成部材の材料や大きさ等については、以下のプロセスに関連させて具体的に説明する。
以下、第２の実施形態に係る配線基板１０ａを製造する方法について、その製造工程を順に示す図６及び図７を参照しながら説明する。各工程図に示す例では、上述した第１の実施形態に係るプロセス（図３〜図５）の場合と同様に、図示の簡単化のため、本発明に関連する部分（筒状端子２０ａ及びその周辺部分）の構成のみを示している。
先ず最初の工程では（図６（ａ）参照）、本発明を特徴付ける筒状端子２０ａを形成する前の段階にある配線基板を作製する。この配線基板の作製方法については、上述した図３（ａ）の工程で行った処理と同じであるので、ここではその説明は省略する。
次の工程では（図６（ｂ）参照）、上述した図３（ｃ）の工程で行った処理と同様にして、樹脂基板１１のチップ実装面側の面全体に、パターニング材料（感光性のドライフィルム又は液状のフォトレジスト）を使用してめっきレジストを形成し、その所要の箇所を開口する（開口部ＯＰ２を備えたレジスト層Ｒ２の形成）。この開口部ＯＰ２は、形成すべき筒状端子２０ａの外形に応じた形状に従ってパターニング形成される。つまり、筒状端子２０ａが接続されるべきパッド部１２Ｐ上で、当該パッド部１２Ｐよりも大きなサイズで開口される。例えば、パッド部１２Ｐの大きさ（直径）を６０μｍ程度とすると、開口部ＯＰ２は１２０μｍ程度の大きさで形成する。
次の工程では（図６（ｃ）参照）、上述した図３（ｂ）の工程で行った処理と同様にして、レジスト層Ｒ２が形成されている側の面全体に、後の工程で電解めっきを行う際の給電層として利用されるシード層１６ａを形成する。例えば、チップ実装面側の全面（パッド部１２Ｐ、ソルダレジスト層１４及びレジスト層Ｒ２上）に、スパッタリングによりチタン（Ｔｉ）の導体層を０．１μｍ程度の厚さに形成し、さらにこのＴｉ層上に、スパッタリングにより銅（Ｃｕ）の導体層を０．５μｍ程度の厚さに形成して、Ｔｉ／Ｃｕの２層構造からなるシード層１６ａを形成する。スパッタリングを行う際には、レジスト層Ｒ２が変質しないように低温（１５０℃以下）で行う。このような低温での処理は、低出力のパワーで行えば十分に可能である。この工程で形成されたシード層１６ａの一部分は、上述したように筒状端子２０ａの一部分であるベース部１６ａを構成する。
次の工程では（図６（ｄ）参照）、レジスト層Ｒ２の開口部ＯＰ２（図６（ｃ））から露出しているシード層１６ａ上に、このシード層１６ａを給電層として利用した電解めっきにより導体層１９ａを形成する。本実施形態では、シード層１６ａ上に銅（Ｃｕ）の電解めっきを施して、厚さ５μｍ程度の導体層（Ｃｕ層）１９ａを形成する。この電解Ｃｕめっきは、めっき浴を５０℃程度に加温した状態で行う。このＣｕ層１９ａは、上述したバイメタル（筒状導体部１９）の外側の導体層を構成する。
次の工程では（図７（ａ）参照）、前工程で形成された導体層（Ｃｕ層）１９ａ上に、この導体層１９ａを給電層として利用した電解めっきにより、導体層１９ａを構成する金属（Ｃｕ）よりも熱膨張係数の小さい金属からなる導体層１９ｂを形成する。本実施形態では、導体層（Ｃｕ層）１９ａ上にニッケル（Ｎｉ）の電解めっきを施して、厚さ５μｍ程度の導体層（Ｎｉ層）１９ｂを形成する。この電解Ｎｉめっきは、上記の電解Ｃｕめっきの場合と同様に、めっき浴を５０℃程度に加温した状態で行う。このＮｉ層１９ｂは、上述したバイメタル（筒状導体部１９）の内側の導体層を構成する。ちなみに、Ｃｕの熱膨張係数は約１７ｐｐｍ／℃、Ｎｉの熱膨張係数は約１２ｐｐｍ／℃である。
次の工程では（図７（ｂ）参照）、表面にシード層１６ａ及び導体層１９ａ，１９ｂが形成されたレジスト層Ｒ２（図７（ａ））に対し、その上面に形成された部分のシード層及び導体層のみを除去する。例えば、化学機械研磨（ＣＭＰ）により、図示のようにレジスト層Ｒ２の上端面が露出するまで研磨する。
最後の工程では（図７（ｃ）参照）、めっきレジスト（図７（ｂ）のレジスト層Ｒ２）を除去する。例えば、めっきレジストとしてドライフィルムを使用した場合には、水酸化ナトリウムやモノエタノールアミン系などのアルカリ性の薬液を用いて除去することができる。また、めっきレジストとしてノボラック系樹脂、エポキシ系樹脂等の液状レジストを使用した場合には、アセトンやアルコール等を用いて除去することができる。かかるめっきレジストの除去は、常温状態（２３℃前後）で行う。
これによって、筒状導体部１９（Ｃｕ層１９ａ、Ｎｉ層１９ｂ）及びその外周面を覆うベース部１６ａは、筒状導体部１９のバイメタル作用により、図示のように中央部分が内側に湾曲した形状を呈する。つまり、レジスト層Ｒ２が除去されると、筒状導体部１９及びベース部１６ａを支えていた部材が無くなり、また、５０℃前後の加温状態で処理されていたＣｕ層１９ａ及びＮｉ層１９ｂは、常温状態（２３℃前後）になると収縮する。その収縮の際、バイメタルの外側の金属（Ｃｕ）の方が内側の金属（Ｎｉ）よりも熱膨張係数が大きいため、図示のように内側に湾曲する。
以上の工程により、第２の実施形態に係る配線基板１０ａが製造されたことになる。
この配線基板１０ａは、通常はこのままチップ（電子部品）を実装しないで出荷されるが、客先の要望によっては、図８（ｂ）に示すように配線基板１０ａにチップ３０を実装し、電子部品装置４０ａとして出荷する場合もある。以下、この場合の実装方法について図８を参照しながら説明する。
先ず（図８（ａ）参照）、上述した図６及び図７のプロセスにより製造された配線基板１０ａを、常温状態（２３℃前後）から２００℃程度の加温状態の環境下におく。これによって、筒状導体部（バイメタル）１９を構成する導体層のうち熱膨張係数の大きい方の外側のＣｕ層１９ａが内側のＮｉ層１９ｂよりも伸び易くなり、図示のように筒状導体部１９が上下方向にストレートな形状を呈し、中央部分のくびれが無くなる。
この時点で、図示のように筒状導体部１９の内側にチップ３０の電極端子３１を挿入することができる。図示の例では、チップ３０の電極端子３１の先端部と筒状導体部１９の内側の導体層１９ｂとの間に隙間があるが、電極端子３１の先端部を導体層１９ｂに接触させてもよいことはもちろんである。なお、図中、３２はチップ３０の保護膜としてのパッシベーション膜、３３はパッシベーション膜３２から露出するパッド部（例えば、アルミニウム（Ａｌ）の導体層）を示し、このパッド部３３に電極端子３１（例えば、Ｃｕバンプ、Ａｕバンプ等）が接合されている。
次に（図８（ｂ）参照）、このような状態（筒状導体部１９の内側にチップ３０の電極端子３１を挿入した状態）を維持したまま、加温状態（２００℃程度）から元の常温状態に戻す。これによって、今度は逆に熱膨張係数の大きい方の外側のＣｕ層１９ａが内側のＮｉ層１９ｂよりも収縮し易くなり、図示のように筒状導体部１９は、中央部分がくびれるようにして湾曲した形状を呈する。これにより、チップ３０の電極端子３１の外周面が筒状導体部１９の中央部分の内周面（導体層１９ｂ上）と緊密に接触し、両者間の電気的導通状態が維持される。
以上説明したように、第２の実施形態に係る配線基板１０ａ（電子部品装置４０ａ）及びその製造方法によれば、上述した第１の実施形態において得られた効果（チップ実装後に発生し得る熱ストレスにより相対位置が多少ずれた場合でもチップとの電気的導通状態を維持し、実装後の基板の反りを実質的に無くし、コスト低減に寄与できること）に加えて、さらに以下のメリットがある。
すなわち、上述した第１の実施形態では、形成すべき筒状端子（外部接続端子）２０の外形に応じてパターニング形成したレジスト層Ｒ２を設け、このレジスト層Ｒ１の開口部ＯＰ１に犠牲層１８を設けた後、レジスト層Ｒ１を除去し、さらに犠牲層１８上に保護テープＰＴを貼り付け、この犠牲層１８をエッチングして所要の形状に成形した後、この犠牲層１８を利用して当該筒状端子２０を形成し、最終的に犠牲層１８を除去する処理を必要としている。これに対し、第２の実施形態では、目的の筒状端子２０ａの外形に応じてパターニング形成したレジスト層Ｒ２の開口部ＯＰ２内に異なる金属種（Ｃｕ、Ｎｉ）で順次めっきを施し、最終的にレジスト層Ｒ２を除去することで、当該筒状端子２０ａを形成することができる。つまり、上述した第１の実施形態の場合と比べて、プロセスの簡略化を図ることができる。
なお、上述した第１の実施形態では（図５参照）、筒状端子２０（筒状導体部１７）の外形を画定するための導体層（Ｃｕポスト）１８上にＮｉ／Ａｕの無電解めっきを施して筒状導体部１７を形成する場合を例にとって説明したが、使用するめっき種の組合せがこれに限定されないことはもちろんである。筒状端子２０（筒状導体部１７）が備えるべき機能（図２に示したように熱ストレス（応力）の発生によりチップ３０の電極端子３１との相対位置が多少ずれた場合でも当該電極端子３１との接触状態を保ったまま弾性変形すること）を考慮すると、弾性を向上させる金属をめっき種として選定するのが望ましい。例えば、図５（ｂ）の工程において、Ｎｉめっきの代わりに、Ｎｉとコバルト（Ｃｏ）の合金めっきを施し、ＮｉＣｏ／Ａｕのめっき膜としてもよい。この場合、めっき液を変えるだけで済むので、工程が増えることもない。
また、上述した第１の実施形態に係るプロセスでは、最後の工程（図５（ｄ））において犠牲層（導体層）１８の一部分を残すようにエッチングを行う（つまり、その一部分を補強部１８として残しておく）場合を例にとって説明したが、本発明の要旨からも明らかなように、かかる補強部１８は必ずしも設けておく必要はない。つまり、補強部１８が無くても、配線基板１０のパッド部１２Ｐに電気的に接続されたベース部１６と筒状導体部１７との電気的導通状態は確保されているからである。
従って、最後の工程（図５（ｄ））において犠牲層１８を全てエッチング除去するようにしてもよい。ただし、この場合には、最終的に露出するベース部（シード層）１６はエッチングされずに残しておく必要があるので、シード層１６を構成する材料（少なくともその表層部分）は、犠牲層１８を構成する材料（Ｃｕ）と異なる材料を選定する必要がある。
また、上述した第２の実施形態では、筒状端子２０ａの要部（バイメタル構造の筒状導体部１９）を構成する金属としてＣｕとＮｉを用いた場合を例にとって説明したが、バイメタルを構成する金属の組合せがこれに限定されないことはもちろんである。要は、バイメタルを構成する金属の熱膨張係数の関係が、（外側の金属：導体層１９ａ）＞（内側の金属：導体層１９ｂ）となるように金属材料が選定されていれば十分である。例えば、外側の金属として図示のようにＣｕを用いたとき、内側の金属として、上記のＮｉの代わりに、クロム（Ｃｒ）、ＮｉＣｒの合金、ＮｉＣｏの合金等を適宜使用することも可能である。特にＮｉＣｏの合金を使用した場合、上述した第１の実施形態に係る筒状導体部１７の場合と同様に、筒状導体部１９の弾性を向上させることができる点で有利である。
また、上述した各実施形態では、筒状端子２０，２０ａを形成する前の段階にある配線基板の形態として樹脂基板１１（その最表層に配線層１２，１３が形成され、各配線層の所要の箇所に画定されたパッド部１２Ｐ，１３Ｐを除いて当該配線層がそれぞれソルダレジスト層１４，１５で被覆されたもの）を使用した場合を例にとって説明したが、本発明の要旨からも明らかなように、樹脂基板に限定されないことはもちろんである。例えば、ＣＳＰ（チップサイズパッケージ）において用いられているシリコン基板の形態であってもよい。この形態の場合には、上記の配線層１２，１３（パッド部１２Ｐ，１３Ｐ）の代わりに、シリコン（Ｓｉ）基板上にアルミニウム（Ａｌ）の電極パッドが設けられ、上記のソルダレジスト層１４，１５の代わりに、ＳｉＯ２ 、ＳｉＮ、ポリイミド樹脂等からなるパッシベーション膜が設けられる。また、他の形態として、セラミック基板等を用いてもよい。
本発明の第１の実施形態に係る配線基板の構成を示す断面図である。 図１の配線基板にチップ（電子部品）を実装した状態（電子部品装置）を示す図であり、（ａ）は応力が発生していない場合、（ｂ）は応力が上下方向に発生した場合、（ｃ）は応力が水平方向に発生した場合の状態をそれぞれ示す図である。 図１の配線基板の製造方法の工程（その１）を示す断面図である。 図３の工程に続く工程（その２）を示す断面図である。 図４の工程に続く工程（その３）を示す断面図である。 本発明の第２の実施形態に係る配線基板の製造方法の工程（その１）を示す断面図である。 図６の工程に続く工程（その２）を示す断面図である。 本発明の第２の実施形態に係る配線基板にチップ（電子部品）を実装する方法（電子部品装置の製造方法）の工程を示す断面図である。 従来のチップ実装時における問題点を説明するための図である。
符号の説明
１０，１０ａ…配線基板、
１１…樹脂基板（配線基板本体）、
１２，１３…配線層、
１２Ｐ，１３Ｐ…パッド部、
１４，１５…ソルダレジスト層（保護膜／絶縁層）、
１６，１６ａ…ベース部（導体層／シード層）、
１７，１９，１９ａ，１９ｂ…筒状導体部（導体層／めっき膜）、
１８…補強部（導体層／犠牲層の一部分）、
２０，２０ａ…筒状端子（外部接続端子）、
３０…チップ（電子部品）、
３１…バンプ（電極端子）、
４０，４０ａ…電子部品装置。

Claims (9)

  1. 電子部品を実装する配線基板であって、
    前記電子部品の電極端子と嵌合する筒状の外部接続端子を備え、
    該外部接続端子は、前記配線基板の電子部品実装面側に形成されたパッド部上に形成された第１の導体部と、
    該第１の導体部の周縁部分に電気的に接続され、前記電子部品の電極端子が差し込まれたときに当該電極端子の外周面がその中央部分の内周面と緊密に接触するような形状に湾曲して筒状に形成された第２の導体部と、
    該第２の導体部の内側の底部近傍で前記第１の導体部と第２の導体部とを接合するように設けられた第３の導体部とを有することを特徴とする配線基板。
  2. 前記第２の導体部と前記第３の導体部は、異なる金属材料からなることを特徴とする請求項１に記載の配線基板。
  3. 前記配線基板の電子部品実装面側に前記パッド部を露出させて絶縁層が形成され、前記第２の導体部は、その下端部分が前記絶縁層上に延在して形成されていることを特徴とする請求項１に記載の配線基板。
  4. 電子部品を実装する配線基板であって、
    前記電子部品の電極端子と嵌合する筒状の外部接続端子を備え、
    該外部接続端子は、前記配線基板の電子部品実装面側に形成されたパッド部にその一部分が電気的に接続され、湾曲して筒状に形成された第１の導体部と、
    該第１の導体部の内面全体を覆い、かつ、前記電子部品の電極端子が差し込まれたときに当該電極端子の外周面がその中央部分の内周面と緊密に接触するような形状に湾曲して筒状に形成された第２の導体部とを有し、
    該第２の導体部は、異なる熱膨張係数を有した２層の導体層が積層された構造を有していることを特徴とする配線基板。
  5. 前記第２の導体部を構成する２層の導体層は、異なる金属材料からなることを特徴とする請求項４に記載の配線基板。
  6. 電子部品実装面側にパッド部が形成された配線基板本体を作製する工程と、
    前記配線基板本体の前記電子部品実装面側の面全体に導体層を形成する工程と、
    前記導体層上の前記パッド部に対応する箇所に、形成すべき外部接続端子の外形を画定するための柱状の犠牲層を形成する工程と、
    前記犠牲層から露出する前記導体層を除去する工程と、
    前記柱状の犠牲層の側面を、その中央部分がくびれるように湾曲した形状に成形する工程と、
    該成形された犠牲層の側面に、前記パッド部上の導体層部分に接続される筒状の導体層を形成する工程と、
    前記犠牲層を、前記筒状の導体層の内側の底部近傍の一部分を残して除去する工程とを含むことを特徴とする配線基板の製造方法。
  7. 前記筒状の導体層を、前記犠牲層を構成する金属材料とは異なる金属をめっき種としてめっき法により形成することを特徴とする請求項６に記載の配線基板の製造方法。
  8. 電子部品実装面側にパッド部が形成された配線基板本体を作製する工程と、
    前記配線基板本体の電子部品実装面側に、前記パッド部に対応する箇所に開口部を備えたレジスト層を形成する工程と、
    前記レジスト層の開口部内に、常温よりも高い温度状態で、形成すべき外部接続端子の一部を構成する第１の導体層を形成する工程と、
    前記第１の導体層上に、常温よりも高い温度状態で、該第１の導体層を構成する材料よりも熱膨張係数の小さい材料からなる第２の導体層を形成する工程と、
    常温状態で前記レジスト層を除去する工程とを含むことを特徴とする配線基板の製造方法。
  9. 前記第１及び第２の導体層の少なくとも一方を、弾性を向上させる金属をめっき種としてめっき法により形成することを特徴とする請求項８に記載の配線基板の製造方法。
JP2008010489A 2008-01-21 2008-01-21 配線基板及びその製造方法 Active JP4949279B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008010489A JP4949279B2 (ja) 2008-01-21 2008-01-21 配線基板及びその製造方法
US12/348,514 US8183469B2 (en) 2008-01-21 2009-01-05 Wiring board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008010489A JP4949279B2 (ja) 2008-01-21 2008-01-21 配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2009170849A JP2009170849A (ja) 2009-07-30
JP2009170849A5 JP2009170849A5 (ja) 2010-12-24
JP4949279B2 true JP4949279B2 (ja) 2012-06-06

Family

ID=40875539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008010489A Active JP4949279B2 (ja) 2008-01-21 2008-01-21 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US8183469B2 (ja)
JP (1) JP4949279B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9129955B2 (en) * 2009-02-04 2015-09-08 Texas Instruments Incorporated Semiconductor flip-chip system having oblong connectors and reduced trace pitches
KR101019642B1 (ko) * 2009-04-27 2011-03-07 삼성전기주식회사 인쇄회로기판 제조 방법
KR101932727B1 (ko) * 2012-05-07 2018-12-27 삼성전자주식회사 범프 구조물, 이를 갖는 반도체 패키지 및 이의 제조 방법
KR101673649B1 (ko) * 2013-07-16 2016-11-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP6210777B2 (ja) * 2013-07-26 2017-10-11 新光電気工業株式会社 バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法
WO2015030671A1 (en) 2013-08-28 2015-03-05 Institute Of Technical Education System and apparatus for guiding an instrument
JP2015072996A (ja) * 2013-10-02 2015-04-16 新光電気工業株式会社 半導体装置
US9706643B2 (en) * 2014-06-19 2017-07-11 Panasonic Intellectual Property Management Co., Ltd. Electronic device and method for manufacturing the same
JP6451569B2 (ja) * 2015-09-14 2019-01-16 株式会社デンソー 電子装置
US11764343B2 (en) 2019-05-31 2023-09-19 Boe Technology Group Co., Ltd. Display backboard and manufacturing method thereof and display device
CN112313806B (zh) 2019-05-31 2023-02-10 京东方科技集团股份有限公司 显示背板及制作方法、显示面板及制作方法、显示装置
JP7464540B2 (ja) * 2019-08-16 2024-04-09 京東方科技集團股▲ふん▼有限公司 表示バックプレーン及びその製造方法、表示装置
CN110600497B (zh) * 2019-10-22 2022-06-17 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01226160A (ja) 1988-03-07 1989-09-08 Nippon Telegr & Teleph Corp <Ntt> 電子部品接続用の端子装置および端子の製造方法
JPH0270370U (ja) * 1988-11-17 1990-05-29
JP2798605B2 (ja) * 1994-04-27 1998-09-17 日本電気株式会社 実装装置の製造方法
JP3446508B2 (ja) 1996-12-03 2003-09-16 松下電器産業株式会社 バンプ付きワークの実装方法および実装基板
US6188028B1 (en) * 1997-06-09 2001-02-13 Tessera, Inc. Multilayer structure with interlocking protrusions
JP3085283B2 (ja) * 1998-07-13 2000-09-04 日本電気株式会社 電子部品と基板との接続装置及びその接続方法
JP2000183507A (ja) 1998-12-17 2000-06-30 Shinko Electric Ind Co Ltd 半導体チップ若しくは半導体装置の実装基板への実装構造
JP3160583B2 (ja) * 1999-01-27 2001-04-25 日本特殊陶業株式会社 樹脂製基板

Also Published As

Publication number Publication date
JP2009170849A (ja) 2009-07-30
US8183469B2 (en) 2012-05-22
US20090183911A1 (en) 2009-07-23

Similar Documents

Publication Publication Date Title
JP4949279B2 (ja) 配線基板及びその製造方法
JP5101169B2 (ja) 配線基板とその製造方法
KR101193416B1 (ko) 3차원 실장 반도체 장치 및 그의 제조 방법
US20060225918A1 (en) Electronic device substrate and its fabrication method, and electronic device and its fabrication method
JP4379413B2 (ja) 電子部品、電子部品の製造方法、回路基板及び電子機器
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
US6905915B2 (en) Semiconductor device and method of manufacturing the same, and electronic instrument
JP4932744B2 (ja) 配線基板及びその製造方法並びに電子部品装置及びその製造方法
US9426887B2 (en) Wiring board and electronic device using the same
TWI351749B (en) Packaging substrate and method for menufacturing t
JP3918803B2 (ja) 半導体装置用基板及びその製造方法
JP2004014854A (ja) 半導体装置
JP3801188B2 (ja) 半導体装置および半導体装置の製造方法
JP4429435B2 (ja) バンプ付き二層回路テープキャリアおよびその製造方法
JP4045708B2 (ja) 半導体装置、電子回路装置および製造方法
JP4386763B2 (ja) 半導体装置
JP2002110852A (ja) 半導体パッケージ、及び半導体チップの接続構造
JP5429890B2 (ja) 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
JP4067027B2 (ja) プリント配線板及びその製造方法
JP4605177B2 (ja) 半導体搭載基板
JPH11163019A (ja) 半導体装置およびその製造方法
JP5511922B2 (ja) 配線基板とその製造方法
JP4396770B2 (ja) プリント配線板
WO2010058595A1 (ja) 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
JP2005039029A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101104

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120307

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4949279

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150