JP4947248B2 - ノッチ付き化合物半導体ウエハ - Google Patents

ノッチ付き化合物半導体ウエハ Download PDF

Info

Publication number
JP4947248B2
JP4947248B2 JP2001279829A JP2001279829A JP4947248B2 JP 4947248 B2 JP4947248 B2 JP 4947248B2 JP 2001279829 A JP2001279829 A JP 2001279829A JP 2001279829 A JP2001279829 A JP 2001279829A JP 4947248 B2 JP4947248 B2 JP 4947248B2
Authority
JP
Japan
Prior art keywords
plane
compound semiconductor
wafer
semiconductor wafer
notch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001279829A
Other languages
English (en)
Other versions
JP2003086474A (ja
Inventor
隆一 鳥羽
直也 砂地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2001279829A priority Critical patent/JP4947248B2/ja
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Priority to EP02733430A priority patent/EP1437762A4/en
Priority to US10/489,499 priority patent/US6998700B2/en
Priority to KR1020047003788A priority patent/KR100869431B1/ko
Priority to PCT/JP2002/005725 priority patent/WO2003025985A1/ja
Priority to TW091114746A priority patent/TW548702B/zh
Publication of JP2003086474A publication Critical patent/JP2003086474A/ja
Priority to US11/268,028 priority patent/US7256477B2/en
Priority to US11/268,029 priority patent/US7256478B2/en
Priority to US11/267,968 priority patent/US7256476B2/en
Application granted granted Critical
Publication of JP4947248B2 publication Critical patent/JP4947248B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/42Gallium arsenide
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、ノッチ付き化合物半導体ウエハに関し、特に、化合物半導体結晶の結晶面の方位から所定の方向に傾いた面方位を有するノッチ付化合物半導体ウエハに関する。
【0002】
【従来の技術】
Si、GaAs、InPなどの半導体ウエハ(以下「ウエハ」という)として、円形のウエハが広く用いられており、デバイスを形成する結晶面として、通常(100)、(111)、(511)面などの所定の面方位を中心とした結晶面が用いられている。これらのうち、(100)面に近接した面方位を有するウエハが特に重要である。
【0003】
また、代表的な化合物半導体であるGaAsやInPなどのウエハの表面にデバイスを形成するために、イオン注入法やエピタキシャル成長法が用いられている。イオン注入に用いられるウエハとして、通常(100)面からの面方位が0.5°以内の公差に抑えたウエハが使用されている。一方、エピタキシャル成長に用いられるウエハとしては、成膜した表面の平滑さが重要なため、結晶面を意図的に(100)面から所定の結晶方位に傾けたウエハが使用される場合も多い。すなわち、(100)ジャストの面では、原理的に原子ステップがないので、飛来した原料原子が表面で拡散する距離(拡散長)内でステップエッジを見出すことができず、円滑な成長を行うのが困難であるが、ウエハの面方位を意図的に(100)面からずらすことにより原子ステップを形成させれば、拡散長内で原料原子がそのステップに納まり、良好なエピタキシャル成長が可能になる場合があるからである。
【0004】
図1は、閃亜鉛鉱型の結晶構造を有する二元化合物半導体の例としてのGaAs化合物半導体の(100)最表面の原子の結合手の方向を模式的に示している。この図に示すように、Ga原子面のダングリングボンドは図の前後方向、As原子面のダングリングボンドは図の左右方向であり、Ga原子の結合手の方向は[0−1−1]方向に平行な方向、As原子の結合手の方向はその方向に対して垂直の方向になる。したがって、図1に示す[0−1−1]方向と[01−1]方向は異なる性質を有することになる。なお、一般に負の方向指数は数値の上にバーを付けて表すが、本明細書中では数値の前に「−」の記号を付けて表すことにする。また、格子面の座標が負の場合も同様に数値の前に「−」の記号を付けて表すことにする。
【0005】
図2に示すように、ステップ端で結晶成長が進行する場合には、ステップ端の結合手の方向が結晶成長に影響を与えるので、ウエハの面方位をどの方向に傾けるかが非常に重要である。したがって、ウエハの面方位を傾けてスライスする方向(以下、「オフ方向」という)は、ウエハの仕様として結晶学的な方位を規定することになる。
【0006】
また、ウエハの面内の結晶学的な方位を明確にするために、一般にウエハの外周部にオリエンテーションフラットやノッチが形成されている。図3は、結晶面が(100)面のGaAs半導体ウエハの表面側を[100]方向として(0−1−1)側面側から見た場合のGaAsの原子配列を示している。この図から、各原子の結合手の方向は、ウエハの表と裏では90°方向が異なることがわかる。そのため、化合物半導体では、裏表を間違わないようにするために、オリエンテーションフラットの他に、副フラットを設けることが一般的である。
【0007】
また、Siウエハの場合は、単体元素で構成されているので、加工前に裏表を取り違えても、異方性がないために大きな支障はなく、また、デバイス形成面のみが鏡面加工されているので、裏表の取り違えの危険性も少ない。一方、化合物半導体ウエハの場合は、Siウエハに比べて加工が難しく、ウエハの強度も弱いので、加工精度や強度の要求を満たすために、4インチ口径以上のウエハでは両面を鏡面加工するのが一般的である。
【0008】
このような背景の下に、4インチ口径までの化合物半導体ウエハでは、オリエンテーションフラットの加工位置が規格化されており、その規格化の例として、SEMI規格M9−0999がある。この規格には、図4に示すように、主オリエンテーションフラットを(01−1)面、副オリエンテーションフラットを(011)面とするいわゆるUS(アメリカン)タイプ(図4(a))と、主オリエンテーションフラットを(0−1−1)面、副オリエンテーションフラットを(0−11)面とするいわゆるEJ(ユーロ・ジャパニーズ)タイプ(図4(b))がある。
【0009】
また、(100)面から傾けることなくスライスしたいわゆるジャストウエハの場合は、表と裏を逆に加工すれば良いだけであるため、鏡面加工前には1種類のスライスウエハの半製品在庫を持つだけで済む。
【0010】
しかしながら、(100)面から所定方位に傾けてスライスしたウエハの場合には、裏表を逆にすると、オフ方向の結晶学的な方位が異なってしまうという問題がある。例えば、EJタイプのオリエンテーションフラットを有するウエハを、主オリエンテーションフラットである[0−1−1]方向、すなわち(111)A面方向に傾けてスライスすると、USタイプのオリエンテーションフラットを有するウエハであると誤って認識して裏面を加工した場合に、主オリエンテーション方向に対して(111)B面に傾けることになってしまう。これについて図5を参照して説明する。図5は、溶融KOHエッチングによるGaAs(100)面におけるエッチピットの形状と結晶方位の関係とを示す図である。この図からわかるように、裏表をひっくり返すと、主オリエンテーションフラットに対してエッチピットの向きが90°ずれる、すなわち、結晶学的な方位が90°ずれるとともに、副オリエンテーションフラットの位置が左右逆になるため、全く別の物になってしまうことがわかる。したがって、ジャストウエハのような対応ができないことになる。
【0011】
また、(111)A面と(111)B面の中間の方向に傾けてスライスする場合のみ、裏表を逆に加工しても、結晶学的に等価な方向を得ることができる。ただし、オリエンテーションフラットとの相対的なオフ方向は、図6に示すように異なってしまう問題がある。
【0012】
また、6インチ口径のウエハでは、4インチ口径までのウエハの経緯の延長線上で、主(副)オリエンテーションフラットの位置を定め、ほぼ相似形の長さを規定する動きがあった。しかし、主オリエンテーションフラットの長さが長すぎて、(1)ウエハのプロセス中の回転におけるバランスが悪く、(2)加熱プロセス中のウエハ内の温度分布が悪くなり易く、(3)デバイスの収率が下がるなどの諸般の事情から、 図7に示すようにSEMI規格M9.7−0200により、ウエハの一箇所にノッチを設けることが規格化されている。この規格では、従来のオリエンテーションフラットの結晶学的な位置ではなく、[010]方向の位置にノッチを設けることが規格化されている。すなわち、図7に示すように、(111)Aと(111)Bとの中間方向の位置にノッチを設けているため、ウエハを裏返しても、(100)ジャストのウエハの場合には、ノッチの前後左右の結晶学的な方位は全く変わらない。この規格によるメリットは、デバイス形成用の鏡面研磨面を磨くまでのスライスから始まる加工工程で、裏表の識別管理が全く不要なことである。
【0013】
【発明が解決しようとする課題】
しかし、上述した従来の技術では、(100)ジャストのウエハの場合には、裏表の管理が大幅に軽減されたが、(100)面から傾けてスライスしたウエハについては考慮がなされていない。すなわち、SEMI規格M9.7−0200の表1および図3では、〈110〉方向群の一方向に傾けてスライスする際に、ノッチが形成される部分である[010]方向に傾けてスライスすることを規定している。この場合、図8に示すように、ウエハの表と裏を逆にすると、オフ方向はノッチ方向から180°反対側になってしまう。すなわち、裏表の取り違いによって別の仕様のウエハになってしまう。
【0014】
上述したように、6インチウエハでは、裏表ともに鏡面研磨が施されるため、目視による裏表の識別は簡単ではなく、ウエハの加工工程中に裏表を判別するための対策と、裏表が逆にならないための管理が必要になる。その対策として、ウエハ加工の初期段階で、ウエハの片面にレーザーマーキングを施すことがなされている。しかしながら、レーザーマーキングの深さは、後の加工しろよりも深くしなければ研磨加工中に消えてしまうので、深めに彫る必要がある。それでもウエハの厚み公差(通常は±10〜20μm)との関係があり、レーザーマーキングによるウエハロット表示部分が見え難くなったり、深く残ることによりウエハ破損の起点になるなどの問題が生じていた。
【0015】
他の方法として、ウエハの外周部の表面側と裏面側の面取り量を非対称とし、側面を観察することにより、裏表の判別を行う方法が知られている(特開平8−195366号公報参照)。しかしながら、この方法は、SEMI規格M9−0999の図7および表に記載された規格を逸脱することになり易く、全ての顧客に受け入れられるものではない。
【0016】
さらに他の方法として、外周部の面取り形状の規格を満足しつつ、ノッチ部分のみで表面側と裏面側の面取りを非対称にすることにより、裏表を判別する方法が提案されている(特開2000−331898号公報参照)。この方法は、一つの解決策として有望であるが、ノッチ部分はアライメント用のピンを当てる部分であり、ただでさえ割れ易いGaAsやInPなどの化合物半導体の場合、破損率の増加という面では多少難点がある。
【0017】
したがって、本発明は、上述した従来の問題点に鑑み、結晶面が(100)面である化合物半導体結晶を(100)面から所定の方向に傾けてスライスする場合に、裏表の識別のための余計な加工や、工程内での繁雑な管理をしなくても、換言すれば工程の途中で裏表が逆になっても、最終的な鏡面研磨加工の仕上り段階で、全て同一の仕様になるノッチ付き半導体ウエハを提供することを目的とする。
【0018】
【課題を解決するための手段】
本発明者らは、上記課題を解決するために鋭意研究した結果、結晶面が(100)面である化合物半導体結晶を(100)面から〈110〉方向群の一方向に傾けてスライスする場合に、ノッチが形成される部分である[010]方向に傾けてスライスすることを規定していることが上述した問題の原因であるとの結論を得て、結晶面が(100)面である化合物半導体結晶をスライスすることにより作製される化合物半導体ウエハについて、[010]方向にノッチを形成する場合には、(100)面から[101]または[10−1]方向に傾けてスライスし、[001]方向にノッチを形成する場合には、(100)面から[0−10]または[010]方向に傾けてスライスし、[0−10]方向にノッチを形成する場合には、(100)面から[001]または[00−1]方向に傾けてスライスし、[00−1]方向にノッチを形成する場合には、(100)面から[010]または[0−10]方向に傾けてスライスすることにより、ノッチ付き化合物半導体ウエハの裏表が逆になっても同一の仕様になることを見出し、本発明を完成するに至った。
【0019】
すなわち、本発明によるノッチ付き半導体ウエハは、(100)面から[101]または[10−1]方向に傾いた面方位を有するとともに[010]方向にノッチが形成され、あるいは(100)面から[0−10]または[010]方向に傾いた面方位を有するとともに[001]方向にノッチが形成され、あるいは(100)面から[001]または[00−1]方向に傾いた面方位を有するとともに[0−10]方向にノッチが形成され、あるいは(100)面から[010]または[0−10]方向に傾いた面方位を有するとともに[00−1]方向にノッチが形成されていることを特徴とする。
【0020】
上記のノッチ付き化合物半導体ウエハにおいて、面方位の(100)面から傾いた角度は、±0.5°乃至15°の範囲であるのが好ましい。また、面方位の傾く方向の面内回転誤差は、±10°以内であるのが好ましい。また、上記のノッチ付き化合物半導体ウエハは、閃亜鉛鉱型の結晶構造を有する化合物半導体からなるのが好ましい。さらに、上記のノッチ付き化合物半導体ウエハは、円形の化合物半導体ウエハであり、直径が99.0mm以上であるのが好ましい。
【0021】
【発明の実施の形態】
本発明によるノッチ付き化合物半導体ウエハの実施の形態では、結晶面が(100)面である化合物半導体結晶をスライスすることにより作製される化合物半導体ウエハについて、[010]方向にノッチを形成し、(111)A面と(111)B面の中間位置の方向に傾けてスライスする際に、(100)面から4つの結晶学的に等価な<110>方向群のうち[101]または[10−1]方向に傾けてスライスする。これにより、たとえウエハの裏表が逆になっても、ノッチに対するオフ方向の位置関係をも含むウエハの加工仕様を維持するできる。また、結晶面が(100)面である化合物半導体結晶から作製される化合物半導体ウエハにノッチを形成する方向は、[010]以外に、[001]、[0−10]、[00−1]の3通りの候補があり、[001]方向にノッチを形成する場合には、(100)面から[0−10]または[010]方向に傾けてスライスし、[0−10]方向にノッチを形成する場合には、(100)面から[001]または[00−1]方向に傾けてスライスし、[00−1]方向にノッチを形成する場合には、(100)面から[010]または[0−10]方向に傾けてスライスする。これらの場合も上記と同様の効果が得られる。
【0022】
また、本発明によるノッチ付き化合物半導体ウエハの実施の形態では、(100)面から傾いた角度(以下「オフ角」という)は、0.5°〜15°である。一般にウエハのオフ角の公差は±0.5°程度が許容されているが、15°以内とするのは、(100)ジャストの場合からの意図しない方向ずれなどを含めないためである。また、イオン注入用の基板としては、(100)ジャストのウエハが使用されていたが、注入不純物のチャネリングを防止するために、注入時にウエハ自身を傾ける方法が取られていた。特に、平行注入ではなく、ビーム走査でウエハ面内に注入する場合には、大口径化に伴い、均一性を確保するために、7〜10°の傾斜をつける場合が多い。ところが、パターン越しの選択注入では、大きなウエハ傾斜での注入は、影になる部分が生じ、今後ますます必要となる微細化の障害となる。選択注入部にパターンの影が生じないようにする対策として、ウエハ側で格子面を傾ける方法も必要となるため、オフ角を15°以内とする。
【0023】
さらに、本発明によるノッチ付き化合物半導体ウエハの実施の形態では、オフ方向の面内回転誤差を±10°以内とする。この誤差以上になると、裏表のステップエッジ構成元素の状態が大幅に変わり、エピタキシャル成長膜の特性に影響を与えるためである。すなわち、図9(a)に示すように、(111)Aと(111)Bの丁度中間の方向に傾けてスライスした場合は、ステップエッジにおいてステップの方向を向く結合手を持つ原子の数は、●の原子と○の原子で等しくなる。ところが、オフ方向に面内回転誤差がある場合には、図9(b)に示すように、ステップエッジでステップの方向を向く原子の数は●の原子の方が多くなってしまう。前述したように、この状態の裏面では○の原子の方がステップの方向を向く結合手が多くなるため、裏と表のステップ状態の差異が強調されてしまう。これを回避する範囲として面内回転誤差を±10°以内とする。
【0024】
また、本発明によるノッチ付き化合物半導体ウエハの実施の形態では、GaAsだけでなく、InPやその他の閃亜鉛鉱型の結晶構造を有する化合物半導体結晶からなるウエハを含み、4インチ以上の口径を有する。
【0025】
【実施例】
以下、実施例に基づいて本発明によるノッチ付き化合物半導体ウエハについて詳細に説明する。
【0026】
[実施例1]
6インチGaAs化合物半導体結晶を、(100)面から[101]方向に0.5°傾いた方向に、厚さ800μmにスライスして、2枚の6インチGaAs化合物半導体ウエハ10を得た。図10に示すように、これらのウエハの外周部の[010]方向の位置にノッチ12を形成し、両面研磨して、それぞれ厚さ650μmとした。
【0027】
その後、2枚のウエハを裏表が逆になるようにして、それぞれのウエハから、エピタキシャル成長、電極化、ダイスカットなどの工程を経てLEDを作製した。これらのLEDの発光特性を調べたところ、いずれのウエハから作製したLEDも同様に問題のない発光特性を示し、本実施例により得られた半導体ウエハが裏表を逆にしても同一の仕様になることが確認された。
【0028】
また、本実施例で作製したウエハを溶融KOHエッチングにより処理して光学顕微鏡で観察したところ、図11、図12および図13に示すように、裏表をひっくり返しても、ノッチに対するオフの方向(この場合、左方向)も変化せず、KOHエッチピットの方向性も変わらず、結晶学的にも、形状仕様的にも全く同じものになることがわかった。
【0029】
[実施例2]
スライスする方向を(100)面から[10−1]方向に0.5°傾いた方向にした以外は、実施例1と同様の方法によりLEDを作製した。これらのLEDの発光特性を調べたところ、いずれのウエハから作製したLEDも同様に問題のない発光特性を示し、本実施例により得られた半導体ウエハも裏表を逆にしても同一の仕様になることが確認された。また、光学顕微鏡による観察結果も実施例1と同様であった。
【0030】
[実施例3]
6インチGaAs化合物半導体結晶を、(100)面から[0−10]方向に0.5°傾いた方向に、厚さ800μmにスライスして、2枚の6インチGaAs化合物半導体ウエハを得た。これらのウエハの外周部の[001]方向の位置にノッチを形成し、両面研磨して、それぞれ厚さ650μmとした。その後、2枚のウエハを裏表が逆になるようにして、それぞれのウエハから、エピタキシャル成長、電極化、ダイスカットなどの工程を経てLEDを作製した。これらのLEDの発光特性を調べたところ、いずれのウエハから作製したLEDも同様に問題のない発光特性を示し、本実施例により得られた半導体ウエハが裏表を逆にしても同一の仕様になることが確認された。また、光学顕微鏡による観察結果も実施例1と同様であった。
【0031】
[実施例4]
スライスする方向を(100)面から[010]方向に0.5°傾いた方向にした以外は、実施例3と同様の方法によりLEDを作製した。これらのLEDの発光特性を調べたところ、いずれのウエハから作製したLEDも同様に問題のない発光特性を示し、本実施例により得られた半導体ウエハも裏表を逆にしても同一の仕様になることが確認された。また、光学顕微鏡による観察結果も実施例1と同様であった。
【0032】
[実施例5]
6インチGaAs化合物半導体結晶を、(100)面から[001]方向に0.5°傾いた方向に、厚さ800μmにスライスして、2枚の6インチGaAs化合物半導体ウエハを得た。これらのウエハの外周部の[0−10]方向の位置にノッチを形成し、両面研磨して、それぞれ厚さ650μmとした。その後、2枚のウエハを裏表が逆になるようにして、それぞれのウエハから、エピタキシャル成長、電極化、ダイスカットなどの工程を経てLEDを作製した。これらのLEDの発光特性を調べたところ、いずれのウエハから作製したLEDも同様に問題のない発光特性を示し、本実施例により得られた半導体ウエハが裏表を逆にしても同一の仕様になることが確認された。また、光学顕微鏡による観察結果も実施例1と同様であった。
【0033】
[実施例6]
スライスする方向を(100)面から[00−1]方向に0.5°傾いた方向にした以外は、実施例5と同様の方法によりLEDを作製した。これらのLEDの発光特性を調べたところ、いずれのウエハから作製したLEDも同様に問題のない発光特性を示し、本実施例により得られた半導体ウエハも裏表を逆にしても同一の仕様になることが確認された。また、光学顕微鏡による観察結果も実施例1と同様であった。
【0034】
[実施例7]
6インチGaAs化合物半導体結晶を、(100)面から[010]方向に0.5°傾いた方向に、厚さ800μmにスライスして、2枚の6インチGaAs化合物半導体ウエハを得た。これらのウエハの外周部の[00−1]方向の位置にノッチを形成し、両面研磨して、それぞれ厚さ650μmとした。その後、2枚のウエハを裏表が逆になるようにして、それぞれのウエハから、エピタキシャル成長、電極化、ダイスカットなどの工程を経てLEDを作製した。これらのLEDの発光特性を調べたところ、いずれのウエハから作製したLEDも同様に問題のない発光特性を示し、本実施例により得られた半導体ウエハが裏表を逆にしても同一の仕様になることが確認された。また、光学顕微鏡による観察結果も実施例1と同様であった。
【0035】
[実施例8]
スライスする方向を(100)面から[0−10]方向に0.5°傾いた方向にした以外は、実施例7と同様の方法によりLEDを作製した。これらのLEDの発光特性を調べたところ、いずれのウエハから作製したLEDも同様に問題のない発光特性を示し、本実施例により得られた半導体ウエハも裏表を逆にしても同一の仕様になることが確認された。また、光学顕微鏡による観察結果も実施例1と同様であった。
【0036】
【発明の効果】
上述したように、本発明によれば、化合物半導体結晶をその結晶面から所定の方向(ノッチの位置に対応して設定した所定の方向)に傾いた方向にスライスすることにより、裏表を逆にしても同一の仕様になるノッチ付き化合物半導体結晶を提供することができる。したがって、研磨工程において裏表の検査が不要となり、コストダウンを図ることができる。
【図面の簡単な説明】
【図1】閃亜鉛鉱型の結晶構造を有する二元化合物半導体の例としてのGaAs化合物半導体の(100)最表面の原子の結合手の方向を模式的に示す図。
【図2】ステップ部における結晶成長の様子を模式的に示す図。
【図3】結晶面が(100)面のGaAs半導体ウエハの表面側を[100]方向として(0−1−1)側面側から見た場合のGaAsの原子配列を模式的に示す図。
【図4】SEMI規格M9−0999により規格化された(主、副)オリエンテーションフラットの位置を示す図。
【図5】GaAs(100)面から所定方位に傾けてスライスしたウエハについて、溶融KOHエッチングによるGaAs(100)面におけるエッチピットの形状と結晶方位の関係とを示す図。
【図6】SEMI規格M9−0999により規格化された位置に(主、副)オリエンテーションフラットを形成し、オフ方向を[100]方向にした場合の(a)USタイプと(b)EJタイプのオフ方向を示す図。
【図7】結晶面が(100)面のウエハにおいてSEMI規格M9.7−0200により規格化された位置に形成されたノッチを示す図。
【図8】SEMI規格のオフ方向にしたウエハについて、溶融KOHエッチングによるGaAs(100)面におけるエッチピットの形状と結晶方位の関係とを示す図。
【図9】化合物半導体ウエハを(100)面から傾けてスライスした場合の原子ステップの状態を示す図であり、(a)は(111)Aと(111)Bの丁度中間の方向に傾けてスライスした場合の原子ステップの状態を示し、(b)はオフ方向に面内回転誤差がある場合の原子ステップの状態を示している。
【図10】実施例1のウエハのオフ方向とノッチの位置を示す平面図。
【図11】実施例1のオフ方向にしたウエハについて、溶融KOHエッチングによるGaAs(100)面におけるエッチピットの形状と結晶方位の関係とを示す図。
【図12】実施例1のオフ方向にしたウエハについて、溶融KOHエッチングによるGaAs(100)面における光学顕微鏡写真であり、図11(a)に対応する。
【図13】実施例1のオフ方向にしたウエハについて、溶融KOHエッチングによるGaAs(100)面における光学顕微鏡写真であり、図11(b)に対応する。
【符号の説明】
10 ウエハ
12 ノッチ

Claims (8)

  1. (100)面から[101]または[10−1]方向に傾いた面方位を有し、[010]方向にノッチが形成されていることを特徴とする、ノッチ付き化合物半導体ウエハ。
  2. (100)面から[0−10]または[010]方向に傾いた面方位を有し、[001]方向にノッチが形成されていることを特徴とする、ノッチ付き化合物半導体ウエハ。
  3. (100)面から[001]または[00−1]方向に傾いた面方位を有し、[0−10]方向にノッチが形成されていることを特徴とする、ノッチ付き化合物半導体ウエハ。
  4. (100)面から[010]または[0−10]方向に傾いた面方位を有し、[00−1]方向にノッチが形成されていることを特徴とする、ノッチ付き化合物半導体ウエハ。
  5. 前記面方位の(100)面から傾いた角度が±0.5°乃至15°の範囲であることを特徴とする、請求項1乃至4のいずれかに記載のノッチ付き化合物半導体ウエハ。
  6. 前記面方位の傾く方向の面内回転誤差が±10°以内であることを特徴とする、請求項1乃至4のいずれかに記載のノッチ付き化合物半導体ウエハ。
  7. 前記ノッチ付き化合物半導体ウエハが閃亜鉛鉱型の結晶構造を有する化合物半導体からなることを特徴とする、請求項1乃至6のいずれかに記載のノッチ付き化合物半導体ウエハ。
  8. 前記ノッチ付き化合物半導体ウエハが円形の化合物半導体ウエハであり、直径が99.0mm以上であることを特徴とする、請求項1乃至7のいずれかに記載のノッチノッチ付き化合物半導体ウエハ。
JP2001279829A 2001-09-14 2001-09-14 ノッチ付き化合物半導体ウエハ Expired - Fee Related JP4947248B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2001279829A JP4947248B2 (ja) 2001-09-14 2001-09-14 ノッチ付き化合物半導体ウエハ
US10/489,499 US6998700B2 (en) 2001-09-14 2002-06-10 Notched compound semiconductor wafer
KR1020047003788A KR100869431B1 (ko) 2001-09-14 2002-06-10 노치를 갖는 화합물 반도체 웨이퍼
PCT/JP2002/005725 WO2003025985A1 (en) 2001-09-14 2002-06-10 Notched compound semiconductor wafer
EP02733430A EP1437762A4 (en) 2001-09-14 2002-06-10 SEMICONDUCTOR WAFER COMPOSED IN NOTCH
TW091114746A TW548702B (en) 2001-09-14 2002-07-03 Compound semiconductor wafer with notch
US11/268,028 US7256477B2 (en) 2001-09-14 2005-11-07 Notched compound semiconductor wafer
US11/268,029 US7256478B2 (en) 2001-09-14 2005-11-07 Notched compound semiconductor wafer
US11/267,968 US7256476B2 (en) 2001-09-14 2005-11-07 Notched compound semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001279829A JP4947248B2 (ja) 2001-09-14 2001-09-14 ノッチ付き化合物半導体ウエハ

Publications (2)

Publication Number Publication Date
JP2003086474A JP2003086474A (ja) 2003-03-20
JP4947248B2 true JP4947248B2 (ja) 2012-06-06

Family

ID=19103933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001279829A Expired - Fee Related JP4947248B2 (ja) 2001-09-14 2001-09-14 ノッチ付き化合物半導体ウエハ

Country Status (6)

Country Link
US (4) US6998700B2 (ja)
EP (1) EP1437762A4 (ja)
JP (1) JP4947248B2 (ja)
KR (1) KR100869431B1 (ja)
TW (1) TW548702B (ja)
WO (1) WO2003025985A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3580311B1 (ja) * 2003-03-28 2004-10-20 住友電気工業株式会社 表裏識別した矩形窒化物半導体基板
CN1977359A (zh) * 2005-07-21 2007-06-06 住友电气工业株式会社 氮化镓晶圆
JP2007073761A (ja) 2005-09-07 2007-03-22 Sumitomo Electric Ind Ltd 窒化物半導体基板及び窒化物半導体基板の加工方法
JP2010067930A (ja) * 2008-09-12 2010-03-25 Toshiba Corp 半導体装置およびその製造方法
JP2010092975A (ja) * 2008-10-06 2010-04-22 Hitachi Cable Ltd 窒化物半導体基板
JP2010278274A (ja) * 2009-05-29 2010-12-09 Sony Corp 発光ダイオードおよびその製造方法
US20120115398A1 (en) * 2010-11-09 2012-05-10 James Bopp Chemical-mechanical polishing wafer and method of use
WO2012172774A1 (ja) * 2011-06-13 2012-12-20 パナソニック株式会社 半導体装置の製造方法
KR102046761B1 (ko) 2013-01-14 2019-12-02 삼성전자 주식회사 비휘발성 메모리 장치
DE102013002637A1 (de) * 2013-02-15 2014-08-21 Freiberger Compound Materials Gmbh Verfahren zur Herstellung eines Galliumarsenidsubstrats, Galliumarsenidsubstrat und Verwendung desselben
CN106030772B (zh) 2014-02-12 2020-04-14 科磊股份有限公司 晶片缺口检测
FR3036845B1 (fr) * 2015-05-28 2017-05-26 Soitec Silicon On Insulator Procede de transfert d'une couche d'un substrat monocristallin
TW201903224A (zh) * 2017-06-08 2019-01-16 環球晶圓股份有限公司 碳化矽晶片及其定位邊加工方法
JP7187867B2 (ja) * 2018-07-26 2022-12-13 富士通株式会社 赤外線検出器、撮像素子、光半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW289837B (ja) * 1994-01-18 1996-11-01 Hwelett Packard Co
JP3243146B2 (ja) * 1994-12-08 2002-01-07 株式会社東芝 半導体装置
JPH08172033A (ja) * 1994-12-16 1996-07-02 Hitachi Ltd 半導体基板
JPH08195366A (ja) 1995-01-13 1996-07-30 Mitsubishi Materials Shilicon Corp 両面研磨ウェーハおよびその製造方法
JP3580600B2 (ja) * 1995-06-09 2004-10-27 株式会社ルネサステクノロジ 半導体装置の製造方法およびそれに使用される半導体ウエハ並びにその製造方法
JPH11297799A (ja) * 1998-04-10 1999-10-29 Hitachi Cable Ltd ノッチ付き半導体基板
JP4151155B2 (ja) * 1999-05-17 2008-09-17 日立電線株式会社 ノッチ付化合物半導体ウェハの製造方法
JP2000331898A (ja) * 1999-05-21 2000-11-30 Hitachi Cable Ltd ノッチ付半導体ウエハ
JP4626909B2 (ja) * 1999-10-26 2011-02-09 Sumco Techxiv株式会社 半導体ウエハ
JP2001167993A (ja) * 1999-12-06 2001-06-22 Hitachi Cable Ltd 化合物半導体ウェハ
JP2002025873A (ja) * 2000-07-07 2002-01-25 Hitachi Cable Ltd 半導体ウエハ及びその表面、裏面判別方法
JP2002025875A (ja) * 2000-07-07 2002-01-25 Hitachi Cable Ltd 半導体ウエハ
JP4603677B2 (ja) * 2000-11-09 2010-12-22 信越半導体株式会社 アニールウェーハの製造方法及びアニールウェーハ
US7022530B2 (en) * 2001-04-03 2006-04-04 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP2003022988A (ja) * 2001-07-09 2003-01-24 Sanyo Electric Co Ltd 化合物半導体装置の製造方法
KR20050044643A (ko) * 2001-12-04 2005-05-12 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼 및 접합 웨이퍼의 제조방법
JP2004119943A (ja) * 2002-09-30 2004-04-15 Renesas Technology Corp 半導体ウェハおよびその製造方法
JP4034682B2 (ja) * 2002-10-21 2008-01-16 株式会社東芝 半導体ウェーハ及び半導体ウェーハ製造方法
US6861689B2 (en) * 2002-11-08 2005-03-01 Freescale Semiconductor, Inc. One transistor DRAM cell structure and method for forming
US7042052B2 (en) * 2003-02-10 2006-05-09 Micron Technology, Inc. Transistor constructions and electronic devices
US6768156B1 (en) * 2003-02-10 2004-07-27 Micron Technology, Inc. Non-volatile random access memory cells associated with thin film constructions
US7148559B2 (en) * 2003-06-20 2006-12-12 International Business Machines Corporation Substrate engineering for optimum CMOS device performance

Also Published As

Publication number Publication date
US20060113559A1 (en) 2006-06-01
JP2003086474A (ja) 2003-03-20
US20040242001A1 (en) 2004-12-02
WO2003025985A1 (en) 2003-03-27
US7256478B2 (en) 2007-08-14
EP1437762A1 (en) 2004-07-14
KR20040035787A (ko) 2004-04-29
TW548702B (en) 2003-08-21
KR100869431B1 (ko) 2008-11-21
US20060060883A1 (en) 2006-03-23
US7256477B2 (en) 2007-08-14
EP1437762A4 (en) 2008-09-10
US20060113558A1 (en) 2006-06-01
US6998700B2 (en) 2006-02-14
US7256476B2 (en) 2007-08-14

Similar Documents

Publication Publication Date Title
US7256476B2 (en) Notched compound semiconductor wafer
US7709858B2 (en) Nitride semiconductor light emitting device
EP2287924A2 (en) Substrate Structures and Methods of Manufacturing the same
JP4939038B2 (ja) Iii族窒化物半導体基板
EP1555686A2 (en) High quality nitride semiconductor thin film and method for growing the same
US20090057847A1 (en) Gallium nitride wafer
JP2005064469A (ja) 窒化物半導体発光素子およびその製造方法
US20100028605A1 (en) Substrate for epitaxial growth
US7825008B2 (en) Method of fabricating light emitting device and thus-fabricated light emitting device
JP2018536618A (ja) 結晶基板上で半極性窒化層を得る方法
JP3926271B2 (ja) Iii族窒化物半導体レーザ素子及びその製造方法
US7986030B2 (en) Nitride semiconductor substrate
CN108695341A (zh) 外延基板及其制造方法
JP6950396B2 (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置の製造方法
KR100357116B1 (ko) 질화물 반도체막 성장 방법
JP2019102550A (ja) 半導体基板の製造方法
JPH1070056A (ja) 半導体基板およびその製造方法
EP4286572A1 (en) Sic single crystal substrate
JP4799399B2 (ja) 窒化物半導体発光素子
JP3341757B2 (ja) 半導体装置及びその製造方法
JPH0228310A (ja) 半導体ウエハ
KR20020004274A (ko) 질화물 반도체막 성장 방법
JP2011049583A (ja) 窒化物半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120217

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees