JP4947210B2 - 画素回路及び表示装置とこれらの駆動方法 - Google Patents
画素回路及び表示装置とこれらの駆動方法 Download PDFInfo
- Publication number
- JP4947210B2 JP4947210B2 JP2010270124A JP2010270124A JP4947210B2 JP 4947210 B2 JP4947210 B2 JP 4947210B2 JP 2010270124 A JP2010270124 A JP 2010270124A JP 2010270124 A JP2010270124 A JP 2010270124A JP 4947210 B2 JP4947210 B2 JP 4947210B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- period
- drive transistor
- potential
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
Ids=(1/2)μ(W/L)Cox(Vgs−Vth)2・・・式1
Ids=(1/2)μ(W/L)Cox(Vcc−Vsig)2・・・式2
Ids=(1/2)μ(W/L)Cox(Vcc−Vsig+Va)2・・・式3
Iref=(1/2)kμ(Vs−Vofs−Vth)2・・・式4
Va=Vs−Vofs−Vth=(2Iref/kμ)1/2・・・式4
Ids=(1/2)μ(W/L)Cox(Vcc−Vsig+(2Iref/kμ)1/2)
2・・・式6
Claims (9)
- 信号線から供給された映像信号を所定のサンプリング期間にサンプリングするサンプリングトランジスタと、
サンプリングトランジスタを介してサンプリングされた映像信号に応じた入力電位を保持する容量部と、
容量部に保持された入力電位に応じて所定の発光期間に出力電流を出力するドライブトランジスタと、
ドライブトランジスタのドレイン側に接続され、ドライブトランジスタから出力された出力電流に基づいて映像信号に応じた輝度で発光する発光素子と、
出力電流に対するドライブトランジスタのキャリア移動度及び閾電圧の影響を同時に補正する補正手段と、
を備えており、
容量部は、ドライブトランジスタのゲートとサンプリングトランジスタとの間に配された第1容量部と、第1容量部と電源線との間に配され、第1容量部と直列に接続され、かつサンプリングトランジスタからサンプリングされた映像信号が保持される第2容量部とから成り、
補正手段は、
ドライブトランジスタの制御電極端と基準電位点との間に配されたリセットトランジスタと、
電源線とドライブトランジスタとの間に配され、ドライブトランジスタへの電源の供給をオン/オフする電源制御トランジスタと、
ドライブトランジスタおよび電源制御トランジスタの間と第1容量部および第2容量部の間とに配された検出トランジスタとを含み、
サンプリング期間に先行して設定されたリセット期間において、リセットトランジスタは、ドライブトランジスタの制御電極端の電位を基準電位にリセットし、
リセット期間およびその後の検出期間において、リセットトランジスタ及び検出トランジスタが導通してその後に導通が遮断されることにより、ドライブトランジスタと電源線との導通が遮断されドライブトランジスタに過渡電流が流れている間にドライブトランジスタの閾電圧を検出して容量部に保持することで、出力電流に対するドライブトランジスタのキャリア移動度および閾電圧の影響を同時に補正する、
画素回路。 - サンプリングトランジスタは、1水平期間をサンプリング期間として映像信号をサンプリングする
請求項1記載の画素回路。 - 容量部が保持した電位は、ドライブトランジスタの出力電流に対する閾電圧の影響を減殺する分とキャリア移動度の影響を減殺する分の両方を含む
請求項1または請求項2に記載の画素回路。 - アクティブ期間が1水平期間よりも短く設定された、リセット期間と検出期間との和から成る補正期間を規定するための補正用制御パルスと、補正期間内において発光素子を発光から非発光に切り換えるためのドライブ用制御パルスとが、それぞれ、補正手段に入力され、
補正用制御パルスによってリセットトランジスタと検出トランジスタが制御され、ドライブ用制御パルスによってスイッチングトランジスタが制御され、以って、リセット期間と検出期間との和の補正期間は1水平期間よりも短く設定され、
検出期間は、リセットが解除された後にドライブトランジスタがカットオフに到達するまでの時間幅よりも短い時間幅に設定される
請求項1乃至請求項3の何れか1項に記載の画素回路。 - 第1のクロックに同期するアクティブ期間が1水平期間であるパルスと、時間幅を制限するための制限用パルスとの論理積をとることにより補正用制御パルスが設定され、
第1のクロックと同一周期である第2のクロックに同期して、発光素子の発光と非発光を制御するドライブ用制御パルスが設定され、
検出期間は、補正用制御パルスのアクティブ期間とドライブ用制御パルスの非発光期間のオーバーラップ部分で規定され、
オーバーラップ部分は、第1のクロックと第2のクロックの位相の調整により設定される
請求項4に記載の画素回路。 - 検出期間は、第1のクロック及び第2のクロックの半周期未満の分解能で調整可能である
請求項5に記載の画素回路。 - 補正手段は、リセット期間の時間幅が制限されており、通電によりリセット期間中ドライブトランジスタを通じて発光素子に流れる貫通電流を抑制し、以て、貫通電流に起因する発光素子の異常発光を抑制する
請求項1乃至請求項6の何れか1項に記載の画素回路。 - ドライブトランジスタはPチャネル型のトランジスタから成り、
容量部に保持された電位のうちのキャリア移動度の影響を減殺する分による発光素子の発光を防ぐため、黒表示時における映像信号の電位レベルが、ドライブトランジスタの一端に印加される所定の電源電位よりも高く設定されている
請求項1乃至請求項7の何れか1項に記載の画素回路。 - 画素回路を備えた表示装置であって、
画素回路は、
信号線から供給された映像信号を所定のサンプリング期間にサンプリングするサンプリングトランジスタと、
サンプリングトランジスタを介してサンプリングされた映像信号に応じた入力電位を保持する容量部と、
容量部に保持された入力電位に応じて所定の発光期間に出力電流を出力するドライブトランジスタと、
ドライブトランジスタのドレイン側に接続され、ドライブトランジスタから出力された出力電流に基づいて映像信号に応じた輝度で発光する発光素子と、
出力電流に対するドライブトランジスタのキャリア移動度及び閾電圧の影響を同時に補正する補正手段と、
を備えており、
容量部は、ドライブトランジスタのゲートとサンプリングトランジスタとの間に配された第1容量部と、第1容量部と電源線との間に配され、第1容量部と直列に接続され、かつサンプリングトランジスタからサンプリングされた映像信号が保持される第2容量部とから成り、
補正手段は、
ドライブトランジスタの制御電極端と基準電位点との間に配されたリセットトランジスタと、
電源線とドライブトランジスタとの間に配され、ドライブトランジスタへの電源の供給をオン/オフする電源制御トランジスタと、
ドライブトランジスタおよび電源制御トランジスタの間と第1容量部および第2容量部の間とに配された検出トランジスタとを含み、
サンプリング期間に先行して設定されたリセット期間において、リセットトランジスタは、ドライブトランジスタの制御電極端の電位を基準電位にリセットし、
リセット期間およびその後の検出期間において、リセットトランジスタ及び検出トランジスタが導通してその後に導通が遮断されることにより、ドライブトランジスタと電源線との導通が遮断されドライブトランジスタに過渡電流が流れている間にドライブトランジスタの閾電圧を検出して容量部に保持することで、出力電流に対するドライブトランジスタのキャリア移動度および閾電圧の影響を同時に補正する、
表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010270124A JP4947210B2 (ja) | 2010-12-03 | 2010-12-03 | 画素回路及び表示装置とこれらの駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010270124A JP4947210B2 (ja) | 2010-12-03 | 2010-12-03 | 画素回路及び表示装置とこれらの駆動方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004270786A Division JP5017773B2 (ja) | 2004-09-17 | 2004-09-17 | 画素回路及び表示装置とこれらの駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011081408A JP2011081408A (ja) | 2011-04-21 |
JP4947210B2 true JP4947210B2 (ja) | 2012-06-06 |
Family
ID=44075445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010270124A Expired - Fee Related JP4947210B2 (ja) | 2010-12-03 | 2010-12-03 | 画素回路及び表示装置とこれらの駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4947210B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104680980B (zh) * | 2015-03-25 | 2017-02-15 | 京东方科技集团股份有限公司 | 像素驱动电路及其驱动方法、显示装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003202834A (ja) * | 2001-10-24 | 2003-07-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその駆動方法 |
JP3750616B2 (ja) * | 2002-03-05 | 2006-03-01 | 日本電気株式会社 | 画像表示装置及び該画像表示装置に用いられる制御方法 |
JP3832415B2 (ja) * | 2002-10-11 | 2006-10-11 | ソニー株式会社 | アクティブマトリクス型表示装置 |
JP3901105B2 (ja) * | 2003-02-14 | 2007-04-04 | ソニー株式会社 | 画素回路、表示装置、および画素回路の駆動方法 |
-
2010
- 2010-12-03 JP JP2010270124A patent/JP4947210B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011081408A (ja) | 2011-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5017773B2 (ja) | 画素回路及び表示装置とこれらの駆動方法 | |
JP2006317600A (ja) | 画素回路 | |
JP4923527B2 (ja) | 表示装置及びその駆動方法 | |
JP4923410B2 (ja) | 画素回路及び表示装置 | |
KR101424692B1 (ko) | 화상표시장치 | |
JP5245195B2 (ja) | 画素回路 | |
JP4151714B2 (ja) | 表示装置及びその駆動方法 | |
JP2006133542A (ja) | 画素回路及び表示装置 | |
JP4211820B2 (ja) | 画素回路と画像表示装置及びその駆動方法 | |
JP4929891B2 (ja) | 表示装置 | |
KR20130050490A (ko) | 유기발광다이오드 표시장치 | |
JP2007316455A (ja) | 画像表示装置 | |
KR20060060582A (ko) | 화소 회로와 표시장치 및 이러한 구동 방법 | |
JP5802738B2 (ja) | 表示装置の駆動方法 | |
JP2007171828A (ja) | 表示装置及びその駆動方法 | |
JP2006251632A (ja) | 画素回路及び表示装置 | |
JP4706288B2 (ja) | 画素回路及び表示装置 | |
JP2012058748A (ja) | 画素回路および表示装置 | |
JP2007316453A (ja) | 画像表示装置 | |
JP2009163275A (ja) | 画素回路及び画素回路の駆動方法、並びに、表示装置及び表示装置の駆動方法 | |
JP5282355B2 (ja) | 画像表示装置 | |
JP2008026468A (ja) | 画像表示装置 | |
JP4918983B2 (ja) | 画素回路及び表示装置 | |
JP4967336B2 (ja) | 画素回路及び表示装置 | |
JP4947210B2 (ja) | 画素回路及び表示装置とこれらの駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4947210 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |