JP4945229B2 - 電子装置 - Google Patents
電子装置 Download PDFInfo
- Publication number
- JP4945229B2 JP4945229B2 JP2006329278A JP2006329278A JP4945229B2 JP 4945229 B2 JP4945229 B2 JP 4945229B2 JP 2006329278 A JP2006329278 A JP 2006329278A JP 2006329278 A JP2006329278 A JP 2006329278A JP 4945229 B2 JP4945229 B2 JP 4945229B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- circuit
- voltage
- mos transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Landscapes
- Amplifiers (AREA)
- Electronic Switches (AREA)
Description
図1は本発明の実施の形態1における電子装置1の構成を示す回路図である。この電子装置1は、信号線Fと、PMOS型の信号線ドライブトランジスタQPoと、これとは極性の異なるNMOS型の信号線ドライブトランジスタQNoと、信号線Fの遷移状態を検知して信号線ドライブトランジスタQPoのゲート電圧VPおよび信号線ドライブトランジスタQNoのゲート電圧VNを制御する制御回路Aとを有している。PMOS型の信号線ドライブトランジスタQPoは、そのソースが高電位側電源VDに接続され、ドレインが信号線Fに接続されている。NMOS型の信号線ドライブトランジスタQNoは、そのソースが高電位側電源VDとは逆極性の低電位側電源VS(図1では接地電位0[V])に接続され、ドレインは信号線Fに接続されている。制御回路Aは、信号線Fの電位が遷移する際、信号線Fの電位が遷移する電圧方向に信号線Fへの電流を増幅するように信号線ドライブトランジスタQPoのゲート電圧VPを制御し、かつ、信号線Fの電位が遷移した後、信号線Fの遷移後の電圧値を保持するように信号線ドライブトランジスタQPoのゲート電圧VPを任意の電圧値に保つ第1の電圧保持回路B1を有している。また、制御回路Aは、信号線Fの電位が遷移する際、信号線Fの電位が遷移する電圧方向に信号線Fへの電流を増幅するように信号線ドライブトランジスタQNoのゲート電圧VNを制御し、かつ、信号線Fの電位が遷移した後、信号線Fの遷移後の電圧値を保持するように信号線ドライブトランジスタQNoのゲート電圧VNを任意の電圧値に保つ第2の電圧保持回路B2を有している。
最初、信号線Fが0[V]になっているとき、遅延回路Eの反転出力Eoおよび信号線ドライブトランジスタQPoのゲート電圧VPはほぼ高電位側電源VDの電源電圧VDDを示す。また、第2の電圧保持回路B2の電圧保持用MOSトランジスタQNmのドレインとゲートのみが接続されており、他のどのMOSトランジスタからも電流が供給されていないので、電圧保持用MOSトランジスタQNmはダイオード特性となる。電圧保持用MOSトランジスタQNmのゲート・ドレインはダイオードのアノードに相当する。したがって、信号線ドライブトランジスタQNoのゲート電圧VNは、電圧保持用MOSトランジスタQNmの閾値近傍の電圧値Vnを示す。このため、信号線ドライブトランジスタQNoが非飽和電流特性になっているので、信号線ドライブトランジスタQNoのドレインからソースが接続されている接地電位へ弱い電流が流れ出す状態になっており、信号線Fは0[V]に保持されている。信号線Fが0[V]に保持されているので、第1の遷移増幅用スイッチ回路C1におけるPMOSトランジスタQP2はON状態にあり、信号線ドライブトランジスタQPoのゲート電圧VPは電源電圧VDDに保持されている。直流カット用スイッチ回路b1はOFF状態にある。第1の電流増幅回路D1において、第1の電流増幅用MOSトランジスタQN2はON状態であるが、第2の電流増幅用MOSトランジスタQN3はOFF状態となっている。
その後、信号線Fが0[V]から電源電圧VDDに遷移し始めると、第1の電流増幅回路D1の第2の電流増幅用MOSトランジスタQN3がOFF状態からON状態に遷移し、信号線ドライブトランジスタQPoのゲート電圧VPは、電源電圧VDDから0[V]へ遷移する。このとき、第1の遷移増幅用スイッチ回路C1におけるPMOSトランジスタQP2がON状態からOFF状態に遷移し、また、その論理反転で、第2の遷移増幅用スイッチ回路C2のNMOSトランジスタがOFF状態からON状態に遷移し、信号線ドライブトランジスタQNoのゲート電圧VNは0[V]へ遷移する。つまり、信号線ドライブトランジスタQPoのON動作および信号線ドライブトランジスタQNoのOFF動作が強化される。この遷移動作により、信号線Fでは信号線ドライブトランジスタQPoから電流が流れ込み、信号線Fの電圧は増幅される。
次に、信号線Fがほぼ電源電圧VDDに遷移すると、遅延回路Eの反転出力Eoが電源電圧VDDから0[V]に遷移し、第1の電流増幅用MOSトランジスタQN2がOFFされるので、第1の電流増幅回路D1はカットオフされる。第1の電圧保持回路B1の電圧保持用MOSトランジスタQPmのドレインとゲートのみが接続されており、他のどのMOSトランジスタからも電流が供給されていないので、電圧保持用MOSトランジスタQPmはダイオード特性となる。電圧保持用MOSトランジスタQPmのゲート・ドレインは、ダイオードのカソードに相当する。したがって、信号線ドライブトランジスタQPoのゲート電圧VPは、電源電圧VDDから電圧保持用MOSトランジスタQPmの閾値電圧分下がった電圧値Vpで保持される。このため、信号線ドライブトランジスタQPoが非飽和電流特性になっているので、信号線ドライブトランジスタQPoのソースからドレインを経由して信号線Fへ弱い電流が流れ出す状態になっており、信号線Fは電源電圧VDDに保持されている。
次に、信号線Fが電源電圧VDDから0[V]に遷移し始めると、第2の電流増幅回路D2がOFF状態からON状態に遷移し、信号線ドライブトランジスタQNoのゲート電圧VNは、0[V]から電源電圧VDDへ遷移する。また、第1の遷移増幅用スイッチ回路C1のPMOSトランジスタQP2がOFF状態からON状態に遷移し、信号線ドライブトランジスタQPoのゲート電圧VPは電源電圧VDDへ遷移する。つまり、信号線ドライブトランジスタQNoのON動作および信号線ドライブトランジスタQPoのOFF動作が強化される。この遷移動作により、信号線Fでは信号線ドライブトランジスタQNoから電流が流れ出し、信号線Fの電圧は増幅される。
図5は、遅延回路Eの別の形態を示す。信号線Fは波形検出回路2に接続されており、波形検出回路2の出力は、遅延回路EのトライステートインバータのEn[3:1],Ep[3:1]を制御する。信号線Fの波形の傾きに応じて波形検出回路2の出力信号の値が異なる構成をとっている。信号線Fの波形が緩やかなほど、遅延回路Eの遅延値は大きくなるように制御されている。つまり、遅延回路Eの遅延は、信号線Fの波形の傾きに応じて可変である。これにより、信号線Fの波形の傾き(スリューレート。単位:電圧/時間)に応じて、信号線Fの電位が遷移する時間を高精度に検知でき、その時間に応じて、より確実に信号線ドライブトランジスタQoのゲート電圧VP,VNは、信号線ドライブトランジスタQoのソース電圧と逆の電位に制御可能となり、信号線Fは急峻に電圧遷移することが可能であることに加え、さらに、無駄に信号線ドライブトランジスタQoのゲート電圧VP,VNを信号線ドライブトランジスタQoのソース電圧と逆の電位に制御しないので、信号線ドライブトランジスタQoのゲートのリーク電流を削減することが可能となる。
図6は、第1の電流増幅回路D1の別の形態を示す。信号線Fは周波数検出回路3に接続されており、周波数検出回路3の出力は、第1の電流増幅回路D1の出力電圧VP(信号線ドライブトランジスタQPoのゲート電圧)の制御電圧が異なる(図6中では、0[V],0.2[V],0.4[V]に設定されている。)ようにEn[3:1]を制御する。信号線Fにおける電圧波形の周期が遅ければ遅いほど、高電圧側(0.4[V])に第1の電流増幅回路D1の出力電圧VPを制御する。
図7は、第1の電流増幅回路D1の別の制御方法の形態を示す。信号線Fをデータ入力(D)とするフリップフロップ4を有している。フリップフロップ4のクロックCKは、信号線Fと同期し併走しているクロック線7をとる。ロジック回路5は、信号線Fの即値と前値(フリップフロップの出力Q)に応じて、テーブル6に示したような制御信号En[2:1]を出力する。この制御信号En[2:1]によって第1の電流増幅回路D1の出力電圧を制御し、可変にする。
図8は、信号線ドライブトランジスタQPoが複数並列にあり、そのゲート電圧VPの別の制御方法の形態を示す。
図9は、遅延回路Eの別の形態を示す。遅延回路Eは、インバータチェーン回路9aと、終端抵抗回路9bと、信号線Fと終端抵抗回路9bの出力を入力とする差動回路9cで構成されており、差動回路9cの正転出力が遅延回路Eの反転出力Eo′となる。第1の電流増幅回路D1は、実施の形態1で示した回路に加え、Nチャンネル型のバイパス用MOSトランジスタQN4が第1の電流増幅用MOSトランジスタQN2と並列に接続され、バイパス用MOSトランジスタQN4のゲートは遅延回路Eの反転出力Eo′に接続されている。
図11は、電子装置1の半導体集積回路で構成されたチップ内での配置の形態を示す。チップ内には、パッドPADからのデータ入出力をインターフェースするメモリ制御ブロック10、メモリ制御ブロック10からデータをやりとりするプロセッサ11のブロックがあり、各ブロックは、送受信回路12を介してデータをやりとりする。その送受信回路12の間に電子装置1が配置される。
t=(ΣI×R×C)×ln(VDD/VDD_H) ……………(1)
(Σは、I=1からN)
例えば、送信から受信まで信号電圧が0.5VDDの遷移時間tは、
t=(10RC+9RC+8RC+7RC+6RC+5RC+4RC+3RC+2RC
+1RC)×ln(VDD/0.5VDD) ……………(2)
=55RC×ln2
=38RC
となる。lnは対数である。
図13は、本発明の実施の形態における電子装置1を備えた通信装置の概観を示す。携帯電話20は、ベースバンドLSI21およびアプリケーションLSI22を備えている。ベースバンドLSI21およびアプリケーションLSI22は、実施の形態における電子装置1を有する半導体集積回路である。電子装置1は、従来よりも少ない消費電力で動作可能であるため、ベースバンドLSI21およびアプリケーションLSI22ならびにこれらを備えた携帯電話20についてもまた低電力動作が可能となる。さらに、携帯電話20が備えている半導体集積回路であってベースバンドLSI21およびアプリケーションLSI22以外のものについても、当該半導体集積回路が備える論理回路を電子装置1とすることによって、上記と同様の効果を得ることができる。
2 波形検出回路
3 周波数検出回路
A 制御回路
B1,B2 電圧保持回路
b1,b2 直流カット用スイッチ回路
C1,C2 遷移増幅用スイッチ回路
D1,D2 電流増幅回路
E 遅延回路
F 信号線
QPo 信号線ドライブトランジスタ
QNo 逆極性の信号線ドライブトランジスタ
QPm,QNm 電圧保持用MOSトランジスタ
QN2,QN3 電流増幅用MOSトランジスタ
QP3 DCカット用MOSトランジスタ
Claims (31)
- 信号線と、
ソースが電源に接続されドレインが前記信号線に接続された信号線ドライブトランジスタと、
前記信号線の遷移状態を検知して前記信号線ドライブトランジスタのゲート電圧を制御するもので、前記信号線の電位が遷移する際、前記信号線の電位が遷移する電圧方向に前記信号線への電流を増幅するように前記信号線ドライブトランジスタのゲート電圧を制御し、かつ、前記信号線の電位が遷移した後、前記信号線の遷移後の電圧値を保持するように前記信号線ドライブトランジスタのゲート電圧を制御する制御回路とを備え、
前記信号線ドライブトランジスタと前記制御回路は、前記信号線の送信回路と受信回路の間に配置されている電子装置。 - さらに、前記信号線ドライブトランジスタとは極性が逆の信号線ドライブトランジスタを有し、前記逆極性の信号線ドライブトランジスタのソースは、前記電源とは逆極性の電源に接続され、前記逆極性の信号線ドライブトランジスタのドレインは前記信号線に接続され、前記逆極性の信号線ドライブトランジスタのゲートは前記制御回路で制御されるように構成されている請求項1に記載の電子装置。
- 前記制御回路は、前記信号線の電位が遷移した後、前記信号線の遷移後の電圧値を保持するように前記信号線ドライブトランジスタのゲート電圧を任意の電圧値に保つ電圧保持回路を有している請求項1または請求項2に記載の電子装置。
- 前記電圧保持回路はダイオードを有し、前記ダイオードのカソードは前記信号線ドライブトランジスタのゲートに接続されている請求項3に記載の電子装置。
- 前記電圧保持回路の前記ダイオードは電圧保持用MOSトランジスタで構成され、前記電圧保持用MOSトランジスタのゲートとドレインが接続されている請求項4に記載の電子装置。
- 前記電圧保持回路の前記電圧保持用MOSトランジスタは、前記信号線ドライブトランジスタよりゲート酸化膜厚が厚く構成されている請求項5に記載の電子装置。
- 前記電圧保持回路の前記電圧保持用MOSトランジスタは、前記信号線ドライブトランジスタより閾値が高くされている請求項5に記載の電子装置。
- 前記電圧保持回路の前記電圧保持用MOSトランジスタは、前記信号線ドライブトランジスタよりゲート長が長くされている請求項5に記載の電子装置。
- 前記電圧保持回路の前記電圧保持用MOSトランジスタは、前記信号線ドライブトランジスタよりゲート幅が短くされている請求項5に記載の電子装置。
- 前記電圧保持回路の前記電圧保持用MOSトランジスタのソースは、前記信号線ドライブトランジスタのソースが接続された電源に接続されている請求項5に記載の電子装置。
- 前記電圧保持回路の前記電圧保持用MOSトランジスタの基板電圧は制御可能である請求項5に記載の電子装置。
- 前記電圧保持回路はさらに第2の電圧保持用MOSトランジスタを有し、前記電圧保持用MOSトランジスタのソースが前記第2の電圧保持用MOSトランジスタのゲート、ドレインに接続されている請求項5に記載の電子装置。
- 前記電圧保持回路は、さらにDCカット用MOSトランジスタを有し、前記DCカット用MOSトランジスタのドレインが前記電圧保持用MOSトランジスタのゲートと接続され、前記DCカット用MOSトランジスタのソースが前記電圧保持用MOSトランジスタのドレインに接続されている請求項5に記載の電子装置。
- 前記制御回路は、前記信号線を入力とする遅延回路を有し、前記電圧保持回路の前記DCカット用MOSトランジスタのゲートは前記遅延回路の反転出力に接続されている請求項13に記載の電子装置。
- 前記電圧保持回路の前記ダイオードのカソードは、前記信号線で制御される直流カット用スイッチ回路の片方に接続され、前記直流カット用スイッチ回路のもう片方は、前記信号線ドライブトランジスタのソースに接続された電源とは逆極性の電源に接続されている請求項4に記載の電子装置。
- 前記直流カット用スイッチ回路は、極性の異なる2つのMOSトランジスタの直列接続で構成され、前記電圧保持用MOSトランジスタのドレインには、前記電圧保持用MOSトランジスタと同極性のMOSトランジスタが接続され、前記極性の異なる2つのMOSトランジスタのゲートは前記信号線に接続されている請求項15に記載の電子装置。
- 前記制御回路は、前記信号線で制御される遷移増幅用スイッチ回路を有し、前記信号線ドライブトランジスタのゲートは前記遷移増幅用スイッチ回路の片方に接続され、前記遷移増幅用スイッチ回路のもう片方は、前記信号線ドライブトランジスタのソースに接続された電源と同極性の電源に接続されている請求項1または請求項2に記載の電子装置。
- 前記制御回路の前記遷移増幅用スイッチ回路は、前記信号線ドライブトランジスタと極性が同じスイッチ回路用MOSトランジスタで構成され、前記スイッチ回路用MOSトランジスタのゲートは前記信号線に接続され、前記スイッチ回路用MOSトランジスタのドレインが前記信号線ドライブトランジスタのゲートに接続されている請求項17に記載の電子装置。
- 前記制御回路は、前記信号線の電位が遷移する際、前記信号線の電位が遷移する電圧方向に前記信号線への電流を増幅するように信号線ドライブトランジスタのゲート電圧を制御する電流増幅回路を有している請求項1または請求項2に記載の電子装置。
- 前記電流増幅回路は、第1および第2の電流増幅用MOSトランジスタを有し、前記第1の電流増幅用MOSトランジスタのドレインが前記信号線ドライブトランジスタのゲートに接続され、前記第1の電流増幅用MOSトランジスタのソースが前記第2の電流増幅用MOSトランジスタのドレインに接続され、前記第2の電流増幅用MOSトランジスタのソースが、前記信号線ドライブトランジスタのソースに接続された電源とは逆極性の電源に接続されている請求項19に記載の電子装置。
- 前記制御回路は、前記信号線を入力とする遅延回路を有し、前記電流増幅回路の前記第2の電流増幅用MOSトランジスタのゲートは前記信号線に接続され、前記電流増幅回路の前記第1の電流増幅用MOSトランジスタゲートは前記遅延回路の反転出力に接続されている請求項20に記載の電子装置。
- 前記制御回路は、前記信号線を入力とする遅延回路を有し、前記電流増幅回路の前記第1の電流増幅用MOSトランジスタのゲートは前記信号線に接続され、前記電流増幅回路の前記第2の電流増幅用MOSトランジスタゲートは前記遅延回路の反転出力に接続されている請求項20に記載の電子装置。
- 前記遅延回路の遅延は、前記信号線の波形の傾きに応じて可変である請求項21または請求項22に記載の電子装置。
- 前記電流増幅回路の出力電圧は、前記信号線における電圧波形の周期に応じて可変である請求項19に記載の電子装置。
- 前記電流増幅回路は、さらに前記信号線をデータ入力とするフリップフロップを有し、前記信号線の即値と前値に応じて前記電流増幅回路の出力電圧を可変にする請求項19に記載の電子装置。
- 前記フリップフロップのクロックは、前記信号線と同期し併走している請求項25に記載の電子装置。
- 前記信号線ドライブトランジスタの各々のゲート電圧は、前記信号線における電圧波形の周期に応じて、前記電流増幅回路により選択制御されるように構成されている請求項19に記載の電子装置。
- 前記遅延回路は差動回路であり、差動入力信号の一方は前記信号線であり、もう一方は前記信号線に接続された抵抗素子の終端である請求項21または請求項22に記載の電子装置。
- 前記抵抗素子は、MOSで構成されたインバータと抵抗素子が並列接続されている請求項28に記載の電子装置。
- 前記遅延回路は差動回路であり、差動入力信号の一方は前記信号線であり、もう一方は前記制御回路で制御される逆極性の信号線ドライブトランジスタのゲートである請求項21または請求項22に記載の電子装置。
- 前記電流増幅回路は、さらにバイパス用MOSトランジスタを有し、前記信号線がゲートに接続される前記第1または第2の電流増幅用MOSトランジスタと並列に接続され、前記差動回路の正転出力は前記バイパス用MOSトランジスタのゲートに接続されている請求項28から請求項30までのいずれかに記載の電子装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006329278A JP4945229B2 (ja) | 2006-12-06 | 2006-12-06 | 電子装置 |
US11/949,363 US7639062B2 (en) | 2006-12-06 | 2007-12-03 | Electronic device and communication device comprising the same |
CN2007101947723A CN101197564B (zh) | 2006-12-06 | 2007-12-06 | 电子装置及包括该装置的通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006329278A JP4945229B2 (ja) | 2006-12-06 | 2006-12-06 | 電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008147747A JP2008147747A (ja) | 2008-06-26 |
JP4945229B2 true JP4945229B2 (ja) | 2012-06-06 |
Family
ID=39497243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006329278A Expired - Fee Related JP4945229B2 (ja) | 2006-12-06 | 2006-12-06 | 電子装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7639062B2 (ja) |
JP (1) | JP4945229B2 (ja) |
CN (1) | CN101197564B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201027849A (en) * | 2009-01-13 | 2010-07-16 | Yi-Zhi Yang | Connector |
US7924197B1 (en) * | 2009-11-04 | 2011-04-12 | Mediatek Inc. | Method for reducing current consumption of digital-to-analog conversion, and associated tri-state current digital-to-analog converter |
US8713232B2 (en) * | 2012-02-08 | 2014-04-29 | The Regents Of The University Of Michigan | Apparatus and method for transferring a data signal propagated along a bidirectional communication path within a data processing apparatus |
JP6454876B2 (ja) * | 2013-09-30 | 2019-01-23 | パナソニックIpマネジメント株式会社 | 通信装置ならびにモータ制御装置 |
US9571155B2 (en) * | 2014-08-25 | 2017-02-14 | Samsung Display Co., Ltd. | Method of startup sequence for a panel interface |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63193720A (ja) * | 1987-02-06 | 1988-08-11 | Toshiba Corp | 論理回路 |
JP3064842B2 (ja) * | 1995-01-04 | 2000-07-12 | 日本電気株式会社 | 駆動回路 |
US5889417A (en) * | 1996-05-24 | 1999-03-30 | Sun Microsystems, Inc. | Apparatus and method for improving the noise immunity of a dynamic logic signal repeater |
JP3284995B2 (ja) * | 1999-01-14 | 2002-05-27 | 日本電気株式会社 | 双方向バスリピータ制御装置 |
JP2001268141A (ja) * | 2000-03-17 | 2001-09-28 | Toshiba Corp | 双方向リピータ回路 |
KR100408412B1 (ko) * | 2001-06-02 | 2003-12-06 | 삼성전자주식회사 | 전원전압의 변동을 감지하는 데이터 출력 버퍼 |
WO2005125014A1 (ja) * | 2004-06-15 | 2005-12-29 | Nec Corporation | プログラマブル半導体装置 |
US7782090B2 (en) * | 2004-08-02 | 2010-08-24 | Panasonic Corporation | Semiconductor device |
-
2006
- 2006-12-06 JP JP2006329278A patent/JP4945229B2/ja not_active Expired - Fee Related
-
2007
- 2007-12-03 US US11/949,363 patent/US7639062B2/en not_active Expired - Fee Related
- 2007-12-06 CN CN2007101947723A patent/CN101197564B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20080136493A1 (en) | 2008-06-12 |
US7639062B2 (en) | 2009-12-29 |
CN101197564A (zh) | 2008-06-11 |
JP2008147747A (ja) | 2008-06-26 |
CN101197564B (zh) | 2012-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8149043B2 (en) | Semiconductor device and electronic apparatus using the same | |
US7646220B2 (en) | Reduced voltage subLVDS receiver | |
JP3934551B2 (ja) | 半導体集積回路、液晶駆動装置および液晶表示システム | |
US20030095003A1 (en) | Wide common mode differential input amplifier and method | |
JP4945229B2 (ja) | 電子装置 | |
JP4816152B2 (ja) | 受信回路、差動信号受信回路、インターフェース回路及び電子機器 | |
US7679406B2 (en) | Comparator having a preamplifier with power saved while latching data | |
KR20140146330A (ko) | 구동 장치 | |
JP3547752B2 (ja) | 信号受信回路とディジタル信号処理システム | |
US6232819B1 (en) | Semiconductor integrated circuit device and low-amplitude signal receiving method | |
JP2007194771A (ja) | レベル変換回路および表示装置 | |
US20090121766A1 (en) | Externally asynchronous internally clocked system | |
KR20090006577A (ko) | 반도체메모리소자의 입력 버퍼 | |
JP4602364B2 (ja) | 液晶駆動装置および液晶表示システム | |
KR20080061737A (ko) | 입력 버퍼 회로 | |
JP2007149207A (ja) | 半導体集積回路装置 | |
JP4724514B2 (ja) | 論理回路 | |
US6603817B1 (en) | Buffer circuit capable of correctly transferring small amplitude signal in synchronization with high speed clock signal | |
US20020158685A1 (en) | Differential amplifying circuit and multi-stage differential amplifying circuit using the same | |
JP2011091601A (ja) | レベルシフター回路、集積回路装置及び電子機器 | |
JP2003179476A (ja) | 半導体集積回路 | |
JP2010283532A (ja) | 半導体回路 | |
KR20120069943A (ko) | 반도체 집적 회로의 데이터 입력 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120228 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120305 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4945229 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |