JP4944789B2 - 試験装置、フィクスチャボード、及びピンエレクトロニクスカード - Google Patents
試験装置、フィクスチャボード、及びピンエレクトロニクスカード Download PDFInfo
- Publication number
- JP4944789B2 JP4944789B2 JP2007542313A JP2007542313A JP4944789B2 JP 4944789 B2 JP4944789 B2 JP 4944789B2 JP 2007542313 A JP2007542313 A JP 2007542313A JP 2007542313 A JP2007542313 A JP 2007542313A JP 4944789 B2 JP4944789 B2 JP 4944789B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- test
- device under
- under test
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31928—Formatter
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
Description
特願2005−315294 出願日 2005年10月28日
Claims (14)
- 出力信号の所定の成分を強調して出力するプリエンファシス回路を備える被試験デバイスのプリエンファシス機能を試験する試験装置であって、
前記被試験デバイスが出力する前記出力信号に対して、前記被試験デバイスの実装時における伝送線路において前記出力信号に生じる減衰と略同一の減衰を生じさせるフィルタと、
前記フィルタが出力する信号を計測し、計測結果に基づいて前記被試験デバイスの前記プリエンファシス機能を試験する試験部と
を備える試験装置。 - 前記フィルタは、前記被試験デバイスが出力する前記出力信号から、前記プリエンファシス回路が生成すべき強調成分を除去することにより、前記減衰を生じさせる
請求項1に記載の試験装置。 - 前記プリエンファシス回路が生成すべき前記強調成分についての強調成分情報が予め与えられ、前記強調成分情報に基づいて、前記フィルタの信号通過特性を制御するフィルタ制御部を更に備える請求項2に記載の試験装置。
- 前記被試験デバイスは、生成すべき前記強調成分を定める設定値を格納する設定レジスタを備え、
前記プリエンファシス回路は、前記設定レジスタが格納した前記設定値に応じた前記強調成分を生成し、
前記試験装置は、前記設定レジスタが格納した前記設定値を取得し、取得した前記設定値に基づいて、前記フィルタの信号通過特性を制御するフィルタ制御部を更に備える
請求項2に記載の試験装置。 - 前記試験部は、前記フィルタが出力する前記出力信号が、前記被試験デバイスに対して予め定められたセットアップタイム及びホールドタイムを満たすか否かに基づいて、前記被試験デバイスの前記プリエンファシス機能を試験する
請求項2に記載の試験装置。 - 前記フィルタは、それぞれ異なる線路長の複数の伝送線路を有し、
前記フィルタ制御部は、前記出力信号を、いずれの前記伝送線路に通過させるかを選択することにより、前記信号通過特性を制御する
請求項3又は4に記載の試験装置。 - 前記試験装置は、
前記被試験デバイスを載置するパフォーマンスボードと、
前記試験部と前記パフォーマンスボードとを電気的に接続するケーブルを有するフィクスチャボードと
を更に備え、
前記フィルタは、前記フィクスチャボードに設けられる請求項6に記載の試験装置。 - 前記フィルタは、前記フィクスチャボードに設けられた前記ケーブルを前記伝送線路として、前記出力信号を通過させる請求項7に記載の試験装置。
- 前記試験装置は、
前記被試験デバイスを載置するパフォーマンスボードと、
前記試験部と前記パフォーマンスボードとを電気的に接続するケーブルを有するフィクスチャボードと
を更に備え、
前記フィルタは、前記試験部に設けられる
請求項2に記載の試験装置。 - 前記被試験デバイスが出力する前記出力信号を、前記フィルタに入力するか、又は前記試験部に入力するかを切り替える切替部を更に備える
請求項2に記載の試験装置。 - 前記フィルタを通過した前記出力信号と、前記フィルタを通過しない前記出力信号とを比較し、前記フィルタにおける信号通過特性が予め定められた特性と略一致するか否かを評価するフィルタ評価部を更に備える
請求項10に記載の試験装置。 - 前記試験部は、前記フィルタ評価部において、前記特性が略一致した場合に、前記被試験デバイスの前記プリエンファシス機能を試験する
請求項11に記載の試験装置。 - 出力信号の所定の成分を強調して出力するプリエンファシス回路を備える被試験デバイスのプリエンファシス機能を試験する試験装置において、前記被試験デバイスを載置するパフォーマンスボードと、前記被試験デバイスの良否を判定する試験部とを接続するフィクスチャボードであって、
前記被試験デバイスが出力する前記出力信号に対して、前記被試験デバイスの実装時における伝送線路において前記出力信号に生じる減衰と略同一の減衰を生じさせるフィルタを備えるフィクスチャボード。 - 出力信号の所定の成分を強調して出力するプリエンファシス回路を備える被試験デバイスのプリエンファシス機能を試験する試験装置において、前記被試験デバイスの各ピンと信号の授受を行うピンエレクトロニクスカードであって、
前記被試験デバイスが出力する前記出力信号に対して、前記被試験デバイスの実装時における伝送線路において前記出力信号に生じる減衰と略同一の減衰を生じさせるフィルタを備えるピンエレクトロニクスカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007542313A JP4944789B2 (ja) | 2005-10-28 | 2006-10-16 | 試験装置、フィクスチャボード、及びピンエレクトロニクスカード |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005315294 | 2005-10-28 | ||
JP2005315294 | 2005-10-28 | ||
JP2007542313A JP4944789B2 (ja) | 2005-10-28 | 2006-10-16 | 試験装置、フィクスチャボード、及びピンエレクトロニクスカード |
PCT/JP2006/320546 WO2007049475A1 (ja) | 2005-10-28 | 2006-10-16 | 試験装置、フィクスチャボード、及びピンエレクトロニクスカード |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007049475A1 JPWO2007049475A1 (ja) | 2009-04-30 |
JP4944789B2 true JP4944789B2 (ja) | 2012-06-06 |
Family
ID=37967588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007542313A Expired - Fee Related JP4944789B2 (ja) | 2005-10-28 | 2006-10-16 | 試験装置、フィクスチャボード、及びピンエレクトロニクスカード |
Country Status (6)
Country | Link |
---|---|
US (1) | US7795879B2 (ja) |
JP (1) | JP4944789B2 (ja) |
KR (1) | KR100949282B1 (ja) |
DE (1) | DE112006003065T5 (ja) |
TW (1) | TWI401441B (ja) |
WO (1) | WO2007049475A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009278412A (ja) * | 2008-05-15 | 2009-11-26 | Yokogawa Electric Corp | 高速信号伝送線路とそれを用いた半導体試験装置 |
DE102008026276B4 (de) * | 2008-06-02 | 2012-08-09 | Sartorius Weighing Technology Gmbh | Verfahren zum Untersuchen einer Leiterplatte und elektronisches Gerät |
US8350583B2 (en) * | 2009-08-12 | 2013-01-08 | International Business Machines Corporation | Probe-able voltage contrast test structures |
JP5496940B2 (ja) * | 2010-08-11 | 2014-05-21 | アンリツ株式会社 | エンファシス付加装置及びエンファシス付加方法 |
US8399266B2 (en) | 2011-01-25 | 2013-03-19 | International Business Machines Corporation | Test structure for detection of gap in conductive layer of multilayer gate stack |
US9025652B2 (en) * | 2011-02-04 | 2015-05-05 | Tektronix, Inc. | Variable inter symbol interference generator |
US9780007B2 (en) | 2012-01-04 | 2017-10-03 | Globalfoundries Inc. | LCR test circuit structure for detecting metal gate defect conditions |
US9182440B1 (en) * | 2012-01-30 | 2015-11-10 | Marvell International Ltd. | Pressure activated high density switch array |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09312588A (ja) * | 1996-05-22 | 1997-12-02 | Nec Corp | Fm通信システム |
JP2000171524A (ja) * | 1998-09-29 | 2000-06-23 | Matsushita Electric Ind Co Ltd | 半導体集積回路及びその検査方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1541837B2 (de) | 1966-09-23 | 1977-03-31 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur messung der daempfung oder verstaerkung eines elektrischen vierpols nach dem vergleichsverfahren |
FR2124059B1 (ja) * | 1971-02-02 | 1976-05-28 | Lignes Telegraph Telephon | |
JPH09312586A (ja) | 1996-05-20 | 1997-12-02 | Hitachi Denshi Ltd | 無線機 |
TW495616B (en) | 1999-04-06 | 2002-07-21 | Advantest Corp | Test device and method for electrically testing electronic device |
WO2004023552A1 (ja) * | 2002-09-05 | 2004-03-18 | Renesas Technology Corp. | マルチチップ半導体装置およびテスト方法並びにシステム用基板 |
US7573286B2 (en) * | 2003-05-16 | 2009-08-11 | E.I. Du Pont De Nemours And Company | System and method for testing displays |
JP2005315294A (ja) | 2004-04-27 | 2005-11-10 | Toyota Motor Corp | 高圧タンク |
-
2006
- 2006-10-16 DE DE112006003065T patent/DE112006003065T5/de not_active Withdrawn
- 2006-10-16 WO PCT/JP2006/320546 patent/WO2007049475A1/ja active Application Filing
- 2006-10-16 JP JP2007542313A patent/JP4944789B2/ja not_active Expired - Fee Related
- 2006-10-16 KR KR1020087012491A patent/KR100949282B1/ko not_active IP Right Cessation
- 2006-10-26 TW TW095139493A patent/TWI401441B/zh active
-
2008
- 2008-04-22 US US12/107,086 patent/US7795879B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09312588A (ja) * | 1996-05-22 | 1997-12-02 | Nec Corp | Fm通信システム |
JP2000171524A (ja) * | 1998-09-29 | 2000-06-23 | Matsushita Electric Ind Co Ltd | 半導体集積回路及びその検査方法 |
Also Published As
Publication number | Publication date |
---|---|
DE112006003065T5 (de) | 2008-09-25 |
US20080218178A1 (en) | 2008-09-11 |
KR100949282B1 (ko) | 2010-03-25 |
KR20080070689A (ko) | 2008-07-30 |
WO2007049475A1 (ja) | 2007-05-03 |
TWI401441B (zh) | 2013-07-11 |
US7795879B2 (en) | 2010-09-14 |
JPWO2007049475A1 (ja) | 2009-04-30 |
TW200716989A (en) | 2007-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4944789B2 (ja) | 試験装置、フィクスチャボード、及びピンエレクトロニクスカード | |
US9638742B2 (en) | Method and apparatus for testing electrical connections on a printed circuit board | |
US6836136B2 (en) | Pin driver for AC and DC semiconductor device testing | |
JP4843800B2 (ja) | 信号伝送装置及び方法 | |
JPWO2008023615A1 (ja) | 試験装置および当該試験装置を用いたデバイスの製造方法 | |
US20050140388A1 (en) | Hybrid AC/DC-coupled channel for testing | |
WO2005098868A1 (ja) | 試験装置、位相調整方法、及びメモリコントローラ | |
JP2011513766A (ja) | 電磁的に結合されたデータの復元及びリタイミングを行う受信器 | |
KR101066563B1 (ko) | 차동 신호 전송 장치 및 시험 장치 | |
JP5038137B2 (ja) | 半導体試験装置 | |
US9015541B2 (en) | Device and method for performing timing analysis | |
US20080170610A1 (en) | High Speed Serial Test Circuits | |
US20070197169A1 (en) | Systems and methods for transmitter and channel characterization | |
JP2004061487A (ja) | 高速データ出力素子のジッタ測定装置及びトータルジッタ測定方法 | |
KR101225219B1 (ko) | 신호 경로 사이의 혼선에 의해 야기되는 타이밍 에러를 정량화하는 방법 및 프로그램 저장 장치 | |
CN201251781Y (zh) | 信号测量装置 | |
US7808291B2 (en) | Jitter generating circuit | |
US7084618B2 (en) | Parallel bus debugging tool | |
JP5291289B2 (ja) | 試験装置および検出方法 | |
JP2004287738A (ja) | 伝送波形解析装置 | |
JP2011013122A (ja) | アナログbist回路および電子システム | |
US7642804B2 (en) | Testing high frequency signals on a trace | |
JP2007218779A (ja) | 半導体テスター用テストボード | |
CN111381104A (zh) | 一种传输通道阻抗的测量方法和装置 | |
JP2015141098A (ja) | テストボード、集積回路テスト方法、集積回路装置、および、集積回路テストシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120302 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |