JPH10335617A - 半導体基板の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 イオン注入によらずに厚膜の単結晶シリコン
膜を有するＳＯＩ基板を製造可能にする。 【解決手段】 単結晶シリコン基板１５に水素吸蔵層１
６，偏析層１７および所望の膜厚の成長層１８を順次形
成する。これらの各層１６〜１８はアモルファスシリコ
ンをベースにした膜で、プラズマＣＶＤ法により形成さ
れる。ベースシリコン基板１２に酸化膜１３を形成して
単結晶シリコン基板１５と貼り合わせる。固相成長工
程，剥離工程の２段階の熱処理で、成長層１８を単結晶
シリコン基板１５側から単結晶化すると共に水素吸蔵層
１６内の水素を偏析層１７に蓄積させて欠陥層を形成し
て剥離させる。この後さらに高い処理温度で熱処理して
成長層１８を厚膜の単結晶シリコン膜１４に形成し、Ｓ
ＯＩ基板１１を得る。単結晶シリコン基板１５は繰り返
し利用できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ベース基板上に絶
縁膜を介して素子形成用の半導体層を設けてなる半導体
基板の製造方法に関する。

【０００２】

【発明が解決しようとする課題】基板上に絶縁膜を介し
て素子形成用の単結晶の半導体層を形成してなる半導体
基板としては、例えば、半導体層としてシリコン単結晶
を設ける構成のＳＯＩ（Silicon On Insulator）基板が
ある。これは、基板となるシリコン基板上に酸化膜が形
成され、その上にシリコン単結晶膜が形成された構造を
有するもので、このような半導体基板を用いることによ
り、基板との絶縁分離工程を別途に実施する必要がなく
なり、分離性能が良く、高い集積度でシリコン単結晶膜
に素子を形成して集積回路を作込むことができるもので
ある。

【０００３】この場合、ＳＯＩ基板に設けているシリコ
ン単結晶膜の製造方法としては、従来より種々の方法が
あるが、その中で以下の３段階の工程を経て製造するよ
うにした半導体薄膜製造技術が特開平５−２１１１２８
に開示されている。以下に、その製造方法について図３
を用いて説明する。

【０００４】まず、第１段階として、半導体基板１中へ
水素ガスもしくは希ガスをイオン化して所定の注入エネ
ルギで加速して注入することにより（図３（ａ）参
照）、半導体基板１の表面から所定深さに注入イオンが
分布するようにしてイオン注入領域２を形成する。次
に、第２段階として、この半導体基板１のイオン注入を
した側の面１ａに、少なくとも１つの剛性材料から形成
されたベース基板３を貼り合わせ法などにより結合させ
る（同図（ｂ）参照）。この場合のベース基板３は半導
体製の基板を用いることが可能で最終的にＳＯＩ基板を
形成させるという点では、酸化膜のような絶縁膜４を成
膜させた状態としておくことが望ましい。

【０００５】次に、第３段階として、半導体基板１およ
びベース基板４を結合させた状態で熱処理を施すことに
より、イオン注入領域２に形成されるマイクロボイド
（微小気泡）部分Ｐを境界として半導体基板１と薄膜部
分が分離するように剥離し、ベース基板３上に絶縁膜４
を介してシリコン単結晶膜５が接着された構造のＳＯＩ
基板６が形成される（同図（ｃ）参照）。

【０００６】実際には、この剥離された面には数ｎｍ程
度の凹凸が存在するため、この剥離面Ｐに研磨処理およ
びエッチング処理などを施してシリコン単結晶膜５を平
坦に仕上げると共に所定膜厚（例えば０．１μｍ）に調
整してＳＯＩ基板６として形成されるものである（同図
（ｄ）参照）。

【０００７】ところで、上述した技術においては、半導
体基板１内に形成したイオン注入領域２部分で欠陥層を
形成して剥離を行なう原理であるから、形成しようとす
る単結晶シリコン膜５の厚さ寸法は、イオン注入領域の
深さを制御するためのイオン注入エネルギーのレベルに
より設定することになる。しかし、この場合において、
例えば単結晶シリコン膜５を１０μｍ程度の比較的厚い
層として形成する場合には、注入すべき水素イオンの加
速エネルギーとしては、１ＭｅＶを超える高レベルの加
速エネルギーが必要となる。

【０００８】したがって、現実的にはこのようなイオン
注入を行うには、高エネルギー出力のイオン注入装置が
必要となり装置が高価なものになると共に、イオン注入
処理を行うのに大電力が必要になるためランニングコス
トが高くなるなどの問題があり、汎用的な技術としての
成立性に問題が生じてくる。

【０００９】また、上述の製造方法では、イオン注入工
程において半導体基板１の表面にダメージが発生した
り、ノックオン現象による酸素や重金属の混入が発生す
るので、このイオン注入工程を経てイオン注入層２の部
分で剥離してその上部に形成されている部分をシリコン
単結晶膜５として利用する場合に、素子形成用の単結晶
膜としての結晶品質が劣化するという不具合がある。

【００１０】本発明は、上記事情に鑑みてなされたもの
で、その目的は、厚膜の半導体層を備えた半導体基板を
形成する際に、半導体層の膜厚を厚くするためにイオン
注入法などにより表面から深い領域に欠陥層を形成する
場合に比べて安価で簡単に剥離用の欠陥層を形成するこ
とができると共に、半導体層のダメージを極力低減する
ことができるようにした半導体基板の製造方法を提供す
ることにある。

【００１１】

【課題を解決するための手段】請求項１の発明では、水
素吸蔵層形成工程（Ｐ１）において、単結晶半導体基板
（１５）に水素吸蔵層（１６）を形成し、続いて、成長
層形成工程（Ｐ３）において、この単結晶半導体基板
（１５）に非晶質の成長層（１８）を形成し、次の貼り
合わせ工程（Ｐ４）において、単結晶半導体基板（１
５）を支持基板（１２）に貼り合わせる。この後、固相
成長工程（Ｐ５）において、第１の処理温度で熱処理す
ることにより、単結晶半導体基板（１５）から水素吸蔵
層（１６）側に向けて固相成長が開始されると共に水素
吸蔵層（１６）内の水素が表面側に移動して蓄積するよ
うになる。

【００１２】そして、さらに、剥離工程（Ｐ６）で第２
の処理温度で熱処理すると、固相成長の先端部分が成長
層（１８）に達して単結晶化してゆき、これによって半
導体層（１４）が形成され、しかも、水素吸蔵層（１
６）の水素が表面側に移動して形成された欠陥層部分で
剥離がおこる。この結果、半導体層（１４）部分は支持
基板（１２）に残した状態で単結晶半導体基板（１５）
と分離するようになり、半導体基板（１１）を得ること
ができる。

【００１３】これにより、非晶質の成長層（１８）を必
要に応じて厚く形成しておくことで固相成長工程（Ｐ
５）においてこれを単結晶化して厚い半導体層（１４）
を得ることができるので、半導体層（１４）を形成する
ための基板に高い加速エネルギーで注入イオンを加速し
て深い領域に欠陥層を形成する処理を不要とすることが
でき、高価なイオン注入装置を用いて大電力でイオン注
入を行う必要がなくなると共に簡単且つ安価に形成する
ことができるようになる。

【００１４】また、非晶質の成長層（１８）を単結晶化
するために用いる単結晶半導体基板（１５）は、半導体
層（１４）の膜質を左右するものであるから結晶性が要
求される高価なものとなるが、上述のごとく原理的には
厚さ寸法が減少することがないので、このまま次回以降
の半導体基板（１１）を製造するための単結晶半導体基
板（１５）として繰り返し利用することができ、製造コ
ストの低減を図ることができる。

【００１５】請求項２の発明では、成長層形成工程（Ｐ
２）に先だって、偏析層形成工程（Ｐ２）を行って単結
晶半導体基板（１５）上に偏析層（１７）を形成するの
で、固相成長工程（Ｐ５）での熱処理では、単結晶半導
体基板（１５）から固相成長が開始すると共に水素吸蔵
層（１６）内から脱離して表面側に進行する水素が偏析
層（１７）部分でストッパとして作用することで蓄積す
るようになる。

【００１６】これによって、剥離工程（Ｐ６）での熱処
理では、水素が蓄積したごく薄い膜厚の偏析層（１７）
部分で剥離を起こすようにすることができる。また、こ
のように偏析層（１７）を形成することで、欠陥層の領
域を積極的に狭い領域に設けることができるようになっ
て、剥離後の表面の粗さを細かくすることができるよう
になる。

【００１７】請求項３の発明では、剥離工程（Ｐ６）を
行なった後に、結晶完全化処理工程（Ｐ７）において第
３の処理温度にて熱処理を行なうことにより、半導体層
（１４）の結晶性を高めると共に、半導体層（１４）と
支持基板（１２）との間の結合力を高めることができる
ようになる。

【００１８】

【発明の実施の形態】以下、本発明の一実施形態につい
て図１ないし図３を参照しながら説明する。本実施形態
においては、図１（ｄ）に示す半導体基板としてのＳＯ
Ｉ基板１１を製造する方法について説明する。このＳＯ
Ｉ基板１１は、支持基板としてのベースシリコン基板１
２上に絶縁膜としての酸化膜１３を介して半導体層とし
ての単結晶シリコン膜１４が形成された構成のものであ
る。この場合、単結晶シリコン膜１４は、数十μｍ程度
の厚さに形成されているもので、このＳＯＩ基板１１
は、例えば、単結晶シリコン膜１４部分に、パワー素子
や表面にマイクロアクチュエータを形成する素子などに
適したものである。

【００１９】次に、このＳＯＩ基板１１の製造方法につ
いて説明する。製造工程は、図２に示すように、水素吸
蔵層形成工程Ｐ１，偏析層形成工程Ｐ２，成長層形成工
程Ｐ３，貼り合わせ工程Ｐ４，固相成長工程Ｐ５，剥離
工程Ｐ６および結晶完全化処理工程Ｐ７の７つの段階に
分けて行なわれる。

【００２０】まず、水素吸蔵層形成工程Ｐ１では、単結
晶半導体基板としての単結晶シリコン基板１５上に水素
吸蔵層１６を形成する。水素吸蔵層１６としては、具体
的には、例えばプラズマＣＶＤ（Chemical Vapour Depo
sition）法により単結晶シリコン基板１５上に所定膜厚
で形成した水素化アモルファスシリコン膜（以下、「α
−Ｓｉ：Ｈ膜」と略称する）を用いるもので、膜内部に
水素が吸蔵された状態のアモルファスシリコンである
（図１（ａ）参照）。

【００２１】次に、偏析層形成工程Ｐ２では、上述の水
素吸蔵層１６上に偏析層１７を形成する。この場合、偏
析層１７としては、例えば、アモルファス炭化珪素（以
下、「α−ＳｉＣ膜」と略称する）もしくは１原子層に
満たない程度の膜厚の酸化シリコン膜を用いる。なお、
α−ＳｉＣ膜はα−Ｓｉ：Ｈ膜と同様にプラズマＣＶＤ
法により形成することができる。また、酸化シリコン膜
を形成する場合には、単結晶シリコン基板１５に水素吸
蔵層１６を形成した状態で、酸素を含むガス中に曝露す
ることで表面を酸化させることで形成することができる
（同図（ａ）参照）。

【００２２】続いて、成長層形成工程Ｐ３では、偏析層
１７上に成長層１８を形成して図１（ａ）に示すような
層構造を有するものを形成する。この場合、成長層１８
としては、例えば、水素をほとんど含まないアモルファ
スシリコン膜（以下、「α−Ｓｉ膜」と略称する）を同
じくプラズマＣＶＤ法により形成する。この成長層１８
は、後の工程を経ることにより単結晶シリコン膜１４に
単結晶化するものであるから、その膜厚はＳＯＩ基板１
１の半導体層としての単結晶シリコン膜１４の膜厚に等
しくなるので、必要に応じて例えば１０μｍ以上の膜厚
にも形成することができる。

【００２３】なお、上述のプラズマＣＶＤ法により膜を
形成する工程においては、「α−Ｓｉ：Ｈ膜」の形成で
は水素で希釈したシランガスやジシランガスを原料とし
て用い、「α−Ｓｉ膜」の形成ではアルゴンなどの不活
性ガスで希釈したシランガスやジシランガスを原料とし
て用いる。また、「α−ＳｉＣ膜」の形成ではシランガ
スやジシランガスにメタンやエタンなどの炭化水素ガス
を加えたものを用いて行なう。

【００２４】次に、貼り合わせ工程Ｐ４では、あらかじ
め絶縁膜としての酸化膜１３を形成した状態のベースシ
リコン基板１２を上述のようにして形成した膜構造の単
結晶シリコン基板１５に貼り合わせる。なお、貼り合わ
せに先だって、両者の表面は、親水化処理として、例え
ば、硫酸（Ｈ_２ＳＯ_４）と過酸化水素水（Ｈ_２Ｏ_２）の
混合液（Ｈ_２ＳＯ_４：Ｈ_２Ｏ_２＝４：１）による洗浄及
び純水洗浄を順次行ない、この後、スピン乾燥で基板表
面に吸着する水分量を制御する。これにより、単結晶シ
リコン基板１５とベースシリコン基板１２との貼り合わ
せ面を密着させると、それぞれの表面に形成されたシラ
ノール基、および表面に吸着した水分子の水素結合によ
って接着されるようになる。

【００２５】そして、固相成長工程Ｐ５では、上述のよ
うにして張り合わせた単結晶シリコン基板１５とベース
シリコン基板１２とを第１の処理温度Ｔ１で所定時間だ
け熱処理を行なう。この工程Ｐ５では、単結晶シリコン
基板１５からの結晶情報に基づいて「α−Ｓｉ：Ｈ膜」
からなる水素吸蔵層１６が固相成長を開始するようにな
り、このとき同時に水素吸蔵層１６内に吸蔵されている
水素が偏析層１７側に移動してこの偏析層１７自体がス
トッパとなって蓄積されるようになる。

【００２６】この後、固相成長の先端部分が水素吸蔵層
１６から非常に薄い厚さで形成されている偏析層１７を
超えて成長層１８に達すると、「α−Ｓｉ膜」である成
長層１８を固相成長させて単結晶化するようになる。つ
まり、成長層１８は、半導体層としての単結晶シリコン
膜１４として形成されるのである。

【００２７】そして、成長層１８が全体に単結晶化する
程度まで固相成長工程Ｐ５の熱処理が進むと、次に、剥
離工程Ｐ６では、さらに昇温して第２の処理温度Ｔ２で
所定時間だけ熱処理を行なう。この工程Ｐ６では、偏析
層１７に蓄積された水素により欠陥層が形成されてゆく
ので、この状態で熱処理が進められると偏析層１７の部
分で剥離がおこる。つまり、単結晶化された成長層１８
部分をベースシリコン基板１２側に残した状態で単結晶
シリコン基板１５と分離するように剥離が起こるのであ
る。

【００２８】次に、結晶完全化処理工程Ｐ７では、上述
の状態からさらに昇温して第３の処理温度Ｔ３で所定時
間だけ熱処理を行なう。これにより、成長層１８を完全
に単結晶化して単結晶シリコン膜１４として得るように
なる。また、この工程Ｐ７では、単結晶シリコン膜１４
と酸化膜１３を介してベースシリコン基板１２との結合
の強化を図る作用もある。

【００２９】なお、上述の固相成長工程Ｐ５から結晶完
全化処理工程Ｐ７までの各熱処理では、それぞれの処理
温度Ｔ１〜Ｔ３および処理時間を図３のようなイメージ
で設定しており、実際にはこれらの熱処理を一連の工程
として連続的に行なうことができる。

【００３０】そして、このような工程Ｐ１〜Ｐ７を経る
ことにより、ベースシリコン基板１２上に酸化膜１３を
介した状態で単結晶シリコン膜１４を１０μｍ以上の膜
厚で形成した状態のＳＯＩ基板１１を得ることができ
る。この場合、単結晶シリコン膜１４の膜厚は、成長層
形成工程Ｐ３において形成した成長層１８の形成厚さに
より決まる。

【００３１】以上説明したように、本実施形態によれ
ば、単結晶シリコン基板１５に水素吸蔵層１６および偏
析層１７を設けると共に成長層１８を所望の厚さに設け
た状態としてベースシリコン基板１２と貼り合わせを行
ない、この後、固相成長工程Ｐ５，剥離工程Ｐ６にて熱
処理を行なって「α−Ｓｉ膜」からなる成長層１８を単
結晶化すると共に水素吸蔵層１６内の水素を偏析層１７
に蓄積させて剥離させるので、高価なイオン注入機を用
いずとも、厚膜の単結晶シリコン膜１４を有するＳＯＩ
基板１１を形成できる。

【００３２】また、本実施形態によれば、ＳＯＩ基板１
１に形成される単結晶シリコン膜１４は、イオン注入法
によって単結晶基板から表層部分を剥離して形成する半
導体層と異なり、イオン注入によるダメージを受けなて
いないため、重金属による汚染の問題もなく、良質な単
結晶膜として得ることができるようになる。

【００３３】さらに、従来技術では使用ごとに数十μｍ
単位で単結晶シリコン基板１５が薄くなる工程を採用し
ているので、再使用を繰り返すことによって単結晶シリ
コン基板１５の厚さが所定厚さ以下になると、その後は
ベースシリコン基板１２として再利用することで消費す
ることになるが、本実施形態のものでは、単結晶シリコ
ン基板１５は、原理的に膜減りすることがないので何度
でも繰り返し再生使用が可能となり、これによって、支
持基板としてのベースシリコン基板１２は、単結晶シリ
コン基板１５に要求されるような高品質のものを採用す
る必要がなく、安価な材質のものを使用することができ
る。

【００３４】そして、本実施形態においては、水素吸蔵
層１６，偏析層１７および成長層１８をアモルファスシ
リコン系の膜をプラズマＣＶＤ法により形成するように
したので、一連の膜形成工程を連続して行なえるように
なり、クリーンで簡単且つ迅速な製造工程を採用するこ
とができるようになる。

【００３５】本発明は、上記実施形態にのみ限定される
ものではなく、次のように変形また拡張できる。単結晶
半導体基板としては、シリコン以外の材料として、４族
元素を主体とした単結晶であれば、例えば、Ｇｅ（ゲル
マニウム），ＳｉＣ（炭化シリコン），ＳｉＧｅ（シリ
コンゲルマニウム）あるいはダイヤモンドなどの基板を
用いることができる。この場合において、ＳｉＣ基板な
どを用いる場合には、基板自体が非常に高価なものであ
るので、剥離後の再利用による資源の有効活用およびコ
ストダウンの効果が大きくなる。

【００３６】支持基板としては、シリコンベース基板１
２に限らず、他の半導体基板を用いることもできるし、
支持基板自体が絶縁性を有するセラミック基板を用いる
こともでき、この場合には、支持基板そのものが絶縁性
を有することから、本実施形態のように酸化膜１３など
を絶縁膜として別途に形成する必要はない。

【００３７】偏析層形成工程Ｐ２は、必要に応じて設け
れば良く、偏析層１７を形成する効果としては偏析層１
７により水素をストッパとして蓄積させることによって
剥離面の粗さを小さくすることであるから、形成しよう
とするＳＯＩ基板の品質や仕様などの要求度に応じて採
用すれば良い。

【図面の簡単な説明】

【図１】本発明の一実施形態を示す製造工程に応じた模
式的な断面図

【図２】製造工程の概略説明図

【図３】熱処理のある工程での温度の推移を示す図

【図４】従来例を示す図１相当図

【符号の説明】

１１はＳＯＩ基板（半導体基板）、１２はベースシリコ
ン基板（支持基板）、１３は酸化膜（絶縁膜）、１４は
単結晶シリコン膜（半導体層）、１５は単結晶シリコン
基板（単結晶半導体基板）、１６は水素吸蔵層、１７は
偏析層、１８は成長層である。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 素子形成用の半導体層（１４）を支持基
   板（１２）上に絶縁状態で設けてなる半導体基板（１
   １）の製造方法において、 単結晶半導体基板（１５）に水素吸蔵層（１６）を形成
   する水素吸蔵層形成工程（Ｐ１）と、 前記単結晶半導体基板（１５）と同じ元素からなる非晶
   質の成長層（１８）を形成する成長層形成工程（Ｐ３）
   と、 前記単結晶半導体基板（１５）を前記支持基板（１２）
   に貼り合わせる貼り合わせ工程（Ｐ４）と、 第１の処理温度で熱処理することにより前記成長層（１
   ８）を単結晶化して前記半導体層（１４）にする固相成
   長工程（Ｐ５）と、 第２の処理温度で熱処理することにより前記単結晶半導
   体基板（１５）から前記半導体層（１４）部分を剥離さ
   せる剥離工程（Ｐ６）とを設けたことを特徴とする半導
   体基板の製造方法。
2. 【請求項２】 請求項１に記載の半導体基板（１１）の
   製造方法において、 前記成長層形成工程（Ｐ２）に先だって、前記単結晶半
   導体基板（１５）上に偏析層（１７）を形成する偏析層
   形成工程（Ｐ２）を設けたことを特徴とする半導体基板
   の製造方法。
3. 【請求項３】 請求項１または２に記載の半導体基板
   （１１）の製造方法において、 前記剥離工程（Ｐ６）に続いて、前記半導体層（１４）
   の結晶性を高めるように第３の処理温度で熱処理する結
   晶完全化処理工程（Ｐ７）を設けたことを特徴とする半
   導体基板の製造方法。
4. 【請求項４】 請求項１ないし３のいずれかに記載の半
   導体基板（１１）の製造方法において、 前記水素吸蔵層形成工程（Ｐ１）においては、前記水素
   吸蔵層（１６）として水素化アモルファスシリコン膜を
   形成することを特徴とする半導体基板の製造方法。
5. 【請求項５】 請求項４に記載の半導体基板（１１）の
   製造方法において、 前記水素吸蔵層形成工程（Ｐ１）では、前記水素化アモ
   ルファスシリコン膜を、プラズマＣＶＤ法により形成す
   ることを特徴とする半導体基板の製造方法。
6. 【請求項６】 請求項１ないし５のいずれかに記載の半
   導体基板（１１）の製造方法において、 前記成長層形成工程（Ｐ３）では、前記成長層（１８）
   としてアモルファスシリコン膜を形成することを特徴と
   する半導体基板の製造方法。
7. 【請求項７】 請求項６に記載の半導体基板（１１）の
   製造方法において、 前記成長層形成工程（Ｐ３）では、前記アモルファスシ
   リコン膜をプラズマＣＶＤ法により形成することを特徴
   とする半導体基板の製造方法。
8. 【請求項８】 請求項２ないし７のいずれかに記載の半
   導体基板（１１）の製造方法において、 前記偏析層形成工程（Ｐ２）では、前記偏析層（１７）
   としてアモルファス炭化珪素膜を形成することを特徴と
   する半導体基板の製造方法。
9. 【請求項９】 請求項２ないし７のいずれかに記載の半
   導体基板（１１）の製造方法において、 前記偏析層形成工程（Ｐ２）では、前記偏析層（１７）
   として１原子層程度の酸化シリコン膜を形成することを
   特徴とする半導体基板の製造方法。