JP4936709B2 - プラズマエッチング方法および半導体装置の製造方法 - Google Patents

プラズマエッチング方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP4936709B2
JP4936709B2 JP2005340542A JP2005340542A JP4936709B2 JP 4936709 B2 JP4936709 B2 JP 4936709B2 JP 2005340542 A JP2005340542 A JP 2005340542A JP 2005340542 A JP2005340542 A JP 2005340542A JP 4936709 B2 JP4936709 B2 JP 4936709B2
Authority
JP
Japan
Prior art keywords
plasma
plasma etching
gas
etching method
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005340542A
Other languages
English (en)
Other versions
JP2007149852A (ja
Inventor
謙介 谷口
康彦 吹野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005340542A priority Critical patent/JP4936709B2/ja
Priority to KR1020060116447A priority patent/KR100835023B1/ko
Priority to TW095143594A priority patent/TWI412075B/zh
Priority to CNB2006101468156A priority patent/CN100492601C/zh
Publication of JP2007149852A publication Critical patent/JP2007149852A/ja
Application granted granted Critical
Publication of JP4936709B2 publication Critical patent/JP4936709B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、フラットパネルディスプレイ(FPD)製造用のガラス基板などの被処理体を、処理ガスのプラズマを用いてエッチング処理するプラズマエッチング方法および半導体装置の製造方法に関する。
液晶表示装置(LCD)に代表されるFPD(フラットパネルディスプレイ)に使用される薄膜トランジスタ(TFT)を製造するに際しては、ガラス基板上にゲート電極が形成され、その上に窒化ケイ素などからなるゲート絶縁膜が形成される。そして、その上に半導体層ならびにソース電極およびドレイン電極を形成するための膜が順次形成され、エッチングによりソース電極およびドレイン電極ならびにチャネル部が形成される。
そして、上記のようにゲート電極やソース・ドレイン電極を形成した後では、配線接続用のコンタクトホールを形成する目的でゲート絶縁膜や表面保護膜(パッシベーション膜)のエッチングが行なわれる。この際、マスク消費削減と製造工程の削減を図る目的から、深さの異なる複数のコンタクトホール、つまり、ゲート電極に接続するコンタクトホールと、ソース・ドレイン電極に接続するコンタクトホールを、1回のフォトリソグラフィー工程により得られたマスクパターンによって形成することが行なわれている(例えば、特許文献1)。
ところで、ソース・ドレイン電極は、低抵抗な配線材料であるAlや、AlNdを母材とし、さらにバリアメタルとしてモリブデン(Mo)またはその合金を積層した構造として、例えばMo/Al/Mo構造や、Mo/AlNd/Mo構造が採用される。この場合、上層のMoは窒化ケイ素膜中へのスパイク防止、およびテーパー制御のため、下層Moは、配線層の下地となるSiとの相互拡散を防止するために用いられる。そして、上層のMoは、ウエットエッチングの際の形状制御性を確保するため、通常50nm程度に薄膜形成される。
特開2003−224138号公報
上記のように、1回のフォトリソグラフィー工程により得られたマスクパターンによって、ゲート電極に接続するコンタクトホールと、ソース・ドレイン電極に接続するコンタクトホールという深さの異なる2種類のコンタクトホールを形成するエッチング処理においては、被エッチング膜である窒化ケイ素膜をエッチングする際に、ソース・ドレイン電極上層のバリアメタルであるMoに対して十分なエッチング選択比が得られないと、Mo層がエッチングされて消失してしまい、TFT特性や表示特性に悪影響を与えるおそれがある。このため、従来はSFとO、SFとOとHe、SFとNなどの処理ガスを用いて、高エッチングレート、高エッチング選択比でのエッチングが実施されてきた。
しかし、近年ではFPD用ガラス基板が益々大型化する傾向にあり、長辺が2mを超えるものまで登場している。基板サイズが大きくなるに伴い、基板面内全てで十分なエッチング選択性を確保することは困難になる。図6は、SF/O/Heガスを用いて、サイズの異なる基板Gに対してプラズマエッチング処理を行なった場合の基板面積と、Mo膜に対する窒化ケイ素膜のエッチング選択比、およびMo膜のエッチングレートの関係を示している。この図6から、基板面積が大きくなるに従い、Mo膜のエッチングレートが上昇し、逆に窒化ケイ素膜のエッチング選択比(窒化ケイ素膜のエッチングレート/Mo膜のエッチングレート)は低下していく傾向が読み取れる。特に、基板面積が27000cm(1500mm×1800mm)になると、窒化ケイ素膜/Mo膜のエッチング選択比が10を下回り、Mo膜が高エッチングレートでエッチングされてしまうことから、TFT特性に悪影響を与えることが懸念される。
従って、本発明は、大型ガラス基板を処理する場合でも、Moなどの高融点金属材料膜を含むソース・ドレイン電極に対して窒化ケイ素膜のエッチング選択比が十分に得られるエッチング方法を提供することを目的とする。
上記課題を解決するため、本発明の第1の観点は、プラズマ処理装置の処理室内で、高融点金属材料膜を含むゲート電極と、高融点金属材料膜を含むソース・ドレイン電極とを有する薄膜トランジスタが形成された被処理体に対し、CFとOとを含む処理ガスのプラズマを用いてエッチング処理を行い、前記ゲート電極および前記ソース・ドレイン電極より上層の窒化ケイ素膜をエッチングして、前記ゲート電極および前記ソース・ドレイン電極にそれぞれ到達する複数の深さの異なるコンタクトホールを一度に形成するプラズマエッチング方法であって、前記高融点金属材料膜がモリブデンまたはモリブデン合金からなる膜であり、前記CF ガスと前記O ガスの流量比率は、
0%< [O /(CF +O )]×100 ≦30%
を満たすことを特徴とする、プラズマエッチング方法を提供する。
上記第1の観点において、前記CF ガスと前記O ガスの流量比率は、
2%≦ [O /(CF +O )]×100 ≦20%
を満たすことが好ましい。
また、前記ゲート電極上には、窒化ケイ素からなるゲート絶縁膜および窒化ケイ素からなる表面保護膜が積層形成され、前記ソース・ドレイン電極上には、窒化ケイ素からなる表面保護膜が形成されていてもよく、
前記深さの異なるコンタクトホールにおいて、前記ゲート電極に到達するコンタクトホールの深さDと、前記ソース・ドレイン電極に到達するコンタクトホールの深さDとの比は、D:D=1.8〜3.0:1であってもよい。
また、前記ソース・ドレイン電極に対する前記ゲート絶縁膜のエッチング選択比が、10以上であることが好ましい。
また、前記CFガスの流量が、2L/min以上であることが好ましい。
また、メインエッチング時間に対して、10〜50%のオーバーエッチングを行なうことが好ましい。
また、処理圧力が2〜66.7Paの範囲であることが好ましい。
また、前記プラズマ処理装置は平行平板型プラズマ処理装置であり、被処理体面積1cm当り0.1〜1.5Wの高周波を供給してプラズマ処理を行なうものであることが好ましい。
また、前記被処理体は、フラットパネルディスプレイ用基板であることが好ましい。この場合、被処理体の面積が27000cm以上であることが好ましい。
本発明の第2の観点は、コンピュータ上で動作し、実行時に、上記第1の観点のプラズマエッチング方法が行なわれるように前記プラズマ処理装置を制御することを特徴とする、制御プログラムを提供する。
本発明の第3の観点は、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、
前記制御プログラムは、実行時に、上記第1の観点のプラズマエッチング方法が行なわれるように前記プラズマ処理装置を制御するものであることを特徴とする、コンピュータ読み取り可能な記憶媒体を提供する。
本発明の第4の観点は、被処理体に対しプラズマエッチング処理を行なうための処理室と、
前記処理室内で被処理体を載置する支持体と、
前記処理室内を減圧するための排気手段と、
前記処理室内にCFとOとを含む処理ガスを供給するためのガス供給手段と、
前記処理室内で上記第1の観点のプラズマエッチング方法が行なわれるように制御する制御部と、
を備えたことを特徴とする、プラズマ処理装置を提供する。
本発明の第5の観点は、プラズマ処理装置の処理室内で、高融点金属材料膜を含むゲート電極と、高融点金属材料膜を含むソース・ドレイン電極とを有する薄膜トランジスタが形成された被処理体に対し、CFとOとを含む処理ガスのプラズマを用いてエッチング処理を行い、前記ゲート電極および前記ソース・ドレイン電極より上層の窒化ケイ素膜をエッチングして、前記ゲート電極および前記ソース・ドレイン電極にそれぞれ到達する複数の深さの異なるコンタクトホールを一度に形成する工程を含み、前記高融点金属材料膜がモリブデンまたはモリブデン合金からなる膜であり、前記CF ガスと前記O ガスの流量比率は、
0%< [O /(CF +O )]×100 ≦30%
を満たすことを特徴とする、半導体装置の製造方法を提供する。
本発明によれば、高融点金属材料膜を含むゲート電極と、高融点金属材料膜を含むソース・ドレイン電極とを有する薄膜トランジスタが形成された被処理体に対し、CFとOとを含む処理ガスのプラズマを用いてエッチング処理を行うことにより、ソース・ドレイン電極表面の高融点金属材料膜のエッチングを抑制しながら、高いエッチング選択比で上層の窒化ケイ素膜をエッチングすることができる。このため、FPD用ガラス基板などの大型の被処理体上においても、エッチングの面内均一性を確保しながら、下地のゲート電極およびソース・ドレイン電極にそれぞれ到達する複数のコンタクトホールを一度のエッチング処理で形成することが可能になる。
また、CFとOとを含む処理ガスは、高融点金属材料膜に対する窒化ケイ素膜のエッチング選択比が高いことから、ソース・ドレイン電極表面の高融点金属材料膜だけでなく、ゲート電極表面の高融点金属材料膜が露出した状態でも、該高融点金属材料膜のエッチングを抑制できる。従って、被処理体に対して十分なオーバーエッチングを実施することが可能であり、特に大型の被処理体において実現困難であったエッチングの面内均一性を確保できる。
以下、図面を参照しながら、本発明の好ましい実施の形態について説明する。
図1は本発明の一実施形態に係るエッチング方法を実施するためのプラズマエッチング装置を示す断面図である。このプラズマエッチング装置1は、FPD用ガラス基板(以下、「基板」と記す)Gにエッチングを行う容量結合型平行平板プラズマエッチング装置として構成されている。ここで、FPDとしては、液晶ディスプレイ(LCD)、発光ダイオード(LED)ディスプレイ、エレクトロルミネセンス(Electro Luminescence;EL)ディスプレイ、蛍光表示管(Vacuum Fluorescent Display;VFD)、プラズマディスプレイパネル(PDP)等が例示される。
このプラズマエッチング装置1は、例えば表面がアルマイト処理(陽極酸化処理)されたアルミニウムからなる角筒形状に成形されたチャンバー2を有している。前記チャンバー2内の底部には絶縁材からなる角柱状のサセプタ支持台3が設けられており、さらにこのサセプタ支持台3の上には、被処理基板である基板Gを載置するためのサセプタ5が設けられている。このサセプタ5はアルマイト処理(陽極酸化処理)されたアルミニウムからなり、下部電極として機能する。また、サセプタ5の外周および上面周縁には絶縁部材4が設けられている。
また、サセプタ5には、基板Gを静電吸着するための静電吸着機構と、基板Gの裏面に熱媒体ガスを供給するガス流路が設けられている(いずれも図示せず)。
サセプタ5には、高周波電力を供給するための給電線12が接続されており、この給電線12には整合器13aおよび第1の高周波電源14aが接続されている。第1の高周波電源14aからは例えば13.56MHzの高周波電力がサセプタ5に供給される。この第1の高周波電源14aからの給電により、処理ガスがプラズマ化されるとともに、下部電極であるサセプタ5にバイアスパワーが供給される。また、第1の高周波電源14aの給電線12には、整合器13bを介して第2の高周波電源14bが接続されている。第2の高周波電源14bは、第1の高周波電源14aの周波数よりも低い周波数例えば3.2MHzの高周波電力を供給し、プラズマ形成用の高周波電力に重畳されるようになっている。
前記サセプタ5の上方には、このサセプタ5と平行に対向して上部電極として機能するシャワーヘッド15が設けられている。このシャワーヘッド15は、チャンバー2の上部に支持されており、内部に空間17を有するとともに、サセプタ5との対向面に処理ガスを吐出する多数の吐出孔18が形成されている。このシャワーヘッド15は接地されており、サセプタ5とともに一対の平行平板電極を構成している。
シャワーヘッド15の上面にはガス導入口19が設けられ、このガス導入口19には、ガス供給管20が接続されており、このガス供給管20には、処理ガス供給機構21が接続されている。処理ガス供給機構21は、CFガスを供給するCF供給源22と、Oガスを供給するO供給源23と、を有している。処理ガスとして、CFとOを用いることにより、放電安定領域が広くなるため(具体的には、高圧力、低パワー条件でのエッチングが可能になる)、安定的なエッチング処理が実現する。
CF供給源22およびO供給源23には、それぞれガスライン22a,23aが接続されている。これらガスラインはガス供給管20に繋がっており、各供給源からのガスが各ガスライン、ガス供給管20を経てシャワーヘッド15に至り、シャワーヘッドの吐出孔18から吐出されるようになっている。各ガスラインにはバルブ32とマスフローコントローラ33とが設けられている。
前記チャンバー2の側壁底部には排気管34が接続されており、この排気管34には排気装置35が接続されている。排気装置35はターボ分子ポンプなどの真空ポンプを備えており、これによりチャンバー2内を所定の減圧雰囲気まで真空引き可能なように構成されている。また、チャンバー2の側壁には基板搬入出口36と、この基板搬入出口36を開閉するゲートバルブ37が設けられており、このゲートバルブ37を開にした状態で基板Gが隣接するロードロック室(図示せず)との間で搬送されるようになっている。
プラズマエッチング装置1の各構成部は、CPUを備えたプロセスコントローラ50に接続されて制御される構成となっている。プロセスコントローラ50には、工程管理者がプラズマエッチング装置1を管理するためにコマンドの入力操作等を行うキーボードや、プラズマエッチング装置1の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース51が接続されている。
また、プロセスコントローラ50には、プラズマエッチング装置1で実行される各種処理をプロセスコントローラ50の制御にて実現するための制御プログラム(ソフトウエア)や処理条件データ等が記録されたレシピが格納された記憶部52が接続されている。
そして、必要に応じて、ユーザーインターフェース51からの指示を受けて、任意のレシピを記憶部52から呼び出してプロセスコントローラ50に実行させることで、プロセスコントローラ50の制御下で、プラズマエッチング処理装置1での所望の処理が行われる。また、前記制御プログラムや処理条件データ等のレシピは、コンピュータ読み取り可能な記憶媒体、例えばCD−ROM、ハードディスク、フレキシブルディスク、フラッシュメモリなどに格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
次に、上記プラズマエッチング装置1により本発明の一実施形態を実施する際の処理動作について説明する。
図2に示すように、TFTが形成された基板Gを準備する。この基板Gは、ガラスパネル(基板)101上に部分的にゲート電極102が形成されている。このゲート電極102は、高融点金属材料を含み、下から順に、Mo層102a、Al層102b、Mo層102cが積層された構造をなしている。そして、ゲート電極102およびガラスパネル101の表面の全面に窒化ケイ素(Si)からなるゲート絶縁膜103が形成されている。ゲート絶縁膜103上にはトランジスタを形成するためのSi系膜としてa−Si(アモルファスシリコン)膜104が形成されており、かつゲート電極の上部にはチャンネル部105が形成されている。a−Si膜104の上には、高融点金属材料としてMoを含むソース電極106およびドレイン電極107が形成されている。このソース電極106およびドレイン電極107は、下から順に、Mo層106aおよび107a、Al層106bおよび107b、Mo層106cおよび107cが積層された構造をなしている。そして、ソース電極106およびドレイン電極107の上には、窒化ケイ素(Si)からなるパッシベーション膜108が形成され、TFTの表面保護がなされている。なお、高融点金属材料としては、モリブデン以外に、例えばモリブデン合金、タングステン、タングステン合金などを用いることもできる。ここで、モリブデン合金としては、窒化モリブデンやチタンとモリブデンの合金が例示され、タングステン合金としては、チタン・タングステン合金、タングステンシリサイド、窒化タングステンなどが例示される。
まず、ゲートバルブ37を開放した後、上記構造の基板Gを図示しないロードロック室から基板搬入出口36を介してチャンバー2内へと搬入し、サセプタ5上に載置する。この場合に、基板Gの受け渡しはサセプタ5の内部を挿通しサセプタ5から突出可能に設けられたリフターピン(図示せず)によって行われる。その後、ゲートバルブ37を閉じ、排気装置35によって、チャンバー2内が所定の真空度まで真空引きされ、エッチング処理が開始される。
エッチング処理は、例えば図3に示すように、予めパターニングされたフォトレジスト膜PRをマスクとして行なわれ、複数の深さの異なるコンタクトホールを一度に形成する目的で行なわれる。
すなわち、1回のフォトリソグラフィー工程により得られたフォトレジスト膜PRのマスクパターンを用いたエッチング処理によって、ゲート電極102に接続するコンタクトホールと、ソース・ドレイン電極106・107に接続するコンタクトホールとの、深さの異なる2種類のコンタクトホールを形成する。
まず、チャンバー2内に処理ガスとしてCFガスおよびOガスを所定流量で導入する。すなわち、CF供給源22およびO供給源23のバルブ32を開き、マスフローコントローラ33により流量を所定量に制御しつつ、CFガスおよびOガスをガス供給管20、ガス導入口19を介してシャワーヘッド15の空間17へ導入する。処理ガスは、この空間17から、吐出孔18を介して、基板Gに対して均一に吐出される。これによりチャンバー2内は所定圧力に制御される。
CFガスの流量は、十分なエッチング選択比を得る観点から、例えば、基板Gのサイズが3300〜3900cm(より具体的には3600cm程度)であるときは、0.2〜0.4L/min(sccm)とすることが好ましく、基板Gのサイズが25000〜30000cm(より具体的には、27000cm程度)であるときは、2〜3L/min(sccm)とすることが好ましい。さらに基板Gのサイズが40000〜45000cm(より具体的には42000cm程度)であるときは、3〜4L/min(sccm)とすることが好ましい。また、チャンバー2内の圧力は、エッチングにおける高選択性並びに形状制御性および面内均一性を確保する観点から、2〜66.7Paが好ましく、6.7〜46.7Paがより好ましい。
この状態で第1の高周波電源14a(および必要により、第2の高周波電源14b)から高周波電力が整合器13a(整合器13b)を介して下部電極としてのサセプタ5に印加され、これにより、下部電極としてのサセプタ5と上部電極としてのシャワーヘッド15との間に高周波電界が生じ、処理ガスが解離してプラズマ化し、これにより基板Gにエッチング処理が施される。高周波電力は、エッチングレートの確保と形状制御性および面内均一性を確保する観点から、基板Gの面積1cm当り0.1〜1.5Wとすることが好ましい。
エッチング処理によって、基板Gには、図4に示すようにパッシベーション膜108とゲート絶縁膜103を貫通し、ゲート電極102に到達するホール111と、パッシベーション膜108を貫通して例えばドレイン電極107(あるいはソース電極106)に到達するホール112とが一度に形成される。
通常、パッシベーション膜108の膜厚を1とした場合、ゲート絶縁膜103の膜厚は0.8〜2.0程度であるため、深さの異なる2種類のホール111,112において、ゲート電極102に到達するホール111の深さDと、ドレイン電極107(あるいはソース電極106)に到達するホール112の深さDとの比は、例えばD:D=1.8〜3.0:1である。
このようにしてエッチング処理を施した後、第1の高周波電源14a(および第2の高周波電源14b)からの高周波電力の印加を停止し、ガス導入を停止した後、チャンバー2内の圧力を所定の圧力まで減圧する。そして、ゲートバルブ37が開放され、基板Gが基板搬入出口36を介してチャンバー2内から図示しないロードロック室へ搬出されることにより基板Gのエッチング処理が終了する。
図4に示すように、ホール111はパッシベーション膜108とゲート絶縁膜103とをエッチングすることによって形成され、ホール112は、パッシベーション膜108のみをエッチングすることにより形成される。従って、ホール111とホール112を一括エッチングにより形成するには、パッシベーション膜108がエッチオフし、ホール112が形成された後、つまり、ドレイン電極107のMo層107cが露出した後でもエッチング処理を継続することが必要である。このため、露出したドレイン電極107のMo層107cは、ゲート絶縁膜103がエッチオフし、ホール111が形成されるまでの間、引き続きプラズマに曝されることになる。
また、基板サイズの大型化が進展し、特に27000cm以上の大型基板では、基板面内でのエッチングの均一性を確保することが難しくなりつつあるため、基板面内でのエッチングむらの発生を回避するために、十分なオーバーエッチングが行なわれる。このオーバーエッチングは、ゲート絶縁膜103がエッチオフし、ホール111が露出するまでを基準に定められるメインエッチング時間に対して、例えば10〜50%程度の時間で実施される。このようにメインエッチングに加えてオーバーエッチングを行なうことにより、露出したドレイン電極107(あるいはソース電極106)は、さらに所定時間に亘りプラズマに曝されることになる。
以上の理由から、図4に例示するようなTFT構造を有する基板Gに対して、ホール111とホール112とをエッチングによって同時に形成するには、ドレイン電極107の表面のMo層107cに対し、ゲート絶縁膜103を構成する窒化ケイ素(Si)のエッチングレートを十分に高くすること、すなわちエッチング選択性を高めることが必要である。
そのため、本実施形態では、処理ガスとしてCFとOを用い、プラズマエッチング処理の条件を制御することにより、1500mm×1800mmサイズ以上の大型基板に対しても、ソース電極106やドレイン電極107の材料であるMoに対して、窒化ケイ素を10以上の高い選択比でエッチングを行なうことが可能である。
図5は、図2と同様の構造のTFT構造を有するガラス基板に対して、図1に示すものと同様の構成のプラズマエッチング装置1を使用し、処理ガスの流量比を変化させてプラズマエッチング処理を行なった場合のエッチングレートと、エッチング選択比を示している。なお、図中の括弧内の数値は、流量比と、そのときのエッチングレートまたは選択比を示している。また、各プロットの意味は以下のとおりである。
S−SiN E/R:ガラス基板Sの窒化ケイ素膜(ゲート絶縁膜103)に対するエッチングレート。
S−Mo E/R:ガラス基板SのMo(Mo層107c)に対するエッチングレート。
L−SiN E/R:ガラス基板Lの窒化ケイ素膜(ゲート絶縁膜103)に対するエッチングレート。
L−Mo E/R:ガラス基板LのMo(Mo層107c)に対するエッチングレート。
S−Sel(SiN/Mo):ガラス基板SにおけるMoに対する窒化ケイ素膜のエッチング選択比。
L−Sel(SiN/Mo):ガラス基板LにおけるMoに対する窒化ケイ素膜のエッチング選択比。
この試験では、サイズの異なる二種類のガラス基板(S,L)を使用した。各ガラス基板に対するプラズマエッチング処理条件は、以下のとおりである。なお、この試験では、メインエッチングの後に、メインエッチング時間に対して20%のオーバーエッチングを実施した。
<ガラス基板S;サイズ550mm×650mm>
上下部電極間ギャップ:210mm
高周波パワー:1560W(13.56MHz)
処理圧力:20Pa(150mTorr)
処理ガス流量:CF流量を300mL/min(sccm)に固定し、O流量を変化させた。
下部電極温度:25℃
<ガラス基板L;サイズ1500mm×1800mm>
上下部電極間ギャップ:210mm
高周波パワー(下部電極に2周波印加):6000W(13.56MHz)/1500W(3.2MHz)
処理圧力:33.3Pa(250mTorr)
処理ガス流量:CF流量を2400mL/min(sccm)に固定し、O流量を変化させた。
下部電極温度:25℃
図5より、ガラス基板Sの場合には、処理ガスの流量比O/(CF+O)の百分率が2%〜10%の範囲であれば、選択比が10以上となることが読み取れる。また、ガラス基板Lの場合には、処理ガスの流量比O/(CF+O)の百分率が20%以下であれば、選択比が10以上となることが読み取れる。
従って、処理ガスの流量比としては、
0%< [O/(CF+O)]×100 ≦30%
とすることが好ましく、
2%≦ [O/(CF+O)]×100 ≦20%
とすることがより好ましい。また、27000cm以上のサイズの大型の基板Gを処理する場合には、前記CFガスの流量が、2L/min以上であることが好ましい。
次に、処理ガスとして、SF/O/HeまたはCF/Oを用い、図2と同様の構造のTFT構造を有するガラス基板(サイズ;1500mm×1800mm)に対して、図1に示すものと同様の構成のプラズマエッチング装置1を使用し、表1に示す条件でエッチングを実施した。ゲート絶縁膜のエッチングレートおよびMoのエッチングレートを測定し、エッチング選択比(ゲート絶縁膜のエッチングレート/Moのエッチングレート)を求めた。その結果を併せて表1に示した。
Figure 0004936709
表1から、処理ガスとしてCFとOを[O/(CF+O)]×100=約14%の流量比で使用することによって、26.5〜41.3という良好なエッチング選択比が得られることが示された。これに対し、SF系の処理ガスを用いた場合には、エッチング選択比は10程度であり、これ以上の基板の大型化には対応できないと考えられた。
さらに、上記試験と同様に、処理ガスとして、SF/O/HeまたはCF/Oを用い、図2と同様の構造のTFT構造を有する、より大型のガラス基板(サイズ;1870mm×2200mm)に対して、図1に示すものと同様の構成のプラズマエッチング装置1を使用し、以下に示す条件でエッチングを実施した。
<実施例4>
高周波パワー:12kW(13.56MHz)
処理圧力:26.7Pa(200mTorr)
処理ガス流量:CF流量3600mL/min(sccm)、O流量600mL/min(sccm)
<比較例4>
高周波パワー:12kW(13.56MHz)
処理圧力:20Pa(150mTorr)
処理ガス流量:SF流量1500mL/min(sccm)、O流量1500mL/min(sccm)、He流量3000mL/min(sccm)
この試験におけるエッチング選択比は、比較例4が10、実施例4が23であった。この結果から、大型のガラス基板(サイズ;1870mm×2200mm)に対しては、CF/Oガスを用いることにより、高い選択比が得られるが、SF/O/Heガスでは十分な選択比が得られないことが確認された。
以上、本発明の実施形態を述べたが、本発明は上記実施形態に制約されることはなく、種々の変形が可能である。
例えば、上記実施形態では容量結合型の平行平板エッチング装置を用いたが、本発明のガス種でプラズマを形成することができれば装置は問わず、例えば、誘導結合型等の種々のプラズマ処理装置を用いることができる。
本発明は、例えばFPDなどの製造過程で好適に利用できる。
プラズマエッチング装置の概略構成を示す断面図。 本発明のエッチング方法が適用される基板の断面構造を示す図面。 基板にプラズマエッチング処理をしている状態を説明する図面。 プラズマエッチング処理後の基板の断面構造を示す図面。 処理ガス流量比とエッチングレートとエッチング選択性との関係を示すグラフ図。 従来の処理ガスによるエッチングレートとエッチング選択比と基板面積の関係を示すグラフ図。
符号の説明
1;プラズマエッチング装置
2;チャンバー
5;サセプタ
14a;第1の高周波電源
14b;第2の高周波電源
15;シャワーヘッド
21;処理ガス供給機構
22;CF供給源
23;O供給源
50;プロセスコントローラ
101;ガラスパネル
102;ゲート電極
102a;Mo層
102b;Al層
102c;Mo層
103;ゲート絶縁膜
104;a−Si膜
105;チャンネル部
106;ソース電極
106a;Mo層
106b;Al層
106c;Mo層
107;ドレイン電極
107a;Mo層
107b;Al層
107c;Mo層
108;パッシベーション膜

Claims (14)

  1. プラズマ処理装置の処理室内で、高融点金属材料膜を含むゲート電極と、高融点金属材料膜を含むソース・ドレイン電極とを有する薄膜トランジスタが形成された被処理体に対し、CFとOとを含む処理ガスのプラズマを用いてエッチング処理を行い、前記ゲート電極および前記ソース・ドレイン電極より上層の窒化ケイ素膜をエッチングして、前記ゲート電極および前記ソース・ドレイン電極にそれぞれ到達する複数の深さの異なるコンタクトホールを一度に形成するプラズマエッチング方法であって、
    前記高融点金属材料膜がモリブデンまたはモリブデン合金からなる膜であり、
    前記CF ガスと前記O ガスの流量比率は、
    0%< [O /(CF +O )]×100 ≦30%
    を満たすことを特徴とする、プラズマエッチング方法。
  2. 前記CF ガスと前記O ガスの流量比率は、
    2%≦ [O /(CF +O )]×100 ≦20%
    を満たすことを特徴とする、請求項1に記載のプラズマエッチング方法。
  3. 前記ゲート電極上には、窒化ケイ素からなるゲート絶縁膜および窒化ケイ素からなる表面保護膜が積層形成され、前記ソース・ドレイン電極上には、窒化ケイ素からなる表面保護膜が形成されており、
    前記深さの異なるコンタクトホールにおいて、前記ゲート電極に到達するコンタクトホールの深さDと、前記ソース・ドレイン電極に到達するコンタクトホールの深さDとの比は、D:D=1.8〜3.0:1であることを特徴とする、請求項1または請求項2に記載のプラズマエッチング方法。
  4. 前記ソース・ドレイン電極に対する前記ゲート絶縁膜のエッチング選択比が、10以上であることを特徴とする、請求項1から請求項3のいずれか1項に記載のプラズマエッチング方法。
  5. 前記CFガスの流量が、2L/min以上であることを特徴とする請求項1から請求項4のいずれか1項に記載のプラズマエッチング方法。
  6. メインエッチング時間に対して、10〜50%のオーバーエッチングを行なうことを特徴とする、請求項1から請求項5のいずれか1項に記載のプラズマエッチング方法。
  7. 処理圧力が2〜66.7Paの範囲であることを特徴とする、請求項1から請求項6のいずれか1項に記載のプラズマエッチング方法。
  8. 前記プラズマ処理装置は平行平板型プラズマ処理装置であり、被処理体面積1cm当り0.1〜1.5Wの高周波を供給してプラズマ処理を行なうことを特徴とする、請求項1から請求項7のいずれか1項に記載のプラズマエッチング方法。
  9. 前記被処理体が、フラットパネルディスプレイ用基板であることを特徴とする、請求項1から請求項8のいずれか1項に記載のプラズマエッチング方法。
  10. 被処理体の面積が27000cm以上であることを特徴とする、請求項9に記載のプラズマエッチング方法。
  11. コンピュータ上で動作し、実行時に、請求項1ないし請求項10のいずれか1項に記載されたプラズマエッチング方法が行なわれるように前記プラズマ処理装置を制御することを特徴とする、制御プログラム。
  12. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、
    前記制御プログラムは、実行時に、請求項1ないし請求項10のいずれか1項に記載されたプラズマエッチング方法が行なわれるように前記プラズマ処理装置を制御するものであることを特徴とする、コンピュータ読み取り可能な記憶媒体。
  13. 被処理体に対しプラズマエッチング処理を行なうための処理室と、
    前記処理室内で被処理体を載置する支持体と、
    前記処理室内を減圧するための排気手段と、
    前記処理室内にCFとOとを含む処理ガスを供給するためのガス供給手段と、
    前記処理室内で請求項1から請求項10のいずれか1項に記載されたプラズマエッチング方法が行なわれるように制御する制御部と、
    を備えたことを特徴とする、プラズマ処理装置。
  14. プラズマ処理装置の処理室内で、高融点金属材料膜を含むゲート電極と、高融点金属材料膜を含むソース・ドレイン電極とを有する薄膜トランジスタが形成された被処理体に対し、CFとOとを含む処理ガスのプラズマを用いてエッチング処理を行い、前記ゲート電極および前記ソース・ドレイン電極より上層の窒化ケイ素膜をエッチングして、前記ゲート電極および前記ソース・ドレイン電極にそれぞれ到達する複数の深さの異なるコンタクトホールを一度に形成する工程を含み、
    前記高融点金属材料膜がモリブデンまたはモリブデン合金からなる膜であり、
    前記CF ガスと前記O ガスの流量比率は、
    0%< [O /(CF +O )]×100 ≦30%
    を満たすことを特徴とする、半導体装置の製造方法。
JP2005340542A 2005-11-25 2005-11-25 プラズマエッチング方法および半導体装置の製造方法 Active JP4936709B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005340542A JP4936709B2 (ja) 2005-11-25 2005-11-25 プラズマエッチング方法および半導体装置の製造方法
KR1020060116447A KR100835023B1 (ko) 2005-11-25 2006-11-23 플라즈마 에칭 방법 및 반도체 장치의 제조 방법
TW095143594A TWI412075B (zh) 2005-11-25 2006-11-24 Plasma etching method and manufacturing method of semiconductor
CNB2006101468156A CN100492601C (zh) 2005-11-25 2006-11-24 等离子体蚀刻方法和半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005340542A JP4936709B2 (ja) 2005-11-25 2005-11-25 プラズマエッチング方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007149852A JP2007149852A (ja) 2007-06-14
JP4936709B2 true JP4936709B2 (ja) 2012-05-23

Family

ID=38112583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005340542A Active JP4936709B2 (ja) 2005-11-25 2005-11-25 プラズマエッチング方法および半導体装置の製造方法

Country Status (4)

Country Link
JP (1) JP4936709B2 (ja)
KR (1) KR100835023B1 (ja)
CN (1) CN100492601C (ja)
TW (1) TWI412075B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866876B (zh) * 2009-04-14 2012-05-09 中芯国际集成电路制造(上海)有限公司 接触孔的制作工艺
JP5310409B2 (ja) * 2009-09-04 2013-10-09 東京エレクトロン株式会社 プラズマエッチング方法
JP5299245B2 (ja) * 2009-12-03 2013-09-25 カシオ計算機株式会社 モリブデン系金属膜上の絶縁膜のドライエッチング方法および薄膜トランジスタパネルの製造方法
CN102651317B (zh) * 2011-12-28 2015-06-03 京东方科技集团股份有限公司 金属氧化物半导体表面处理方法和薄膜晶体管的制备方法
US8940647B2 (en) 2011-12-28 2015-01-27 Boe Technology Group Co., Ltd. Method for surface treatment on a metal oxide and method for preparing a thin film transistor
CN102751241B (zh) * 2012-06-29 2014-05-21 京东方科技集团股份有限公司 一种阵列基板过孔的制作方法及阵列基板制作工艺
CN103489786B (zh) * 2013-09-18 2015-11-25 京东方科技集团股份有限公司 一种阵列基板的制作方法
JP6207947B2 (ja) * 2013-09-24 2017-10-04 東京エレクトロン株式会社 被処理体をプラズマ処理する方法
KR102188067B1 (ko) * 2014-05-27 2020-12-07 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR102635447B1 (ko) 2018-06-25 2024-02-08 삼성디스플레이 주식회사 유기발광 표시장치의 제조방법
JP7061941B2 (ja) * 2018-08-06 2022-05-02 東京エレクトロン株式会社 エッチング方法及び半導体デバイスの製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2003A (en) * 1841-03-12 Improvement in horizontal windivhlls
DE2658448C3 (de) * 1976-12-23 1979-09-20 Deutsche Itt Industries Gmbh, 7800 Freiburg Verfahren zum Ätzen einer auf einem Halbleiterkörper aufgebrachten Schicht aus Siliciumnitrid in einem Gasplasma
JPH01187872A (ja) * 1988-01-14 1989-07-27 Fujitsu Ltd 半導体装置の製造方法
JPH09148429A (ja) * 1995-11-17 1997-06-06 Sony Corp 半導体装置の製造方法
JP3362093B2 (ja) * 1995-12-11 2003-01-07 株式会社日立製作所 エッチングダメージの除去方法
WO1997026585A1 (fr) * 1996-01-18 1997-07-24 Hitachi, Ltd. Dispositif d'affichage a cristaux liquides et procede de fabrication associe
US6303045B1 (en) * 1997-03-20 2001-10-16 Lam Research Corporation Methods and apparatus for etching a nitride layer in a variable-gap plasma processing chamber
US5786276A (en) * 1997-03-31 1998-07-28 Applied Materials, Inc. Selective plasma etching of silicon nitride in presence of silicon or silicon oxides using mixture of CH3F or CH2F2 and CF4 and O2
JP3587683B2 (ja) * 1997-05-27 2004-11-10 三菱電機株式会社 アクティブマトリクス基板、該基板のコンタクトホール形成方法および該基板を用いた液晶表示装置
KR19990021368A (ko) * 1997-08-30 1999-03-25 김영환 반도체 소자의 미세 콘택 제조 방법
JPH11176809A (ja) * 1997-12-10 1999-07-02 Matsushita Electric Ind Co Ltd ドライエッチング方法および半導体装置の製造方法
US6060400A (en) * 1998-03-26 2000-05-09 The Research Foundation Of State University Of New York Highly selective chemical dry etching of silicon nitride over silicon and silicon dioxide
KR100300866B1 (ko) 1999-06-28 2001-11-01 박종섭 반도체 메모리 소자의 캐패시터 하부전극 형성 방법
JP4780818B2 (ja) * 2000-03-03 2011-09-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2002296609A (ja) * 2001-03-29 2002-10-09 Nec Corp 液晶表示装置及びその製造方法
KR100421480B1 (ko) * 2001-06-01 2004-03-12 엘지.필립스 엘시디 주식회사 유기절연막의 표면처리 방법 및 그를 이용한박막트랜지스터 기판 제조방법
JP4060125B2 (ja) * 2002-05-30 2008-03-12 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法
KR100469914B1 (ko) * 2002-12-30 2005-02-02 주식회사 하이닉스반도체 반도체소자의 형성방법
JP4668530B2 (ja) * 2003-12-15 2011-04-13 シチズンホールディングス株式会社 半導体装置の製造方法
US7358192B2 (en) * 2004-04-08 2008-04-15 Applied Materials, Inc. Method and apparatus for in-situ film stack processing
JP4772456B2 (ja) * 2005-11-04 2011-09-14 東京エレクトロン株式会社 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体

Also Published As

Publication number Publication date
CN1971856A (zh) 2007-05-30
KR20070055384A (ko) 2007-05-30
TWI412075B (zh) 2013-10-11
CN100492601C (zh) 2009-05-27
JP2007149852A (ja) 2007-06-14
KR100835023B1 (ko) 2008-06-03
TW200725734A (en) 2007-07-01

Similar Documents

Publication Publication Date Title
JP4936709B2 (ja) プラズマエッチング方法および半導体装置の製造方法
KR101088254B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치 및 컴퓨터 기억 매체
JP5154140B2 (ja) 半導体装置およびその製造方法
JP4877747B2 (ja) プラズマエッチング方法
US20050233093A1 (en) Film formation method and apparatus utilizing plasma CVD
JP2006203035A (ja) プラズマエッチング方法
TWI806835B (zh) 蝕刻方法及dram電容器之製造方法
US9177781B2 (en) Plasma processing method and manufacturing method of semiconductor device
KR101068014B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치 및 컴퓨터 기억 매체
TWI684201B (zh) 被處理體之處理方法
TWI608516B (zh) Plasma processing apparatus, plasma processing method and memory media
KR100880746B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치, 컴퓨터 기억매체 및 처리 레시피가 기억된 기억 매체
JP5004432B2 (ja) 金属シリサイド膜を形成する方法、前処理方法、成膜システム、制御プログラムおよびコンピュータ記憶媒体
JPWO2007125836A1 (ja) Ti膜の成膜方法
TWI699455B (zh) 蝕刻多層膜之方法
JP6670672B2 (ja) エッチング方法
JPWO2007123211A1 (ja) Ti膜の成膜方法
JP4754380B2 (ja) プラズマエッチング方法、制御プログラム、記憶媒体及びプラズマ処理装置
KR100886989B1 (ko) Ti 막의 성막 방법 및 컴퓨터 판독 가능 기억 매체
JP5047644B2 (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP2006156992A (ja) プラズマ処理方法
JPWO2007125837A1 (ja) Ti膜の成膜方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120221

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4936709

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250