JP4668530B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4668530B2
JP4668530B2 JP2003415863A JP2003415863A JP4668530B2 JP 4668530 B2 JP4668530 B2 JP 4668530B2 JP 2003415863 A JP2003415863 A JP 2003415863A JP 2003415863 A JP2003415863 A JP 2003415863A JP 4668530 B2 JP4668530 B2 JP 4668530B2
Authority
JP
Japan
Prior art keywords
etching
contact hole
semiconductor device
diffusion layer
etching step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003415863A
Other languages
English (en)
Other versions
JP2005175332A (ja
Inventor
信 桐原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Holdings Co Ltd
Citizen Watch Co Ltd
Original Assignee
Citizen Holdings Co Ltd
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Holdings Co Ltd, Citizen Watch Co Ltd filed Critical Citizen Holdings Co Ltd
Priority to JP2003415863A priority Critical patent/JP4668530B2/ja
Publication of JP2005175332A publication Critical patent/JP2005175332A/ja
Application granted granted Critical
Publication of JP4668530B2 publication Critical patent/JP4668530B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は半導体装置およびその製造方法に関し、特に半導体層と配線部材とを接続するためのコンタクトホールを有する半導体装置の構造とその製造方法に関する。
半導体装置に設けるコンタクトホールは、拡散層および多結晶シリコン配線などの半導体層と配線部材である金属配線とを電気的に接続する役割を有する。したがって、拡散層および多結晶シリコン配線と金属配線とのコンタクト特性は半導体装置の歩留りや信頼性などを決める上で重要である。
コンタクト特性とは、金属配線と半導体層との物理的な接触形状や金属配線と半導体層との電気的な抵抗値などの特性を総称しているものである。特にアロイスパイクと呼ばれる現象と、金属配線と半導体層との接触抵抗が高くなるという現象とは、コンタクト特性の中でも代表的なものである。
図10はアロイスパイクの様子を示した断面図である。11は半導体基板、15は拡散層、16は絶縁膜、21はコンタクトホール、24は金属配線、25はアロイスパイクである。コンタクトホール21において、金属配線24に含まれる金属と拡散層15に含まれるシリコンとが相互に拡散し、拡散した金属配線24が拡散層15を突き抜けてしまう現象であって、半導体基板11と拡散層15との間でリーク電流を生じてしまうという問題がある。
一方、金属配線と拡散層との間の接触抵抗が高くなるという現象は、一般的にコンタクトホール内で金属配線が完全に被覆しないことが原因であると言われている。つまり、金属配線と半導体層との接触面積が低下することで接触抵抗が大きくなってしまう。この接触抵抗が大きくなることによって電気的接続が不十分となり、回路動作の遅延や動作不良を引き起こすといった半導体装置の電気特性を悪化させるものである。
コンタクト特性を改善することは半導体装置にとって重要であるが、特にアロイスパイクと、金属配線と半導体層との接触抵抗が高くなるという現象とは、改善すべき深刻な問題である。
近年、半導体装置は、搭載する半導体素子の微細化に伴う回路規模の増大によって高集積化する傾向にある。半導体素子の微細化によって、コンタクトホールの開口径は小さくなる一方である。コンタクトホールの開口径が小さくなると、コンタクトホールの内部において金属配線が半導体層を被覆しにくくなり、アロイスパイクの発生が増加する。あるいは、アロイスパイクを発生させないようにコンタクトホールを形成するとその製造工程が複雑となる。例えば、埋め込みプラグプロセスや、拡散層の深さを増加させるよう製造工程を追加しなければならず、アロイスパイクを発生させないコンタクトホールの形成が困難となる。
また、コンタクトホールの開口径が小さくなると、金属配線と拡散層との接触面積が減少するため、その接触抵抗が大きくなってしまう。
したがって、近年の微細化した半導体素子を用いる半導体装置には、コンタクト特性の改善は必須である。
上記の半導体装置のコンタクト特性を改善する方法としては多くの提案を見るところである(例えば、特許文献1参照)。
[従来技術の説明]
特許文献1に示した従来技術を説明する。図11は従来技術の半導体装置の断面図であ
る。11は半導体基板、10はウェル領域、15は拡散層、16は絶縁膜、21はコンタクトホール、24は金属配線である。拡散層15に形成するコンタクトホール21の底部は、拡散層15の上部側よりその内部にさらに彫り込んだ構造となっている。つまり、半導体基板11の表面より拡散層15の底部に向かい彫り込んだ形状である。
特許文献1に示した従来技術は、コンタクト特性を改善する技術であるが、その主たる効果は、拡散層15に彫り込まれたコンタクトホール21の形状によって、金属配線24と拡散層15との接触面積が大きくなり、接触抵抗を低減できるというものである。
特開平6−112471号公報(第4−5項 第1図)
特許文献1に示した従来技術は、コンタクト特性のうち、金属配線と半導体層との接触抵抗を低減する効果はあるものの、アロイスパイクの発生を完全に抑制することはできない。その理由は、コンタクトホール21の底部の拡散層15の彫り込まれた形状には角部が存在し、この角部からアロイスパイクが発生してしまうからである。
詳しく説明する。アロイスパイクを抑制する方法として、コンタクトホール内の金属配線と半導体層との間にバリアメタルを設ける構造が知られている。このバリアメタルによって金属配線から半導体層への金属の拡散を防止し、アロイスパイクの発生を抑制するものである。
しかし、特許文献1に示した従来技術のように、拡散層15の彫り込まれた形状に角部を有する場合は、バリアメタルがコンタクトホール21の底部を完全に被覆することができない。つまり、拡散層15に角部を有していると、その角部のきつい曲がりによりバリアメタルが完全に被覆しないという現象が起きてしまうからである。
また、拡散層15が彫り込まれた形状であるために、コンタクトホール21の深さが増してしまうために、さらにバリアメタルの被覆性は低下する。
この現象は、コンタクトホール21の開口径が小さくなる程、拡散層15の角部の曲がりがきつくなる程、顕著になる。近年の半導体素子の微細化に伴いコンタクトホールの開口径も小径化する傾向がますます進む。このため、従来技術は、微細化した半導体素子を用いる半導体装置には適用できないという課題があった。
本発明が解決しようとする課題は、微細化した半導体素子を用いる半導体装置において、アロイスパイクに起因する半導体基板と拡散層との接合リーク電流を抑制できないという点である。
上記課題を解決するために本発明は、次のような製造方法を採用する
半導体層の上部に絶縁層を形成する工程と、絶縁層上にフォトレジスト膜を形成する工程と、フォトレジスト膜を所望の開口径で開口しコンタクトホール用レジストパターンを形成する工程と、レジストパターンをマスクとして絶縁膜をエッチングしコンタクトホールを形成する第1のエッチング工程と、コンタクトホールの開口部周辺のレジストパターンをエッチングする第2のエッチング工程と、コンタクトホールの底部に対応する位置の半導体層を彫り込み凹部形状にエッチングする第3のエッチング工程と、コンタクトホール中にバリアメタルを介して金属層を形成する工程とを有し、第1のエッチング工程はCF とCHF とHeとからなる反応ガスを用いたドライエッチングであり、第3のエッチング工程はCF とCHF とHeとからなる反応ガスを用いたドライエッチングであり、第3のエッチング工程におけるCHF のCF に対する組成比を、第1のエッチング工程におけるCHF のCF に対する組成比よりも大きくして、彫り込み凹部の半導
体層の表面が角部を有さない連続した曲面形状に形成することを特徴とする。
第1のエッチング工程の第1のエッチング条件のガス圧とRFパワーとは、第3のエッチング工程の第3のエッチング条件のガス圧とRFパワーとより大きくしてもよい。
第1のエッチング工程の第1のエッチング条件のガス圧と第2のエッチング工程の第2のエッチング条件のガス圧とは等しく、第2のエッチング工程の第2のエッチング条件のRFパワーと第3のエッチング工程の第3のエッチング条件のRFパワーとは等しくしてもよい。
本発明の半導体装置の半導体層に形成するコンタクトホール底部の彫り込み凹部は、角部を有さない連続した曲面形状であるので、コンタクトホール内での金属配線の被覆性が向上し、金属配線と拡散層との接触部でアロイスパイクが発生しない。よって、アロイスパイクに起因する接合リーク電流が増加することはない。したがって、半導体装置に意図しない電流が流れることによる半導体装置の誤動作や消費電流の増加を防ぐ効果がある。
また、コンタクトホール底部の彫り込み凹部は角部を有さない連続した曲面形状であるので、金属配線と拡散層との接触抵抗をさらに低減することができるという効果がある。
本発明の半導体装置は、半導体装置のコンタクト特性のうち、アロイスパイクによる接合リーク電流の抑制とコンタクトホール内の接触抵抗の低減とを両立することができるという従来にはない優れた効果を有する。
以下、図面を用いて本発明を実施するための最適な形態の半導体装置の構造とその製造方法とを説明する。なお、以下に示す本発明の実施形態については、半導体層として半導体基板の素子領域に設ける拡散層と多結晶シリコン配線とを、コンタクトホール部は金属層としてバリアメタル、配線部材として金属配線を用いた場合を例に説明する。また、従来技術と同一の構成には同一の番号を付与しており、その詳細な説明は省略する。
[本発明の構造の説明]
まず、図1を用いて本発明の半導体装置の構造を説明する。図1は、本発明の半導体装置の断面図である。
本発明の半導体装置は、図1に示すように、半導体基板11上にフィールド酸化膜12を設ける。フィールド酸化膜12を設けていない部分が素子領域となる。この素子領域に拡散層15を設け、フィールド酸化膜12上に多結晶シリコン配線14を設ける。多結晶シリコン配線14は、MOSFETなどのゲート電極の一部となしたり、延在して配線として用いる半導体層である。半導体基板11の全面にシリコン酸化膜からなる絶縁膜16を設けている。
さらに、絶縁膜16の拡散層15と多結晶シリコン配線14とに対応する領域にコンタクトホール21を設け、コンタクトホール21の底部の拡散層15とフィールド酸化膜12上の多結晶シリコン配線14とに彫り込み凹部22を設け、バリアメタル23と金属配線24とによりコンタクトホール21を覆う構成となっている。
図1に示す半導体装置は、拡散層15と多結晶シリコン配線14とに設ける彫り込み凹部22が角部を有さないなだらかな曲面形状となっている。ここでは、すりばち形状と呼ぶことにする。このすりばち形状の効果により、バリアメタル23がコンタクトホール21の底部を完全に被覆することができるため、金属配線24と拡散層15および多結晶シリコン配線14との接触部でアロイスパイクが発生することはない。また、コンタクトホール内での配線部材の被覆性が向上することから、金属配線24と拡散層15および多結晶シリコン配線14との接触抵抗を低減することができる。
コンタクトホール21は、開口上部から底部に向かい漸次開口径が小さい形状となっている。この形状により、バリアメタル23と金属配線24とがコンタクトホール21を切れ目のないなだらかな形状で覆うことができる。よって、金属配線24はコンタクトホール21を確実に覆うことが可能となり、コンタクトホール内の金属の被覆性がさらに向上することから、コンタクトホールの開口径が小径化した場合であってもコンタクトホールの接触抵抗が低下することはない。
本発明の半導体装置の特徴は、まさにこのアロイスパイクの問題と接触抵抗の問題とを
解決した点である。コンタクトホール21の底部の彫り込み凹部22がすりばち形状であることで、アロイスパイクの発生を抑制し、コンタクトホール内において配線部材の被覆性が向上するのである。この従来にはない効果に加えて、コンタクトホール21の開口上部から底部に向かい漸次開口径が小さい形状であることにより、コンタクトホール内においての配線部材の被覆性がさらに向上するのである。これら双方の効果によって、従来技術の問題点を解決し、コンタクトホールの信頼性を向上させることができたのである。
[本発明の製造方法:図2から図8]
図1に示した半導体装置の製造方法を図2から図8の断面図を用いて説明する。図2から図8は、本発明の半導体装置のコンタクトホール21を製造する方法を具体的に示す断面図である。
本発明の半導体装置のコンタクトホール21は、第1のエッチング工程と第2のエッチング工程および第3のエッチング工程により形成される。これらのエッチング処理は同一の処理装置を用いて形成し、彫り込み凹部22は第3のエッチング工程により形成する。
まず、図2に示すように半導体基板11上に反応ガスにジクロルシラン(SiH2Cl2)とアンモニア(NH3)とを用いた温度が約800℃の減圧CVD法により、シリコン窒化膜(図示せず)を150nmの膜厚で堆積する。
つぎに図示しないレジストパターンを用いて、エッチングガスに主として六フッ化イオウ(SF6)を用いたドライエッチングにより、素子領域のみにシリコン窒化膜が残るようにエッチングする。
その後レジストパターンをアッシングにより除去し、温度が約1000℃の水蒸気雰囲気中の酸化により素子領域を絶縁分離するフィールド酸化膜12を形成し、素子領域を覆っているシリコン窒化膜を温度が約160℃の熱リン酸を用いたウェットエッチングにより除去する。
図3に示すように、反応ガスにモノシラン(SiH4)を用いた温度が約650℃の減圧CVD法により多結晶シリコン(図示せず)を350nmの膜厚で堆積する。つぎに図示しないレジストパターンを用いて、エッチングガスに主として塩素(Cl2)を用いたドライエッチングにより多結晶シリコン配線14を形成し、アッシングによりレジストパターンを除去する。
さらに、図示しないレジストパターンを用いて、砒素(As)をイオン注入エネルギー70KeV、ドーズ量3×1015atoms/cm2の条件でイオン注入を行ない、拡散層15を形成する。その後アッシングによりレジストパターンを除去する。以上の工程で、拡散層15と多結晶シリコン配線14とが形成される。
つぎに、図4に示すようにリン(P)とボロン(B)とを含んだシリコン酸化膜ならなる絶縁膜16を温度が約500℃の常圧CVD法により800nmの膜厚で堆積する。その後、絶縁膜16の上部に拡散層15と多結晶シリコン配線14とに対応する位置を開口するようにレジストパターン17を形成する。このレジストパターン17は後にコンタクトホール21を形成する時のエッチングマスクとなる。
つぎに、第1のエッチング工程を説明する。第1のエッチング工程は、第1の反応ガスと第1のエッチング条件とを用いる反応性イオンエッチング法によるものである。
第1の反応ガスとしては、一般にフロロカーボン系と呼ばれるガスを用いる。その主ガスは、四フッ化炭素(CF4)と三フッ化メタン(CHF3)である。また希釈ガスとしてヘリウム(He)を用いる。
第1のエッチング条件としては、ガス圧が300mTorr、RFパワーが400Wである。CF4とCHF3のガス流量は共に等しく25sccmであり、Heのガス流量は1
00sccmである。
この第1のエッチング工程を用いて、図5に示すように拡散層15の表面と多結晶シリコン配線14の表面とが露出するようにコンタクトホール21を形成する。
第1のエッチング工程によれば、コンタクトホール21内の側面は拡散層15および多結晶シリコン配線14の表面に対し、ほぼ垂直な形状となり、またレジストパターン17とコンタクトホール21とは同一の開口径となる。
つぎに、第2のエッチング工程を説明する。第2のエッチング工程は、第2の反応ガスと第2のエッチング条件とを用いる反応性イオンエッチング法によるものである。
第2の反応ガスとしては、酸素(O2)を用いる。第2のエッチング条件としては、ガス圧が300mTorr、RFパワーが100Wである。O2のガス流量は300sccmである。
この第2のエッチング工程を用いて、図6に示すようにレジストパターン17の開口径をコンタクトホール17より若干大きく形成する。この方法はアッシングとほぼ等しく、O2は絶縁層16をエッチングしないため、レジストパターン17のみ後退させることができる。
つぎに、第3のエッチング工程を説明する。第3のエッチング工程は、第3の反応ガスと第3のエッチング条件とを用いる反応性イオンエッチング法によるものである。
第3の反応ガスとしては、第1の反応ガスと等しく、その主ガスは、CF4とCHF3である。また同様に希釈ガスとしてHeを用いる。
第3のエッチング条件としては、ガス圧が100mTorr、RFパワーが100Wである。CF4とCHF3のガス流量は、第1のエッチング条件とは異なり、CF4は5sccm、CHF3は50sccmである。Heのガス流量は50sccmである。
この第3のエッチング工程を用いて、図7に示すようにコンタクトホール21の底部に対応する拡散層15と多結晶シリコン配線14とに彫り込み凹部22を形成する。この第3のエッチング工程によれば、彫り込み凹部22の形状は、すりばち形状となる。またコンタクトホール21は開口上部から底部に向かい漸次開口径が小さい形状となる。絶縁層16とコンタクトホール21の底部である彫り込み凹部22とは段差のないなだらかな形状となっている。
図4から図7を用いて説明した本発明の半導体装置のコンタクトホールは、第1のエッチング工程と第2のエッチング工程および第3のエッチング工程により形成される。これらのエッチング処理は、第1のエッチング条件と第3のエッチング条件とは異なるが、同一の処理装置で行なうことができる。もちろん、これらのエッチング処理は異なる処理装置で行うこともできる。
ここで第1のエッチング条件と第3のエッチング条件とが異なる理由を説明する。一般に、エッチング時のRFパワーが高いとコンタクトホール21の形状は開口上部と底部の径がほぼ同一の形状が得やすくなる。それは、絶縁膜16のエッチングに寄与するイオン種が、絶縁膜16に対して垂直に照射されるからである。これは異方性と呼ばれ、エッチングを行う際には広く用いられる手法である。
そこで第1のエッチング工程では、コンタクトホール21の形状とほぼ同じ形状で絶縁層16をエッチングするために、第3のエッチング工程よりも高いRFパワーを用いている。
一方、エッチング用の反応ガスとして使用するCF4は、絶縁膜のエッチングに寄与し、CHF3はコンタクトホール21の径が広がり過ぎないようにコンタクトホール21の
側壁を保護する役割を有する。第3のエッチング条件は、第1のエッチング条件よりもCHF3のガス流量が多いが、これはコンタクトホール21の径が広がり過ぎるのを抑制するためと、コンタクトホール21の底面端部がCF4により彫られ、角ができないようにしているためである。
この方法を用いると図7に示すようなすりばち形状の彫り込み凹部22を形成することができるが、コンタクトホール21の開口径が開口上部から底部に向かい漸次開口径が小さい形状にすることは困難である。そこで、本発明では、RFパワーを下げることでその構成を得ることができた。RFパワーを下げるとエッチング時の異方性が悪くなることを利用したのである。
さらに図8に示すように、チタン(Ti)とチタン窒化膜(TiN)とチタン(Ti)の積層構造を有するバリアメタル23と、アルミ(Al)を主成分とする金属配線24とをスパッタリングにより形成し、図示しないレジストパターンを用い、エッチングガスに主として塩素(Cl2)を用いたドライエッチングにより、コンタクトホール21に対応する部分にバリアメタル23と金属配線24とを形成する。
このような構成とすることで、金属配線24はコンタクトホール21を介して拡散層15と接続し、金属配線24はコンタクトホール21を介して多結晶シリコン配線14と接続する。その後、アッシングによりレジストパターンを除去し、本発明の半導体装置が完成する。
本発明の半導体装置は、コンタクトホール21の底部に彫り込み凹部22が形成され、さらにコンタクトホール21は開口上部から底部に向かい漸次開口径が小さい形状である。このような構成とすることによって、コンタクトホール21は角部を有さない連続した曲面形状となり、金属配線24(またはバリアメタル23)は切れ目のないなだらかな形状で拡散層15や多結晶シリコン配線14と接続することができる。すなわち、金属の被覆性が向上するために、金属と半導体との間に発生するアロイスパイクが発生することはない。
また、コンタクトホール21の底部の彫り込み凹部22は角部を有さない連続した曲面形状であるため、金属と拡散層15や多結晶シリコン配線14などの半導体層との接触面積が大きくなり、接触抵抗を低減することができる。
本発明の半導体装置が従来技術にはない優れた効果を有するのはまさにこの点である。すなわち、半導体装置のコンタクト特性のうち、接合リーク電流の抑制とコンタクトホール内の接触抵抗の低減とを両立することができるのである。これにより、半導体装置に意図しない電流が流れることによる半導体装置の誤動作や消費電流の増加を防ぐ効果と配線の抵抗が低減したことによる半導体装置の高速化とを達成できたのである。
[本発明による電気特性の説明]
図9にコンタクトホールの底部の形状の違いによる接合リーク電流の違いを示す。図9は、半導体基板に設ける拡散層と半導体基板との間の接合リーク電流を示したものであって、図1に示すように拡散層15に形成する彫り込み凹部22が角部を有さない連続した曲面形状の場合(ここでは形状Aとする)と、従来技術のように角部を有する場合(ここでは形状Bとする)とで比較したものである。図9は、横軸に拡散層に印加する電圧を示し、縦軸に拡散層と半導体基板との間の接合電流を示す。
評価に用いた素子は、P型半導体基板中にN型半導体の拡散層を設けたダイオードである。拡散層の周囲長は20μmである。測定は拡散層に0から5Vの電圧を印加し、その時の電流値をモニタリングしたものである。
図9により明らかなように、実線で示した形状Aの場合は、拡散層に印加する電圧値が例えば2Vの時の電流が約1pAであるのに対し、破線で示した形状Bの場合は1μA以
上となり、実に6桁以上の違いがある。したがって、本発明の半導体装置のコンタクトホールは、従来技術に対して大幅に接合リーク電流を低減していることがわかる。
携帯用電子機器や小型情報機器は近年ますます低消費電力化が進んでいる。例えば、数nAオーダーの消費電流の半導体装置を用いる場合がある。このような場合においては、本発明の半導体装置は非常に有効であることがわかる。
以上の説明で明らかなように、本発明の半導体装置は、コンタクトホール21の底部がすりばち形状の連続した曲面で構成される彫り込み凹部22を有することにより、コンタクトホール底部の半導体層に角部がなく、この部分より発生するアロイスパイクを抑制することができる。もちろん、彫り込み凹部22がすりばち形状であることは、コンタクトホール内における配線部材の被覆性も向上するが、より被覆性を向上させるために、コンタクトホール21の開口上部から開口底部に向かい漸次開口径が小さい形状とする。このような構成とすることで、バリアメタル23と金属配線24とがコンタクトホール21内に切れ目にないなだらかな形状となり、コンタクトホール21の内部の被覆性が向上し、コンタクトホールの信頼性を向上させることができる。
また、彫り込み凹部22とコンタクトホール21との形成において、第1のエッチング工程と第2のエッチング工程と第3のエッチング工程との3段階のエッチング処理を同一の装置で行なうことにより、製造方法の簡素化を実現することができる。
本発明の半導体装置は、半導体基板に設ける拡散層と半導体基板との間の接合リーク電流を抑制することと、金属配線と半導体層との接触抵抗を低減することとができる。このため、微細化用途の半導体装置としても好適であり、消費電流の小さい半導体装置にも適する。特に低電圧で動作する、例えば、光による発電電圧を二次電池に蓄積しそれを駆動源として動作する時計などの小型電子機器に搭載することができる。
本発明における半導体装置を示す断面図である。 本発明における半導体装置の製造方法を示す断面図である。 本発明における半導体装置の製造方法を示す断面図である。 本発明における半導体装置の製造方法を示す断面図である。 本発明における半導体装置の製造方法を示す断面図である。 本発明における半導体装置の製造方法を示す断面図である。 本発明における半導体装置の製造方法を示す断面図である。 本発明における半導体装置の製造方法を示す断面図である。 本発明における半導体装置の接合リーク電流を示す特性図である。 アロイスパイクを模式的に示した断面図である。 従来技術における半導体装置を示す断面図である。
符号の説明
11 半導体基板
12 フィールド酸化膜
14 多結晶シリコン配線
15 拡散層
16 絶縁膜
17 レジストパターン
21 コンタクトホール
22 彫り込み凹部
23 バリアメタル
24 金属配線
25 アロイスパイク

Claims (3)

  1. 半導体層の上部に絶縁層を形成する工程と、該絶縁層上にフォトレジスト膜を形成する工程と、該フォトレジスト膜を所望の開口径で開口しコンタクトホール用レジストパターンを形成する工程と、前記レジストパターンをマスクとして前記絶縁膜をエッチングしコンタクトホールを形成する第1のエッチング工程と、前記コンタクトホールの開口部周辺の前記レジストパターンをエッチングする第2のエッチング工程と、前記コンタクトホールの底部に対応する位置の前記半導体層を彫り込み凹部形状にエッチングする第3のエッチング工程と、前記コンタクトホール中にバリアメタルを介して金属層を形成する工程とを有し、前記第1のエッチング工程はCF とCHF とHeとからなる反応ガスを用いたドライエッチングであり、前記第3のエッチング工程はCF とCHF とHeとからなる反応ガスを用いたドライエッチングであり、前記第3のエッチング工程におけるCHF のCF に対する組成比を、前記第1のエッチング工程におけるCHF のCF に対する組成比よりも大きくして、前記彫り込み凹部の前記半導体層の表面が角部を有さない連続した曲面形状に形成することを特徴とする半導体装置の製造方法。
  2. 前記第1のエッチング工程の第1のエッチング条件のガス圧とRFパワーとは、前記第3のエッチング工程の第3のエッチング条件のガス圧とRFパワーとより大きいことを特徴とする請求項に記載の半導体装置の製造方法。
  3. 前記第1のエッチング工程の第1のエッチング条件のガス圧と前記第2のエッチング工程の第2のエッチング条件のガス圧とは等しく、前記第2のエッチング工程の第2のエッチング条件のRFパワーと前記第3のエッチング工程の第3のエッチング条件のRFパワーとは等しいことを特徴とする請求項に記載の半導体装置の製造方法。
JP2003415863A 2003-12-15 2003-12-15 半導体装置の製造方法 Expired - Lifetime JP4668530B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003415863A JP4668530B2 (ja) 2003-12-15 2003-12-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003415863A JP4668530B2 (ja) 2003-12-15 2003-12-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005175332A JP2005175332A (ja) 2005-06-30
JP4668530B2 true JP4668530B2 (ja) 2011-04-13

Family

ID=34735210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003415863A Expired - Lifetime JP4668530B2 (ja) 2003-12-15 2003-12-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4668530B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4936709B2 (ja) * 2005-11-25 2012-05-23 東京エレクトロン株式会社 プラズマエッチング方法および半導体装置の製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02271620A (ja) * 1989-04-13 1990-11-06 Seiko Epson Corp 半導体装置の製造方法
JPH0574731A (ja) * 1991-09-17 1993-03-26 Yokogawa Electric Corp 半導体装置の配線方法
JPH0590197A (ja) * 1991-09-27 1993-04-09 Nippon Steel Corp 半導体装置の製造方法
JPH07183251A (ja) * 1993-12-24 1995-07-21 Matsushita Electron Corp 半導体装置およびその製造方法
JPH09162172A (ja) * 1995-12-11 1997-06-20 Hitachi Ltd エッチングダメージの除去方法
JPH10308442A (ja) * 1997-05-07 1998-11-17 Mitsubishi Electric Corp 半導体装置の製造方法
JPH11150180A (ja) * 1997-11-17 1999-06-02 Nec Corp 半導体装置の製造方法
JPH11176809A (ja) * 1997-12-10 1999-07-02 Matsushita Electric Ind Co Ltd ドライエッチング方法および半導体装置の製造方法
JP2001250791A (ja) * 2000-03-03 2001-09-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002289864A (ja) * 2001-03-27 2002-10-04 Toshiba Corp 薄膜トランジスタおよびその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02271620A (ja) * 1989-04-13 1990-11-06 Seiko Epson Corp 半導体装置の製造方法
JPH0574731A (ja) * 1991-09-17 1993-03-26 Yokogawa Electric Corp 半導体装置の配線方法
JPH0590197A (ja) * 1991-09-27 1993-04-09 Nippon Steel Corp 半導体装置の製造方法
JPH07183251A (ja) * 1993-12-24 1995-07-21 Matsushita Electron Corp 半導体装置およびその製造方法
JPH09162172A (ja) * 1995-12-11 1997-06-20 Hitachi Ltd エッチングダメージの除去方法
JPH10308442A (ja) * 1997-05-07 1998-11-17 Mitsubishi Electric Corp 半導体装置の製造方法
JPH11150180A (ja) * 1997-11-17 1999-06-02 Nec Corp 半導体装置の製造方法
JPH11176809A (ja) * 1997-12-10 1999-07-02 Matsushita Electric Ind Co Ltd ドライエッチング方法および半導体装置の製造方法
JP2001250791A (ja) * 2000-03-03 2001-09-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002289864A (ja) * 2001-03-27 2002-10-04 Toshiba Corp 薄膜トランジスタおよびその製造方法

Also Published As

Publication number Publication date
JP2005175332A (ja) 2005-06-30

Similar Documents

Publication Publication Date Title
US7132349B2 (en) Methods of forming integrated circuits structures including epitaxial silicon layers in active regions
US7875547B2 (en) Contact hole structures and contact structures and fabrication methods thereof
CN115084024B (zh) 半导体器件及其制备方法
US7413954B2 (en) Insulated gate semiconductor device and manufacturing method of the same
US20100123190A1 (en) Semiconductor device and method for manufacturing the same
JP4668530B2 (ja) 半導体装置の製造方法
KR100511043B1 (ko) 반도체 장치의 금속 실리사이드 층의 형성 방법
KR100419815B1 (ko) 반도체 장치 및 그 제조 방법
CN114446891A (zh) 一种半导体结构的形成方法、结构以及存储器
JP2007081347A (ja) 半導体装置の製造方法
CN110571266A (zh) Finfet器件及其制备方法
KR100835506B1 (ko) 반도체소자의 제조방법
JP2009152392A (ja) 半導体装置の製造方法及び半導体装置
JP2004342908A (ja) 半導体装置の製造方法及び半導体装置
KR100548579B1 (ko) 반도체소자의 제조방법
KR100322885B1 (ko) 고집적 반도체 장치의 게이트 전극 제조 방법
CN114334816A (zh) 半导体结构的形成方法
WO1998037583A1 (fr) Procede pour fabriquer un dispositif a semi-conducteurs
KR100603589B1 (ko) 반도체소자의 콘택홀 형성 방법
JP3945345B2 (ja) 半導体装置の製造方法
CN118173587A (zh) 一种半导体器件及其制作方法
KR100192184B1 (ko) 콘택 플러그 제조방법
KR20080097039A (ko) 반도체 소자의 제조 방법
KR100881749B1 (ko) 반도체 소자의 제조 방법
TW434820B (en) Method for producing self-aligned contact hole

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101202

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4668530

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term