CN103489786B - 一种阵列基板的制作方法 - Google Patents

一种阵列基板的制作方法 Download PDF

Info

Publication number
CN103489786B
CN103489786B CN201310430750.8A CN201310430750A CN103489786B CN 103489786 B CN103489786 B CN 103489786B CN 201310430750 A CN201310430750 A CN 201310430750A CN 103489786 B CN103489786 B CN 103489786B
Authority
CN
China
Prior art keywords
via hole
photoresist
layer
grid
insulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310430750.8A
Other languages
English (en)
Other versions
CN103489786A (zh
Inventor
杨玉清
朴承翊
李炳天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310430750.8A priority Critical patent/CN103489786B/zh
Priority to PCT/CN2013/088837 priority patent/WO2015039388A1/zh
Priority to US14/366,925 priority patent/US9240353B2/en
Publication of CN103489786A publication Critical patent/CN103489786A/zh
Application granted granted Critical
Publication of CN103489786B publication Critical patent/CN103489786B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种阵列基板的制作方法，涉及显示技术领域，为简化制作工艺的同时保证刻蚀质量而设计，所述制作方法包括：在基板上依次形成屏蔽层、缓冲绝缘层、有源层、栅绝缘层和显示区域及驱动区域中NMOS栅极；在前述基板上形成驱动区域中的PMOS栅极，所述NMOS栅极和PMOS栅极在同一层，并同时形成公共电极连接区域中的第一过孔，所述第一过孔用于连接屏蔽层和源漏电极层；在前述基板上形成中间绝缘层，并形成公共电极连接区域中的第二过孔和显示区域及驱动区域中的第三过孔，所述第二过孔与所述第一过孔的位置相同用于连接屏蔽层和源漏电极层，所述第三过孔用于连接有源层和源漏电极层；在前述基板上形成源漏电极层。本发明适用于阵列基板的制造过程中。

Description

一种阵列基板的制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板的制作方法。
背景技术
随着低温多晶硅技术的发展，高PPI（PixelPerInch，每英寸所拥有的像素数目）的产品逐渐成为了主流，高PPI产品随之带来的缺点是存储电容面积的减少，因此需要额外增加存储电容以补偿本身存储电容面积的减少，相应的对策大多是在最下层增加屏蔽层，屏蔽层与公共电极连接，这样，增加屏蔽层和有源层之间的存储电容，以补偿本身存储电容的减少。
低温多晶硅阵列基板的平面结构如图1a所示，其截面图如图1b所示。图1b中示出了3个区域的截面结构图，该3个区域从左到右依次为公共电极连接区域、显示区域以及驱动区域。
现有技术中低温多晶硅阵列基板的制作工艺包括，在基板上沉积屏蔽层薄膜,经一次构图工艺制作屏蔽层201图案，在形成有屏蔽层的基板上沉积缓冲绝缘层、非晶硅层，经过多晶硅工艺将非晶硅结晶化为多晶硅，经一次构图工艺制作有源层图案，在形成有有源层的基板上制作栅绝缘层；在形成有栅绝缘层的基板上制作栅极，经一次构图工艺制作驱动区域中的PMOS（Positivechannel-Metal-Oxide-Semiconductor，P型金属氧化物半导体）栅极，然后进行硼离子（B）注入，再经一次构图工艺制作显示区域及驱动区域中的NMOS（Negativechannel-Metal-Oxide-Semiconductor，N型金属氧化物半导体）栅极，然后进行磷离子（P）注入，且PMOS栅极与NMOS栅极位于同一层；之后在形成有NMOS栅极的基板上制作中间绝缘层，经一次构图工艺制作用于连接源漏电极层和有源层的过孔，所述过孔贯穿所述中间绝缘层。再经一次构图工艺制作用于连接屏蔽层和源漏电极层的过孔，所述过孔贯穿所述中间绝缘层和栅绝缘层；然后在形成有用于连接源漏电极层和有源层的过孔以及用于连接屏蔽层和源漏电极层的过孔的基板上沉积源漏金属薄膜，并经一次构图工艺制作源漏电极层。
其中用于连接源漏电极层和有源层的过孔和用于连接屏蔽层和源漏电极层的过孔通过两次构图工艺实现，工艺较为冗杂。如果简化工艺而对上述两种过孔应用一次构图工艺，由于用于连接源漏电极层和有源层的过孔深度与用于连接屏蔽层和源漏电极层的过孔深度不同，所需的刻蚀时间也不同，因此会导致用于连接源漏电极层和有源层的过孔刻蚀过度，而用于连接屏蔽层和源漏电极层的过孔刻蚀不到位。
发明内容
本发明的主要目的在于提供一种阵列基板的制作方法，能够在简化制作工艺的同时保证刻蚀的质量。
为达到上述目的，本发明的实施例采用如下技术方案：
一种阵列基板的制作方法，包括：
步骤1、在基板上依次形成屏蔽层、缓冲绝缘层、有源层、栅绝缘层和显示区域及驱动区域中的NMOS栅极,然后将磷离子注入有源层；
步骤2、在形成有屏蔽层、缓冲绝缘层、有源层、栅绝缘层和显示区域及驱动区域中的NMOS栅极的基板上形成驱动区域中的PMOS栅极，所述NMOS栅极和PMOS栅极在同一层，并同时形成公共电极连接区域中的第一过孔，所述第一过孔用于连接屏蔽层和源漏电极层，然后将硼离子注入有源层；
步骤3、在形成有驱动区域中的PMOS栅极和公共电极连接区域中的第一过孔的基板上形成中间绝缘层，并形成公共电极连接区域中的第二过孔和显示区域及驱动区域中的第三过孔，所述第二过孔与所述第一过孔的位置相同用于连接屏蔽层和源漏电极层，所述第三过孔用于连接有源层和源漏电极层；
步骤4、在形成有中间绝缘层、公共电极连接区域中的第二过孔和显示区域及驱动区域中的第三过孔的基板上形成源漏电极层。
其中，所述步骤1包括：
在基板上依次形成屏蔽层、缓冲绝缘层、有源层和栅绝缘层；
在形成有屏蔽层、缓冲绝缘层、有源层和栅绝缘层的基板上沉积栅金属薄膜，在栅金属薄膜上涂覆光刻胶；
对光刻胶进行曝光，光刻胶的保留区域对应显示区域及驱动区域中NMOS栅极的图形和PMOS区域，光刻胶的去除区域对应不需要保留栅金属薄膜的其他区域；
刻蚀掉光刻胶去除区域的栅金属薄膜形成显示区域及驱动区域中的NMOS栅极，并剥离光刻胶保留区域的光刻胶。
其中，所述步骤2包括：
在形成有屏蔽层、缓冲绝缘层、有源层、栅绝缘层和显示区域及驱动区域中的NMOS栅极的基板上涂覆光刻胶；
对光刻胶进行曝光，光刻胶的保留区域对应驱动区域中的NMOS栅极和PMOS栅极的图形、全部显示区域和公共电极连接区域中第一过孔的图形之外的区域，光刻胶的去除区域对应第一过孔的图形以及不需要保留栅金属薄膜的其他区域；
刻蚀掉光刻胶去除区域的栅金属薄膜形成驱动区域中的PMOS栅极，同时刻蚀掉光刻胶去除区域的栅绝缘层和缓冲绝缘层以形成公共电极连接区域中的第一过孔。
其中，所述刻蚀掉光刻胶去除区域的栅绝缘层和缓冲绝缘层以形成公共电极连接区域中的第一过孔具体包括：
刻蚀掉光刻胶去除区域的全部栅绝缘层和全部缓冲绝缘层，以形成公共电极连接区域中的第一过孔；或
刻蚀掉光刻胶去除区域的全部栅绝缘层和部分缓冲绝缘层，以形成公共电极连接区域中的第一过孔。
其中，所述步骤3包括：
在形成有驱动区域中的PMOS栅极和公共电极连接区域中的第一过孔的基板上形成中间绝缘层，并在中间绝缘层上涂覆光刻胶；
对光刻胶进行曝光，光刻胶的去除区域对应第二过孔和第三过孔的图形，光刻胶的保留区域对应不需要去除中间绝缘层的其他区域；
刻蚀掉光刻胶去除区域的中间绝缘层、部分缓冲绝缘层以形成第二过孔，同时刻蚀掉光刻胶去除区域的中间绝缘层和栅绝缘层以形成第三过孔，并剥离光刻胶保留区域的光刻胶。
或者，所述步骤3包括：
在形成有驱动区域中的PMOS栅极和公共电极连接区域中的第一过孔的基板上形成中间绝缘层，并在中间绝缘层上涂覆光刻胶；
对光刻胶进行曝光，光刻胶的去除区域对应第二过孔和第三过孔的图形，光刻胶的保留区域对应不需要去除中间绝缘层的其他区域；
刻蚀掉光刻胶去除区域的中间绝缘层以形成第二过孔，同时刻蚀掉光刻胶去除区域的中间绝缘层和栅绝缘层以形成第三过孔，并剥离光刻胶保留区域的光刻胶。
对显示区域及驱动区域中NMOS栅极图形的刻蚀采用湿法刻蚀。
对驱动区域PMOS栅极图形及公共电极连接区域中图形的刻蚀采用干法刻蚀。
本发明实施例提供的阵列基板的制作方法通过在制作驱动区域中PMOS栅极的同时，制作公共电极连接区域中的第一过孔，然后在形成有驱动区域中PMOS的栅极和第一过孔的基板上制作中间绝缘层，之后制作用于连接源漏电极层和屏蔽层的第二过孔和用于连接源漏电极层和有源层的第三过孔，且第二过孔的位置与第一过孔的位置相同。此时中间绝缘层在公共电极连接区域中的第一过孔的图形处会形成一个凹坑，由于此凹坑的存在，用于连接屏蔽层和源漏电极层的所述第二过孔的深度变小，而达到与用于连接有源层和源漏电极层的所述第三过孔的深度大致相同的程度。此时可以通过一次构图工艺，对该第二过孔和第三过孔同时进行制作，而不会出现第二过孔和第三过孔中的一者刻蚀过度，而另一者刻蚀不到位的情况。这样既节省了一次构图工艺，同时还能保证刻蚀的质量。
附图说明
图1a为现有技术中阵列基板的平面结构图；
图1b为图1a中阵列基板A1-A1向的截面图；
图2为本发明实施例阵列基板第一次构图工艺后的示意图；
图3为本发明实施例阵列基板第二次构图工艺后的示意图；
图4为本发明实施例阵列基板第三次构图工艺后的示意图；
图5为本发明实施例阵列基板第四次构图工艺后的示意图；
图6为本发明实施例阵列基板第五次构图工艺后的示意图；
图7为本发明实施例阵列基板第六次构图工艺后的示意图。
具体实施方式
下面结合附图对本发明实施例阵列基板的制作方法进行详细描述。
如图2至7所示，图中示出了3个区域的截面结构，该3个区域分别为驱动区域、显示区域以及公共电极连接区域。
如图2至7所示，本发明的实施例提供的阵列基板的制作方法包括：
在基板（例如玻璃基板、石英基板或塑料基板等）上依次形成屏蔽层201、缓冲绝缘层301、非晶硅层，经过多晶硅工艺将非晶硅结晶化为多晶硅，经一次构图工艺制作有源层图案302、303、栅绝缘层401和显示区域及驱动区域中的NMOS栅极402（驱动区域中的NMOS栅极在图中未示出），然后将磷离子（P）注入有源层；
在形成有屏蔽层201、缓冲绝缘层301、有源层302、303、栅绝缘层401和显示区域及驱动区域中的NMOS栅极402的基板上形成驱动区域中的PMOS栅极501，所述NMOS栅极和PMOS栅极在同一层，并同时形成公共电极连接区域中的第一过孔502，所述第一过孔502用于连接屏蔽层201和源漏电极层701，然后将硼离子（B）注入有源层；
在形成有驱动区域中的PMOS栅极501和公共电极连接区域中的第一过孔502的基板上形成中间绝缘层601，并形成公共电极连接区域中的第二过孔602和显示区域及驱动区域中的第三过孔603，所述第二过孔603与所述第一过孔502的位置相同用于连接屏蔽层201和源漏电极层701，所述第三过孔603用于连接有源层302、303和源漏电极层701；
在形成有中间绝缘层601、公共电极连接区域中的第二过孔602和显示区域及驱动区域中的第三过孔603的基板上形成源漏电极层701。
本发明的实施例提供的阵列基板的制作方法通过在制作驱动区域中PMOS栅极的同时，制作公共电极连接区域中的第一过孔，然后在形成有驱动区域中的PMOS栅极和第一过孔的基板上制作中间绝缘层，之后制作用于连接源漏电极层和屏蔽层的第二过孔和用于连接源漏电极层和有源层的第三过孔，且第二过孔的位置与第一过孔的位置相同。此时中间绝缘层在公共电极连接区域中的第一过孔的图形处会形成一个凹坑，由于此凹坑的存在，用于连接屏蔽层和源漏电极层的所述第二过孔的深度变小，而达到与用于连接有源层和源漏电极层的所述第三过孔的深度大致相同的程度。此时可以通过一次构图工艺，对该第二过孔和第三过孔同时进行制作，而不会出现第二过孔和第三过孔中的一者刻蚀过度，而另一者刻蚀不到位的情况。这样既节省了一次构图工艺，同时还能保证刻蚀的质量。
下面将结合具体的例子来说明本发明实施例中阵列基板的制造工艺。在以下说明中，本发明实施例所称的构图工艺包括光刻胶涂覆、掩膜、曝光、显影以及刻蚀等工艺。
步骤11，在基板1上形成屏蔽层201；
如图2所示为本发明实施例阵列基板第一次构图工艺后的示意图。首先采用溅射或热蒸发的方法在基板1（如玻璃基板或石英基板）上沉积一层屏蔽金属薄膜。屏蔽金属薄膜可以使用Cr、W、Ti、Ta、Mo、Al、Cu等金属及其合金，屏蔽金属薄膜也可以由多层金属薄膜组成。然后在屏蔽金属薄膜上涂覆光刻胶，采用普通掩模板，通过第一次构图工艺对屏蔽金属薄膜进行刻蚀，在基板1上形成屏蔽层201的图形。其中，所述屏蔽层与公共电极相连，可以起到公共电极的作用，所述屏蔽层与有源层形成附加存储电容，以补偿本身存储电容的减少。在该显示区域的第一次构图工艺中，在所述阵列基板周边的公共电极连接区域内也形成有屏蔽层，且该屏蔽层与显示区域内的屏蔽层同层设置。
步骤12，在形成有屏蔽层201的基板上形成有源层302、303；
如图3所示为本发明实施例阵列基板第二次构图工艺后的示意图。首先，通过等离子体增强化学气相沉积方法连续沉积缓冲绝缘层薄膜、形成缓冲绝缘层301。缓冲绝缘层薄膜可以选用氧化物、氮化物或者氮氧化合物，对应的反应气体可以为SiH4、N2O、NH3、N2的混合气体或SiH2Cl2、N2O、NH3、N2的混合气体。之后，在形成有缓冲绝缘层301的基板上沉积非晶硅，并通过多晶硅工艺将非晶硅结晶化为多晶硅，之后对该多晶硅层进行掺杂以形成掺杂多晶硅。通过第二次构图工艺进行刻蚀，形成多晶硅图案，即为有源层。该有源层包括驱动区域有源层302和显示区域有源层303。
步骤13，在形成有有源层302、303的基板上形成显示区域及驱动区域中的NMOS栅极402；
如图4所示，为本发明实施例阵列基板第三次构图工艺后的示意图。首先，通过等离子体增强化学气相沉积方法连续沉积栅绝缘层薄膜、形成如图4所示的栅绝缘层401。栅绝缘层薄膜可以选用氧化物、氮化物或者氮氧化合物，对应的反应气体可以为SiH4、N2O、NH3、N2的混合气体或SiH2Cl2、N2O、NH3、N2的混合气体。之后，在形成有栅绝缘层401的基板上通过溅射或热蒸发的方法沉积栅金属薄膜，栅金属薄膜可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属及其合金。在栅金属薄膜上涂覆光刻胶；使用普通掩模板对光刻胶进行曝光，光刻胶的保留区域对应显示区域及驱动区域中NMOS栅极402的图形和PMOS区域，光刻胶的去除区域对应不需要保留栅金属薄膜的其他区域；刻蚀掉光刻胶去除区域的栅金属薄膜形成显示区域及驱动区域中的NMOS栅极402。且此时，公共电极连接区域中的栅金属薄膜也被刻蚀掉了。然后将磷离子（P）注入多晶硅层，形成NMOS开关，去掉光刻胶。
步骤14，在形成有显示区域及驱动区域中的NMOS栅极402的基板上形成驱动区域中PMOS栅极501和公共电极连接区域中的第一过孔502；
如图5所示，为本发明实施例阵列基板第四次构图工艺后的示意图。在形成有显示区域及驱动区域中的NMOS栅极402的基板上涂覆光刻胶；使用普通掩模板对光刻胶进行曝光，光刻胶的保留区域对应驱动区域中的NMOS栅极图形和PMOS栅极501的图形、全部显示区域和公共电极连接区域中第一过孔502的图形之外的区域，光刻胶的去除区域对应第一过孔502的图形以及不需要保留栅金属薄膜的其他区域；刻蚀掉光刻胶去除区域的栅金属薄膜形成驱动区域中的PMOS栅极501，同时刻蚀掉光刻胶去除区域的栅绝缘层401和缓冲绝缘层301以形成公共电极连接区域中的第一过孔502，然后将硼离子（B）注入多晶硅层，形成PMOS开关，去掉光刻胶。
其中，刻蚀掉光刻胶去除区域的栅绝缘层401和缓冲绝缘层301以形成公共电极连接区域中的第一过孔502具体包括：刻蚀掉光刻胶去除区域的全部栅绝缘层401和全部缓冲绝缘层301，以形成公共电极连接区域中的第一过孔502；或刻蚀掉光刻胶去除区域的全部栅绝缘层401和部分缓冲绝缘层301，以形成公共电极连接区域中的第一过孔502（栅极绝缘层的厚度非常薄，缓冲绝缘层左右，栅极绝缘层栅极金属栅极刻完，则栅极绝缘层刻完，大部分缓冲绝缘层也被刻完）。即第一过孔可以延伸至屏蔽层201，或者也可以并未延伸至屏蔽层201。
步骤15，在形成有驱动区域中的PMOS栅极501和公共电极连接区域中的第一过孔502的基板上形成公共电极连接区域中的第二过孔602和显示区域及驱动区域中的第三过孔603，所述第二过孔与所述第一过孔的位置相同用于连接屏蔽层和源漏电极层，所述第三过孔用于连接有源层和源漏电极层；
如图6所示，为本发明阵列基板第五次构图工艺后的示意图。通过等离子体增强化学气相沉积方法连续沉积中间绝缘层薄膜、形成中间绝缘层601。中间绝缘层薄膜可以选用氧化物、氮化物或者氮氧化合物，对应的反应气体可以为SiH4、N2O、NH3、N2的混合气体或SiH2Cl2、N2O、NH3、N2的混合气体。之后，在形成有中间绝缘层601的基板上涂覆光刻胶；使用普通掩模板对光刻胶进行曝光，光刻胶的去除区域对应第二过孔602和第三过孔603的图形，光刻胶的保留区域对应不需要去除中间绝缘层薄膜的其他区域；刻蚀掉光刻胶去除区域的中间绝缘层601、部分缓冲绝缘层301或者只刻蚀掉中间绝缘层601以形成第二过孔602，总之，要将第二过孔602刻蚀至达到屏蔽层201。同时刻蚀掉光刻胶去除区域的中间绝缘层601和栅绝缘层401以形成第三过孔603，并剥离光刻胶保留区域的光刻胶。
由于此时第二过孔602和第三过孔603的深度差异很小，或甚至没有差异，因此第二过孔602和第三过孔603可以通过一次构图工艺形成，并且不会使第二过孔602和第三过孔603中的一者刻蚀过度，而另一者刻蚀不到位。
步骤16，在形成有中间绝缘层601、公共电极连接区域中的第二过孔602和显示区域及驱动区域中的第三过孔603的基板上形成源漏电极层701；
如图7所示，为本发明阵列基板第六次构图工艺后的示意图。在形成有中间绝缘层601、公共电极连接区域中的第二过孔602和显示区域及驱动区域中的第三过孔603的基板上通过溅射或热蒸发的方法沉积源漏金属薄膜，源漏金属薄膜可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属及其合金。在沉积完源漏金属薄膜后，涂覆光刻胶，曝光显影并进行刻蚀，形成源漏电极层701。
在以上各步骤中，对显示区域及驱动区域中NMOS图形的刻蚀采用湿法刻蚀。由于显示区域所涉及到的被刻蚀物均为金属，用湿法刻蚀即可满足要求。
在以上各步骤中，对驱动区域PMOS栅极图形及公共电极连接区域中的刻蚀采用干法刻蚀。驱动区域PMOS栅极图形和公共电极连接区域的刻蚀同时进行，而公共电极连接区域的刻蚀还包括对非金属的刻蚀，因此该两个区域的刻蚀优选采用干法刻蚀。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (8)

1.一种阵列基板的制作方法，其特征在于，包括：
步骤1、在基板上依次形成屏蔽层、缓冲绝缘层、有源层、栅绝缘层和显示区域及驱动区域中的NMOS栅极,然后将磷离子注入有源层；
步骤2、在形成有屏蔽层、缓冲绝缘层、有源层、栅绝缘层和显示区域及驱动区域中的NMOS栅极的基板上形成驱动区域中的PMOS栅极，所述NMOS栅极和PMOS栅极在同一层，并同时形成公共电极连接区域中的第一过孔，所述第一过孔用于连接屏蔽层和源漏电极层，然后将硼离子注入有源层；
步骤3、在形成有驱动区域中的PMOS栅极和公共电极连接区域中的第一过孔的基板上形成中间绝缘层，并形成公共电极连接区域中的第二过孔和显示区域及驱动区域中的第三过孔，所述第二过孔与所述第一过孔的位置相同用于连接屏蔽层和源漏电极层，所述第三过孔用于连接有源层和源漏电极层；
步骤4、在形成有中间绝缘层、公共电极连接区域中的第二过孔和显示区域及驱动区域中的第三过孔的基板上形成源漏电极层。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述步骤1包括：
在基板上依次形成屏蔽层、缓冲绝缘层、有源层和栅绝缘层；
在形成有屏蔽层、缓冲绝缘层、有源层和栅绝缘层的基板上沉积栅金属薄膜，在栅金属薄膜上涂覆光刻胶；
对光刻胶进行曝光，光刻胶的保留区域对应显示区域及驱动区域中NMOS栅极的图形以及PMOS区域，光刻胶的去除区域对应不需要保留栅金属薄膜的其他区域；
刻蚀掉光刻胶去除区域的栅金属薄膜形成显示区域及驱动区域中的NMOS栅极，并剥离光刻胶保留区域的光刻胶。
3.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述步骤2包括：
在形成有屏蔽层、缓冲绝缘层、有源层、栅绝缘层和显示区域及驱动区域中的NMOS栅极的基板上涂覆光刻胶；
对光刻胶进行曝光，光刻胶的保留区域对应驱动区域中的NMOS栅极和PMOS栅极的图形、全部显示区域和公共电极连接区域中第一过孔的图形之外的区域，光刻胶的去除区域对应第一过孔的图形以及不需要保留栅金属薄膜的其他区域；
刻蚀掉光刻胶去除区域的栅金属薄膜形成驱动区域中的PMOS栅极，同时刻蚀掉光刻胶去除区域的栅绝缘层和缓冲绝缘层以形成公共电极连接区域中的第一过孔，并剥离光刻胶保留区域的光刻胶。
4.根据权利要求3所述的阵列基板的制作方法，其特征在于，刻蚀掉光刻胶去除区域的栅绝缘层和缓冲绝缘层以形成公共电极连接区域中的第一过孔具体包括：
刻蚀掉光刻胶去除区域的全部栅绝缘层和全部缓冲绝缘层，以形成公共电极连接区域中的第一过孔；或
刻蚀掉光刻胶去除区域的全部栅绝缘层和部分缓冲绝缘层，以形成公共电极连接区域中的第一过孔。
5.根据权利要求1-4任一项所述的阵列基板的制作方法，其特征在于，所述步骤3包括：
在形成有驱动区域中的PMOS栅极和公共电极连接区域中的第一过孔的基板上形成中间绝缘层，并在中间绝缘层上涂覆光刻胶；
对光刻胶进行曝光，光刻胶的去除区域对应第二过孔和第三过孔的图形，光刻胶的保留区域对应不需要去除中间绝缘层的其他区域；
刻蚀掉光刻胶去除区域的中间绝缘层、部分缓冲绝缘层以形成第二过孔，同时刻蚀掉光刻胶去除区域的中间绝缘层和栅绝缘层以形成第三过孔，并剥离光刻胶保留区域的光刻胶。
6.根据权利要求1-4任一项所述的阵列基板的制作方法，其特征在于，所述步骤3包括：
在形成有驱动区域中的PMOS栅极和公共电极连接区域中的第一过孔的基板上形成中间绝缘层，并在中间绝缘层上涂覆光刻胶；
对光刻胶进行曝光，光刻胶的去除区域对应第二过孔和第三过孔的图形，光刻胶的保留区域对应不需要去除中间绝缘层的其他区域；
刻蚀掉光刻胶去除区域的中间绝缘层以形成第二过孔，同时刻蚀掉光刻胶去除区域的中间绝缘层和栅绝缘层以形成第三过孔，并剥离光刻胶保留区域的光刻胶。
7.根据权利要求6所述的阵列基板的制作方法，其特征在于，对显示区域及驱动区域中的NMOS栅极图形的刻蚀采用湿法刻蚀。
8.根据权利要求6所述的阵列基板的制作方法，其特征在于，对驱动区域PMOS栅极图形及公共电极连接区域中图形的刻蚀采用干法刻蚀。
CN201310430750.8A 2013-09-18 2013-09-18 一种阵列基板的制作方法 Active CN103489786B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310430750.8A CN103489786B (zh) 2013-09-18 2013-09-18 一种阵列基板的制作方法
PCT/CN2013/088837 WO2015039388A1 (zh) 2013-09-18 2013-12-09 阵列基板的制作方法
US14/366,925 US9240353B2 (en) 2013-09-18 2013-12-09 Method for manufacturing array substrate by forming common electrode connecting NMOS in display area and PMOS in drive area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310430750.8A CN103489786B (zh) 2013-09-18 2013-09-18 一种阵列基板的制作方法

Publications (2)

Publication Number Publication Date
CN103489786A CN103489786A (zh) 2014-01-01
CN103489786B true CN103489786B (zh) 2015-11-25

Family

ID=49829926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310430750.8A Active CN103489786B (zh) 2013-09-18 2013-09-18 一种阵列基板的制作方法

Country Status (3)

Country Link
US (1) US9240353B2 (zh)
CN (1) CN103489786B (zh)
WO (1) WO2015039388A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9520421B1 (en) * 2015-06-29 2016-12-13 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing LTPS TFT substrate and LTPS TFT substrate
KR102395997B1 (ko) * 2015-09-30 2022-05-10 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
CN105789115A (zh) * 2016-04-26 2016-07-20 京东方科技集团股份有限公司 过孔的制作方法、阵列基板及其制作方法、显示装置
CN109616418B (zh) * 2018-12-06 2021-11-09 合肥鑫晟光电科技有限公司 薄膜晶体管、显示基板及其制作方法、显示装置
CN109887880B (zh) * 2019-01-04 2021-04-27 长江存储科技有限责任公司 一种半导体连接结构及其制作方法
CN111640766B (zh) * 2020-06-22 2023-12-12 武汉华星光电技术有限公司 一种阵列基板及其制作方法
CN111897168A (zh) * 2020-08-21 2020-11-06 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN113161372B (zh) * 2021-03-04 2024-04-02 合肥维信诺科技有限公司 半导体器件及其制备方法、阵列基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971856A (zh) * 2005-11-25 2007-05-30 东京毅力科创株式会社 等离子体蚀刻方法和半导体装置的制造方法
CN103296030A (zh) * 2012-07-25 2013-09-11 上海天马微电子有限公司 Tft-lcd阵列基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6452129A (en) * 1987-08-24 1989-02-28 Toshiba Corp Thin film transistor
US7045861B2 (en) * 2002-03-26 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, liquid-crystal display device and method for manufacturing same
US20040218133A1 (en) * 2003-04-30 2004-11-04 Park Jong-Wan Flexible electro-optical apparatus and method for manufacturing the same
JP4211674B2 (ja) * 2004-05-12 2009-01-21 セイコーエプソン株式会社 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器
KR101086487B1 (ko) * 2004-12-24 2011-11-25 엘지디스플레이 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
JP4306737B2 (ja) * 2007-02-08 2009-08-05 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
KR101608637B1 (ko) 2011-08-02 2016-04-04 엘지디스플레이 주식회사 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
KR101977158B1 (ko) * 2012-03-07 2019-05-13 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971856A (zh) * 2005-11-25 2007-05-30 东京毅力科创株式会社 等离子体蚀刻方法和半导体装置的制造方法
CN103296030A (zh) * 2012-07-25 2013-09-11 上海天马微电子有限公司 Tft-lcd阵列基板

Also Published As

Publication number Publication date
US9240353B2 (en) 2016-01-19
US20150214120A1 (en) 2015-07-30
CN103489786A (zh) 2014-01-01
WO2015039388A1 (zh) 2015-03-26

Similar Documents

Publication Publication Date Title
CN103489786B (zh) 一种阵列基板的制作方法
US10205027B2 (en) Coplanar double gate electrode oxide thin film transistor and manufacture method thereof
CN102013412B (zh) 形成场效应晶体管的方法及形成集成电路的方法
CN103745955B (zh) 显示装置、阵列基板及其制造方法
US9564460B1 (en) Thin-film transistor and its manufacturing method, array substrate and display device
WO2019148579A1 (zh) 薄膜晶体管阵列基板及其制造方法
CN103579115A (zh) 互补式薄膜晶体管及其制备方法、阵列基板、显示装置
CN106129063B (zh) 薄膜晶体管阵列基板及其制造方法
CN105047607A (zh) 氧化物半导体tft基板的制作方法及其结构
CN104733389B (zh) 晶体管的形成方法
CN103730433B (zh) 导电栓塞及导电栓塞的形成方法
CN110310926A (zh) 解决sram单元器件金属硅化物缺陷形成的方法
CN102117773B (zh) 半导体器件和使用应力记忆技术工艺制造半导体器件的方法
JPWO2014170949A1 (ja) 半導体装置の製造方法、及び、半導体装置
CN104576532B (zh) Mos晶体管和多晶硅电阻电容的集成结构的制造方法
CN103515210A (zh) 一种后栅极工艺晶体管及其形成方法
CN102709329A (zh) 薄膜晶体管及其制造方法
CN101937879B (zh) 锗硅Bi-CMOS器件制备工艺
CN108389897A (zh) 栅极侧墙及其形成方法
CN106128961A (zh) 一种ltps薄膜晶体管的制作方法
CN103346124B (zh) 改善半导体器件良率的方法
CN107425077B (zh) 薄膜晶体管及其制作方法、显示装置
KR20120119266A (ko) 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치
CN102487017B (zh) 应变cmos器件的制作方法
CN101976685B (zh) 具有蚀刻停止层的晶体管结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant