JP4931558B2

JP4931558B2 - スイッチング電源装置

Info

Publication number: JP4931558B2
Application number: JP2006308753A
Authority: JP
Inventors: 栄柴崎
Original assignee: 栄柴崎
Priority date: 2006-11-15
Filing date: 2006-11-15
Publication date: 2012-05-16
Anticipated expiration: 2026-11-15
Also published as: JP2008125311A

Description

本発明は交流電源を入力とする高力率形スイッチング電源装置（以下「PFC」という。）の改善に関するものである。

従来のPFCとして図８に示すような回路方式がある。

図８はスイッチ素子を縦に２つ直列に接続したアームによるもので、入力電圧が正の時にローサンドのスイッチ素子Q2がスイッチング動作を行ない、入力電圧が負の時にハイサイドのスイッチ素子Q1がスイッチング動作を行なう。

また、直流電源を入力とし、交流電圧を出力するインバータには、従来からマルチレベルインバータという回路方式が多数報告されている。（マルチレベルインバータについては特許文献１、２参照）。

交流電源を入力とし、直流電圧を出力とするPFCコンバータは一般にインバータとは正反対の動作を行なうため、主回路構成は同じとなり、電力の流れの向きが反対になるものである。そのため、マルチレベルインバータの主回路構成は、そのままマルチレベルコンバータの主回路構成として使用できるものである。

マルチレベルコンバータの制御方法として非特許文献１において発表されている。これはDSPを用いて、入力電圧の大きさによりヒステリシス制御の方法を切り替えるものである。
特開２０００-３４１９６４号公報特開２００３-３１９６６２号公報 B.-R.Lin and D.-J. Chen, "SLIDING MODE CONTROL OF NEUTRAL POINT CLAMPED PWMRECTIFIER", INTELEC 2001

図８の従来のコンバータの回路方式では、高域阻止フィルタを小型化するため、入力電流の高周波分を低減するには、スイッチング周波数を上げるか、昇圧チョークの大型化をする必要があった。スイッチング周波数を上げる場合はスイッチング損による効率の低下という問題があり、昇圧チョークの大型化は装置の大型化とコストの増大という問題があった。

また、コンバータをマルチレベル化するため、マルチレベルコンバータの主回路構成を採用しても、コンバータの制御方式にインバータの制御方式をそのまま適用することはできないという問題もある。インバータの制御方式には交流出力電圧か、もしくは交流出力電流の制御ループが１つだけであるのに対し、コンバータの制御方式は直流出力電圧の制御ループと交流入力電流の制御ループの２つが必要となるためである。また、インバータでは出力を上げる時にはＰＷＭ変調によりパルス幅を広くするのに対し、コンバータでは入力電圧が交流のため、交流入力電圧のゼロクロス付近ではパルス幅を広げ、最大ピーク付近ではパルス幅を狭めるという逆の制御になる。しかも、交流入力電流波形を歪み率（ＴＨＤ）の低い正弦波波形とするためには、電流を制御する誤差増幅器出力をゼロクロス付近で連続になるような制御ループを構築しなければならない。また、出力の２つ直列に接続された平滑用コンデンサ電圧が等しくならずアンバランスを起こすと、スイッチ素子や平滑用コンデンサに過大電圧が加わる問題が発生するため、２つ直列に接続された平滑用コンデンサ電圧を等しい大きさにバランス制御しなければならないという課題もある。
また、非特許文献１のようにDSPを使用した制御方法は複雑でコストが増大してしまう他、ヒステリシス制御のためキャリア周波数が一定ではなく、高域阻止フィルタの設計が難しいという問題がある。

本発明は、上記問題に鑑みてなされたものであり、小型化並びに低コスト化を実現したスイッチング電源装置を提供することを目的とするものである。

上記課題を解決するため、本発明に係るスイッチング電源装置は、マルチレベルコンバータにおいて、直流出力電圧の検出信号と基準信号Vrefの誤差分を電圧ループの誤差増幅器により増幅・積分し、乗算器により交流電源の検出信号と乗算することで交流入力電流の基準信号Irefを作り、上記Irefに２つ直列に接続されたコンデンサの２つの電圧検出信号の差分を加算演算回路によって重畳し、上記加算演算回路の出力信号と交流入力電流の検出信号との誤差分を電流ループの誤差増幅器により増幅・積分し、正弦波状の信号を出力し、４つのオフセットレベルの異なった３角波キャリアとのPWM変調を行なうことによって、高域阻止フィルタを介した交流電源の電流波形が歪み率（THD）の低い正弦波状になるように計６つのスイッチ素子を制御することを特徴とする。

本発明によれば、図５に示すように、高域阻止フィルタの出力側の交流電流の高周波分を低減し、高域阻止フィルタを小型化・低コスト化することができる。

また、昇圧チョークに加わる電圧変化分とスイッチ素子に加わる電圧を半分にすることによって装置全体の損失を低減できる。昇圧チョークは加わる電圧変化分が半分になると、コアのΔBが半分になる。チョークのコア損失はΔBの２乗〜２．５乗に比例するため、昇圧チョークに加わる電圧変化分が半分にできることはコア損失を４分の１以下にできることになる。スイッチ素子は従来の半分の耐圧の素子が使用できるが、従来１個の所に直列に２個必要になる。MOSFET等の半導体素子は、耐圧が半分の素子はQg−Ronのトレードオフが倍以上改善されるため、スイッチ素子が２個直列になっても損失が低減できることになる。

また、２つ直列のコンデンサ電圧を等しい大きさにバランス制御できるため、半分の耐圧の平滑用コンデンサが使用できる。

また、キャリア周波数を一定にすることができるため、高域阻止フィルタやEMIフィルタの設計が容易になる。

図１に本発明を実施するための回路図を示す。

交流電源１を入力とし、電気的負荷８に直流電圧を出力するコンバータである。
上記直流電圧出力の正負極間に２つ直列に接続された平滑用コンデンサ７と電気的負荷８と４つのスイッチ素子のマルチレベルのアームと２つのスイッチ素子のアームが並列接続される。

交流電源１は高域阻止フィルタ２を介し、一端は、電流検出素子３と昇圧チョーク４に接続される。昇圧チョーク４は、マルチレベルのアームの間に接続さる。高域阻止フィルタ２のもう一端は、上記２つのスイッチ素子のアームの間に接続される。

上記直流出力電圧の検出信号と基準信号Vref１８の誤差分を電圧ループの誤差増幅器９により増幅・積分し、乗算回路１０により交流電源１の検出信号を乗算することで交流入力電流の基準信号Irefを作り、上記Irefに平滑用コンデンサ７の２つの電圧信号を差動増幅器１７で差分をとり、加算演算回路１１で上記Irefに重畳し、上記加算演算回路１１の出力信号と交流入力電流の検出信号との誤差分を電流ループの誤差増幅器９により増幅・積分し、正弦波状の信号を出力する。４つのオフセットレベルの異なった3角波発振器１４，１５，２０，２１とのPWM変調を行ない、PWM１，２，３，４の信号を作る。Q４は、Vacが正の期間はPWM2、Vacが負の期間はPWM４の信号を出力する。Q2は、Vacが正の期間はPWM1、Vacが負の期間はPWM3を出力する。Q1はQ2の反転した波形で、Q3はQ4の反転した波形を使用するため、Q1とQ2、Q3とQ4はそれぞれ交互にON・OFFする。Q6はVacが正の期間にONし、Q5はVacが負の期間にONする。また、３角波発振器の波形形状は、のこぎり波でも問題無く動作する。

マルチレベルコンバータにおいて、本発明の制御方法にインターリーブ方式を適用した場合の回路図を図6に示す。図７に各部の波形を示す。

３角波発振器SAW5,6,7,8はそれぞれSAW1,2,3,4の波形から180°位相がずれたものである。ヒステリシス制御では周波数が変化してしまうためインターリーブ方式を適用することが難しいが、本発明の制御方法では搬送波キャリアの位相をずらすことで簡単にインターリーブ方式を適用することができる。

複数のアームによるインターリーブ方式を適用することで、さらなる高域阻止フィルタの小型化・低コスト化を図ることができ、昇圧チョークとスイッチ素子の電流は小さくできる。

本発明の実施の形態に係るスイッチング電源装置を示す回路図である。本発明の実施の形態に係るスイッチング電源装置による各部の波形を示す図である。交流電源１の大きさと昇圧チョーク７の状態による電流経路の解析結果を示す図である。 Q1〜６のスイッチ素子の電流波形とそれぞれのゲート信号を示す図である。図１と図６と図８の昇圧チョークのリップル電流の比較を示す図であり、上段の図は図８の従来の回路方式の昇圧チョークのリップル電流Irippleを示す図、中段の図は図１のマルチレベル方式の昇圧チョークのリップル電流Irippleを示す図、下段の図は図６のマルチレベル方式とインターリーブ方式との組み合わせによるリップル電流Irippleを示す図(下段）と、個々の昇圧チョークのリップル電流Iin1,Iin2を示す図（上段）である。本発明の別の実施の形態に係るスイッチング電源装置をインターリーブ方式に適用した場合の回路図である。図６の制御方法による各部の波形を示す図である。従来のコンバータの回路方式を示す図である。

符号の説明

１交流電源
２高域阻止フィルタ
３電流検出素子
４昇圧チョーク
５スイッチ素子
６整流ダイオード
７平滑用コンデンサ
８電気的負荷
９誤差増幅器
１０乗算回路
１１加算演算回路
１２コンパレータ
１３ＮＯＴ論理回路
１４三角波発振器SAW1
１５三角波発振器SAW2
１６ＡＮＤ論理回路
１７差動増幅器
１８基準電圧Ｖref
１９ＯＲ論理回路
２０三角波発振器SAW３
２１三角波発振器SAW４
２２三角波発振器SAW５（SAW１から１８０°位相がずれた波形）
２３三角波発振器SAW６（SAW２から１８０°位相がずれた波形）
２４三角波発振器SAW７（SAW３から１８０°位相がずれた波形）
２５三角波発振器SAW８（SAW４から１８０°位相がずれた波形）
２６のこぎり波発振器

Claims

交流電源を入力とし、直流電圧を出力するコンバータであり、上記直流電圧出力の正負極間に２つ直列に接続されたコンデンサと４つ直列に接続されたスイッチ素子を並列接続し、上記２つ直列に接続されたコンデンサの間から上記４つ直列に接続されたスイッチ素子の一番正極側のスイッチ素子の負極端へ整流ダイオードを接続し、上記４つ直列に接続されたスイッチ素子の一番負極側のスイッチ素子の正極端から上記２つ直列に接続されたコンデンサの間へ整流ダイオードを接続することでマルチレベルのアームを構成し、上記直流電圧出力の正負極間に２つ直列に接続されたスイッチ素子のアームを並列接続し、高域阻止フィルタを介した上記交流電源に電流検出素子と昇圧チョークを直列接続したものを、上記マルチレベルのアームの間と上記２つ直列に接続されたスイッチ素子のアームの間に接続したマルチレベルコンバータを備えたスイッチング電源装置において、
上記直流出力電圧の検出信号と基準信号Vrefとの誤差分を電圧ループの誤差増幅器により増幅・積分し、乗算器により交流電源の検出信号と乗算することで交流入力電流の基準信号Irefを作り、上記Irefに上記２つ直列に接続されたコンデンサの２つの電圧検出信号の差分を加算演算回路によって重畳し、上記加算演算回路の出力信号と交流入力電流の検出信号との誤差分を電流ループの誤差増幅器により増幅・積分し、正弦波状の信号を出力し、４つのオフセットレベルの異なった搬送波キャリアとのPWM変調を行ない、上記高域阻止フィルタを介した交流電源の電流波形が歪み率（THD）の低い正弦波状になるように計６つのスイッチ素子を制御することを特徴とするスイッチング電源装置。