JP4930547B2 - 画素回路及び画素回路の駆動方法 - Google Patents
画素回路及び画素回路の駆動方法 Download PDFInfo
- Publication number
- JP4930547B2 JP4930547B2 JP2009125229A JP2009125229A JP4930547B2 JP 4930547 B2 JP4930547 B2 JP 4930547B2 JP 2009125229 A JP2009125229 A JP 2009125229A JP 2009125229 A JP2009125229 A JP 2009125229A JP 4930547 B2 JP4930547 B2 JP 4930547B2
- Authority
- JP
- Japan
- Prior art keywords
- drive transistor
- transistor
- gate
- source
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
I ds =(1/2)μ(W/L)C ox (V gs −V th )2・・・式1
このトランジスタ特性式1において、I ds は、ソース/ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。V gs は、ソースを基準としてゲートに印加されるゲート/ソース間電圧を表わしており、画素回路では上述した入力電圧である。V th は、トランジスタの閾電圧である。又、μはトランジスタのチャネル領域を構成する半導体薄膜の移動度を表わしている。その他、Wはチャネル幅を表わし、Lはチャネル長を表わし、C ox はゲート絶縁膜の容量を表わしている。このトランジスタ特性式1から明らかな様に、薄膜トランジスタは、飽和領域で動作する時、ゲート/ソース間電圧V gs が閾電圧V th を超えて大きくなると、オン状態となってドレイン電流I ds が流れる。原理的に見ると、上記のトランジスタ特性式1が示す様に、ゲート/ソース間電圧V gs が一定であれば、常に同じ量のドレイン電流I ds が発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性(ユニフォーミティ)が得られるはずである。
I ds =(1/2)μ(W/L)C ox (V cc −V sig )2
上記特性式では、先の基本特性式1に含まれていたV th の項がキャンセルされ、V cc −V sig で置き換えられている。従って、図2に示した画素回路2は、ドライブトランジスタTr d のV th に依存することなく、V sig の値に応じた出力電流I ds を発光素子ELに供給することができる。従って、ドライブトランジスタTr d のV th が画素毎にばらついていても、画素アレイとしてはそのばらつきを取り除いた出力電流を各画素の発光素子ELに供給することができる。
I ds =kμ(V gs −V th )2=kμ(V sig −ΔV)2・・・式2
上記式2において、k=(1/2)(W/L)C ox である。この特性式2からV th の項がキャンセルされており、発光素子ELに供給される出力電流I ds は、ドライブトランジスタTr d の閾電圧V th に依存しない事が分かる。基本的に、ドレイン電流I ds は映像信号の信号電圧V sig によって決まる。換言すると、発光素子ELは、映像信号V sig に応じた輝度で発光する事になる。その際、V sig から負帰還量ΔVが減じられている。この負帰還量ΔVは、特性式2の係数部に位置する移動度μの効果を打ち消すように働く。従って、ドレイン電流I ds は実質的に映像信号V sig のみに依存する事になる。
Claims (4)
- 少なくとも、サンプリングトランジスタと、ドライブトランジスタと、画素容量と、発光素子とを含み、
サンプリングトランジスタにあっては、ゲートは走査線に接続されており、ソース及びドレインの一方は信号線に接続されており、ソース及びドレインの他方はドライブトランジスタのゲートに接続されており、
ドライブトランジスタにあっては、ソース及びドレインの一方は発光素子の一端に接続されており、
画素容量は、ドライブトランジスタのゲートとソース及びドレインの一方との間に接続されている画素回路であって、
ドライブトランジスタを含む電流路に介在しサンプリングトランジスタ用の走査線とは異なる走査線から供給される制御信号に応じて動作するスイッチングトランジスタを少なくとも含み、信号線から信号電位がドライブトランジスタのゲートに供給されている間にドライブトランジスタの出力電流を画素容量に負帰還させる制御を行う補正手段を備えており、
信号線から信号電位がドライブトランジスタのゲートに供給されている間に、補正手段の制御によりソース及びドレインの他方が電源に接続されたドライブトランジスタを介して電流が流れることによって、ドライブトランジスタのソース及びドレインの一方の電位を該信号電位に近づける画素回路。 - 信号線から信号電位がドライブトランジスタのゲートに供給されている間にソース及びドレインの他方が電源に接続されたドライブトランジスタを介して電流が流れる期間の時間幅は、補正手段の制御によって調整可能である請求項1に記載の画素回路。
- 少なくとも、サンプリングトランジスタと、ドライブトランジスタと、画素容量と、発光素子とを含み、
サンプリングトランジスタにあっては、ゲートは走査線に接続されており、ソース及びドレインの一方は信号線に接続されており、ソース及びドレインの他方はドライブトランジスタのゲートに接続されており、
ドライブトランジスタにあっては、ソース及びドレインの一方は発光素子の一端に接続されており、
画素容量は、ドライブトランジスタのゲートとソース及びドレインの一方との間に接続されている画素回路の駆動方法であって、
ドライブトランジスタを含む電流路に介在しサンプリングトランジスタ用の走査線とは異なる走査線から供給される制御信号に応じて動作するスイッチングトランジスタを少なくとも含み、信号線から信号電位がドライブトランジスタのゲートに供給されている間にドライブトランジスタの出力電流を画素容量に負帰還させる制御を行う補正手段を備えており、
信号線から信号電位をドライブトランジスタをゲートに供給している間に、補正手段の制御によりソース及びドレインの他方が電源に接続されたドライブトランジスタを介して電流が流れることによって、ドライブトランジスタのソース及びドレインの一方の電位を該信号電位に近づける工程を備えている画素回路の駆動方法。 - 信号線から信号電位がドライブトランジスタのゲートに供給されている間にソース及びドレインの他方が電源に接続されたドライブトランジスタを介して電流が流れる期間の時間幅は、補正手段の制御によって調整可能である請求項3に記載の画素回路の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009125229A JP4930547B2 (ja) | 2009-05-25 | 2009-05-25 | 画素回路及び画素回路の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009125229A JP4930547B2 (ja) | 2009-05-25 | 2009-05-25 | 画素回路及び画素回路の駆動方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005027028A Division JP4923410B2 (ja) | 2005-02-02 | 2005-02-02 | 画素回路及び表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011264387A Division JP5590014B2 (ja) | 2011-12-02 | 2011-12-02 | 表示装置及び表示装置の駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009187034A JP2009187034A (ja) | 2009-08-20 |
JP4930547B2 true JP4930547B2 (ja) | 2012-05-16 |
Family
ID=41070261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009125229A Active JP4930547B2 (ja) | 2009-05-25 | 2009-05-25 | 画素回路及び画素回路の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4930547B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012088725A (ja) * | 2011-12-02 | 2012-05-10 | Sony Corp | 表示装置及び表示装置の駆動方法 |
JP2012088724A (ja) * | 2011-12-02 | 2012-05-10 | Sony Corp | 画素回路および表示装置 |
US8902134B2 (en) | 2005-02-02 | 2014-12-02 | Sony Corporation | Pixel circuit, display and driving method thereof |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003075256A1 (fr) * | 2002-03-05 | 2003-09-12 | Nec Corporation | Affichage d'image et procede de commande |
JP3832415B2 (ja) * | 2002-10-11 | 2006-10-11 | ソニー株式会社 | アクティブマトリクス型表示装置 |
JP4734529B2 (ja) * | 2003-02-24 | 2011-07-27 | 奇美電子股▲ふん▼有限公司 | 表示装置 |
US7612749B2 (en) * | 2003-03-04 | 2009-11-03 | Chi Mei Optoelectronics Corporation | Driving circuits for displays |
JP4062179B2 (ja) * | 2003-06-04 | 2008-03-19 | ソニー株式会社 | 画素回路、表示装置、および画素回路の駆動方法 |
JP4103850B2 (ja) * | 2004-06-02 | 2008-06-18 | ソニー株式会社 | 画素回路及、アクティブマトリクス装置及び表示装置 |
JP5017773B2 (ja) * | 2004-09-17 | 2012-09-05 | ソニー株式会社 | 画素回路及び表示装置とこれらの駆動方法 |
JP4923410B2 (ja) * | 2005-02-02 | 2012-04-25 | ソニー株式会社 | 画素回路及び表示装置 |
-
2009
- 2009-05-25 JP JP2009125229A patent/JP4930547B2/ja active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8902134B2 (en) | 2005-02-02 | 2014-12-02 | Sony Corporation | Pixel circuit, display and driving method thereof |
US8907875B1 (en) | 2005-02-02 | 2014-12-09 | Sony Corporation | Pixel circuit, display and driving method thereof |
JP2012088725A (ja) * | 2011-12-02 | 2012-05-10 | Sony Corp | 表示装置及び表示装置の駆動方法 |
JP2012088724A (ja) * | 2011-12-02 | 2012-05-10 | Sony Corp | 画素回路および表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2009187034A (ja) | 2009-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11170721B2 (en) | Pixel circuit and display apparatus | |
JP4923410B2 (ja) | 画素回路及び表示装置 | |
JP4923527B2 (ja) | 表示装置及びその駆動方法 | |
US7898509B2 (en) | Pixel circuit, display, and method for driving pixel circuit | |
KR101264386B1 (ko) | 화소회로 및 표시장치 | |
JP4983018B2 (ja) | 表示装置及びその駆動方法 | |
JP4501429B2 (ja) | 画素回路及び表示装置 | |
JP4929891B2 (ja) | 表示装置 | |
JP2007148128A (ja) | 画素回路 | |
JP2006133542A (ja) | 画素回路及び表示装置 | |
KR20080084730A (ko) | 화소 회로 및 표시 장치와 그 구동 방법 | |
JP2008203478A (ja) | 表示装置とその駆動方法 | |
JP2007140318A (ja) | 画素回路 | |
JP5152094B2 (ja) | 画素回路及び画素回路の駆動方法、並びに、表示装置及び表示装置の駆動方法 | |
JP2008026468A (ja) | 画像表示装置 | |
JP4918983B2 (ja) | 画素回路及び表示装置 | |
JP4930547B2 (ja) | 画素回路及び画素回路の駆動方法 | |
JP4967336B2 (ja) | 画素回路及び表示装置 | |
JP5590014B2 (ja) | 表示装置及び表示装置の駆動方法 | |
JP5099069B2 (ja) | 画素回路及び画素回路の駆動方法、並びに、表示装置及び表示装置の駆動方法 | |
JP5061530B2 (ja) | 表示装置 | |
JP2012088724A (ja) | 画素回路および表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090601 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120130 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4930547 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150224 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |