JP2005184658A - 光受信回路 - Google Patents

光受信回路 Download PDF

Info

Publication number
JP2005184658A
JP2005184658A JP2003425208A JP2003425208A JP2005184658A JP 2005184658 A JP2005184658 A JP 2005184658A JP 2003425208 A JP2003425208 A JP 2003425208A JP 2003425208 A JP2003425208 A JP 2003425208A JP 2005184658 A JP2005184658 A JP 2005184658A
Authority
JP
Japan
Prior art keywords
threshold voltage
bias
packet
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003425208A
Other languages
English (en)
Inventor
Shoichi Kan
昌一 韓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003425208A priority Critical patent/JP2005184658A/ja
Publication of JP2005184658A publication Critical patent/JP2005184658A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Optical Communication System (AREA)

Abstract

【課題】 Ethernet(登録商標)−PONシステムのようにパケット長が可変長であって、しかも無信号区間が長い場合でも、正しい閾値を生成して、正確にパケットを再生できるようにする。
【解決手段】 プリアンプ回路2により変換された電圧信号の平均電位が閾値電圧設定回路8により設定された閾値電圧と一致するように、その電圧信号にバイアス電圧を印加するバイアス回路5を設けるとともに、そのバイアス回路5がプリアンプ回路2により変換された電圧信号にバイアス電圧を印加する際に生じる電圧信号の歪み区間が、パケットのプレアンブル長より短くなるように、AC結合用コンデンサ4とバイアス回路5の時定数τを設定する。
【選択図】 図1

Description

この発明は、例えば、Ethernet(登録商標)−PON(Passive Optical Network)システムの光送信装置からバースト送信されるパケットの光信号を検出して、そのパケットを再生する光受信回路に関するものである。
従来の光受信回路は、フォトダイオードが光送信装置からバースト送信されるパケットの光信号を検出すると、プリアンプ回路がフォトダイオードにより検出された光信号を電圧信号に変換して出力するとともに、その電圧信号のピーク値を検出して出力する。
そして、ボトム値検出回路がプリアンプ回路から出力された電圧信号のボトム値を検出し、中間レベル生成回路がプリアンプ回路から出力された電圧信号のピーク値とボトム値検出回路により検出されたボトム値との中間値を求め、その中間値を閾値としてリミットアンプに出力する。
リミットアンプは、プリアンプ回路から出力された電圧信号と中間レベル生成回路から出力された閾値を比較し、その比較結果を示す信号(パケットの再生信号)を出力端子に出力する(例えば、特許文献1参照)。
特開平10−13361号公報(段落番号[0016]から[0017]、図1)
従来の光受信回路は以上のように構成されているので、パケットのパケット長が一定であって、無信号区間が短ければ、閾値を正確に生成することができる。しかし、Ethernet(登録商標)−PONシステムのようにパケット長が可変長であって、しかも無信号区間が長い場合、電圧信号のピーク値やボトム値を保持する中間レベル生成回路やボトム値検出回路のコンデンサが放電してしまうため、電圧信号のピーク値やボトム値を保持することができなくなって、正しい閾値を生成することができなくなり、正確にパケットを再生することができなくなる課題があった。
この発明は上記のような課題を解決するためになされたもので、Ethernet(登録商標)−PONシステムのようにパケット長が可変長であって、しかも無信号区間が長い場合でも、正しい閾値を生成して、正確にパケットを再生することができる光受信回路を得ることを目的とする。
この発明に係る光受信回路は、光電変換手段により変換された電気信号の平均電位が閾値電圧設定手段により設定された閾値電圧と一致するように、その電気信号にバイアス電圧を印加するバイアス手段を設けるとともに、そのバイアス手段がバイアス電圧を印加する際に生じる電気信号の歪み区間が、そのパケットのプレアンブル長より短くなるように、そのバイアス手段の時定数を設定するようにしたものである。
この発明によれば、光電変換手段により変換された電気信号の平均電位が閾値電圧設定手段により設定された閾値電圧と一致するように、その電気信号にバイアス電圧を印加するバイアス手段を設けるとともに、そのバイアス手段がバイアス電圧を印加する際に生じる電気信号の歪み区間が、そのパケットのプレアンブル長より短くなるように、そのバイアス手段の時定数を設定するように構成したので、Ethernet(登録商標)−PONシステムのようにパケット長が可変長であって、しかも無信号区間が長い場合でも、正しい閾値を生成して、正確にパケットを再生することができる効果がある。
実施の形態1.
図1はこの発明の実施の形態1による光受信回路を示す構成図であり、図において、フォトダイオード1は例えばEthernet(登録商標)−PONシステムの光送信装置からバースト送信されるパケットの光信号を検出する。プリアンプ回路2はフォトダイオード1により検出されたパケットの光信号を電圧信号(電気信号)に変換して出力する。なお、フォトダイオード1及びプリアンプ回路2から光電変換手段が構成されている。
振幅等化回路3はプリアンプ回路2により変換された電圧信号からパケットを再生し、その再生信号を出力する。
AC結合用コンデンサ4はバイアス回路5と共にバイアス手段を構成しており、定常状態において、パケットのデューティー比が50%になるように機能する。
バイアス回路5はバイアス抵抗6,7から構成され、プリアンプ回路2により変換された電圧信号の平均電位が閾値電圧設定回路8により設定された閾値電圧と一致するように、その電圧信号にバイアス電圧を印加する。
なお、AC結合用コンデンサ4の容量値と、バイアス回路5のバイアス抵抗6,7の合成抵抗値とからなる時定数τは、バイアス電圧を印加する際に生じる電圧信号の歪み区間が、パケットのプレアンブル長より短くなるように設定される。
閾値電圧設定回路8はバイアス抵抗9,10から構成され、閾値電圧を設定する閾値電圧設定手段を構成している。
リミッタアンプ11はバイアス回路5によりバイアス電圧が印加された電圧信号と閾値電圧設定回路8により設定された閾値電圧を比較して、その比較結果を示す信号を再生信号として出力する比較手段を構成している。
次に動作について説明する。
まず、フォトダイオード1は、例えば、Ethernet(登録商標)−PONシステムの光送信装置からバースト送信されるパケットの光信号を検出する。
なお、Ethernet(登録商標)−PONシステムにおけるパケットは、図2(a)に示すように、プレアンブルと制御信号が含まれているPONオーバーヘッドが比較的長く、PONオーバーヘッドの後ろにペイロードが付加されている。
プリアンプ回路2は、フォトダイオード1がパケットの光信号を検出すると、そのパケットの光信号を電圧信号に変換して出力する。
プリアンプ回路2から出力された電圧信号が振幅等化回路3に入力されると、その電圧信号は、振幅等化回路3のAC結合用コンデンサ4とバイアス回路5によりバイアス電圧が印加され、その電圧信号の平均電位が閾値電圧設定回路8により設定された閾値電圧と一致するようになるが、その際、AC結合用コンデンサ4の容量値と、バイアス回路5のバイアス抵抗6,7の合成抵抗値とからなる時定数τによって、図2(b)に示すような波形歪みが生じる。
図2(b)の例では、電圧信号の歪み区間がパケットのプレアンブル長より短いため、パケットのプレアンブルの一部は歪んでいるが、パケットの制御信号とペイロードには歪みが生じていない。
図2(b)の例のように、パケットの制御信号とペイロードに歪みが生じていなければ、パケットのバースト受信が可能であるので、この実施の形態1では、パケットのプレアンブル長を考慮して時定数τを設定するようにしている。
例えば、100MbpsのEthernet(登録商標)−PONシステムでは、4B/5Bの符号変換を実施するので、光伝送速度は125Mbpsとなり、同符号連続耐力は5bit、即ち、5bit/125Mbps=40ns以上が必要となる。
同符号連続後のデューティー比歪みを例えば10%以内に抑える場合、時定数τは次のように算出することができる。
τ=−t/log(Vt=40/Vo)
=−40/(−0.105)
≒380ns
ただし、Voは初期電圧値、Vt=40はt=40ns後の電圧値である。
一方、時定数τが380nsのとき、プレアンブルの波形歪みが10%以下になる時間tは次のようになる。
t=τ×log(1−Vα=10/Vo)
=380×2.3
≒880ns
ただし、Vα=10はプレアンブルの信号歪みが10%以下になる時の電圧値である。
このようにプレアンブルの波形歪みが10%以下になる時間tが880ns(=110bitに相当)であれば、プレアンブルの歪み区間を110bit以下に抑えられれば、信号の歪みを10%以下で再生することができる。
因みに、AC結合用コンデンサ4の容量値Cを180pF、バイアス回路5のバイアス抵抗6,7の抵抗値Rを4.3KΩに設定すると、時定数τは387nsになる。
リミッタアンプ11は、上記のようにして、バイアス回路5がプリアンプ回路2により変換された電圧信号にバイアス電圧を印加すると、その電圧信号と閾値電圧設定回路8により設定された閾値電圧を比較して、その比較結果を示す信号を再生信号として出力端子DOUTに出力する。
以上で明らかなように、この実施の形態1によれば、プリアンプ回路2により変換された電圧信号の平均電位が閾値電圧設定回路8により設定された閾値電圧と一致するように、その電圧信号にバイアス電圧を印加するバイアス回路5を設けるとともに、そのバイアス回路5がプリアンプ回路2により変換された電圧信号にバイアス電圧を印加する際に生じる電圧信号の歪み区間が、パケットのプレアンブル長より短くなるように、AC結合用コンデンサ4とバイアス回路5の時定数τを設定するように構成したので、Ethernet(登録商標)−PONシステムのようにパケット長が可変長であって、しかも無信号区間が長い場合でも、正しい閾値を生成して、正確にパケットを再生することができる効果を奏する。
実施の形態2.
図3はこの発明の実施の形態2による光受信回路を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
スイッチング回路12は抵抗13とトランジスタ14から構成され、パケットの光信号が検出されていない区間では、パケットの光信号が検出されている区間よりも閾値電圧を下げる閾値電圧設定手段を構成している。
上記実施の形態1では、閾値電圧設定回路8がバイアス抵抗9,10の抵抗値から決定される固定の閾値電圧をリミッタアンプ11に出力するものについて示したが、パケットの光信号の検出の有無に応じて、その閾値電圧を変更するようにしてもよい。
即ち、スイッチング回路12のトランジスタ14は、パケットの光信号が検出されたことを示す制御信号を受けているときはオフになり、閾値電圧設定回路8から出力される閾値電圧をそのままリミッタアンプ11に出力させる。
しかし、スイッチング回路12のトランジスタ14は、パケットの光信号が検出されていないことを示す制御信号を受けているときはオンになり、閾値電圧設定回路8から出力される閾値電圧を下げてリミッタアンプ11に出力させる。トランジスタ14がオンになると、抵抗13に電流が流れるので、その電流分だけ閾値電圧が低下する。
以上で明らかなように、この実施の形態2によれば、パケットの光信号が検出されていない区間では、パケットの光信号が検出されている区間よりも閾値電圧を下げるように構成したので、パケットの光信号が検出されていないときに、リミッタアンプ11から出力される不要な雑音を低減することができる効果を奏する。
実施の形態3.
図4はこの発明の実施の形態3による光受信回路を示す構成図であり、図において、図3と同一符号は同一または相当部分を示すので説明を省略する。
ロジック回路15はリミッタアンプ11から出力される再生信号を監視して、パケットの光信号の検出の有無を判定し、その判定結果を示す制御信号をトランジスタ14のベースに出力する。なお、ロジック回路15は閾値電圧設定手段を構成している。
上記実施の形態2では、スイッチング回路12のトランジスタ14が、パケットの光信号が検出されたことを示す制御信号を受けているときはオフになり、パケットの光信号が検出されていないことを示す制御信号を受けているときはオンになるものについて示したが、ロジック回路15がリミッタアンプ11から出力される再生信号を監視して、パケットの光信号の検出の有無を判定し、その判定結果を示す制御信号をトランジスタ14のベースに出力するようにしてもよい。
ロジック回路15は、例えば、リミッタアンプ11から出力される再生信号の信号レベルが一定期間以上、所定レベル以下である場合には、パケットの光信号が検出されていないと判断する。
あるいは、リミッタアンプ11から出力される再生信号のIDLEパターンと、予め用意されているパケット終了IDLEパターンとを比較して、両者が一致している場合には、パケットが終了であり、一定時間後はパケットの光信号が検出されていないと判断する。
スイッチング回路12のトランジスタ14は、ロジック回路15からパケットの光信号が検出されていることを示す制御信号を受けているときはオフになり、閾値電圧設定回路8から出力される閾値電圧をそのままリミッタアンプ11に出力させる。
一方、ロジック回路15からパケットの光信号が検出されていないことを示す制御信号を受けているときはオンになり、閾値電圧設定回路8から出力される閾値電圧を下げてリミッタアンプ11に出力させる。
これにより、この実施の形態3の場合も、上記実施の形態2と同様に、パケットの光信号が検出されていないときに、リミッタアンプ11から出力される不要な雑音を低減することができる効果を奏する。
この発明の実施の形態1による光受信回路を示す構成図である。 パケットの歪みを示す説明図である。 この発明の実施の形態2による光受信回路を示す構成図である。 この発明の実施の形態3による光受信回路を示す構成図である。
符号の説明
1 フォトダイオード(光電変換手段)、2 プリアンプ回路(光電変換手段)、3 振幅等化回路、4 AC結合用コンデンサ(バイアス手段)、5 バイアス回路(バイアス手段)、6,7 バイアス抵抗、8 閾値電圧設定回路(閾値電圧設定手段)、9,10 バイアス抵抗、11 リミッタアンプ(比較手段)、12 スイッチング回路(閾値電圧設定手段)、13 抵抗、14 トランジスタ、15 ロジック回路(閾値電圧設定手段)。

Claims (4)

  1. バースト送信されるパケットの光信号を検出し、その光信号を電気信号に変換する光電変換手段と、閾値電圧を設定する閾値電圧設定手段と、上記光電変換手段により変換された電気信号の平均電位が上記閾値電圧設定手段により設定された閾値電圧と一致するように、その電気信号にバイアス電圧を印加するバイアス手段と、上記バイアス手段によりバイアス電圧が印加された電気信号と上記閾値電圧設定手段により設定された閾値電圧を比較して、その比較結果を出力する比較手段とを備えた光受信回路において、上記バイアス手段がバイアス電圧を印加する際に生じる電気信号の歪み区間が、そのパケットのプレアンブル長より短くなるように、上記バイアス手段の時定数を設定していることを特徴とする光受信回路。
  2. バイアス手段がコンデンサとバイアス抵抗から構成されていることを特徴とする請求項1記載の光受信回路。
  3. 閾値電圧設定手段は、パケットの光信号が検出されていない区間では、パケットの光信号が検出されている区間よりも閾値電圧を下げることを特徴とする請求項1記載の光受信回路。
  4. 閾値電圧設定手段は、比較手段から出力された比較結果を参照して、パケットの光信号の検出の有無を判定することを特徴とする請求項3記載の光受信回路。
JP2003425208A 2003-12-22 2003-12-22 光受信回路 Pending JP2005184658A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003425208A JP2005184658A (ja) 2003-12-22 2003-12-22 光受信回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003425208A JP2005184658A (ja) 2003-12-22 2003-12-22 光受信回路

Publications (1)

Publication Number Publication Date
JP2005184658A true JP2005184658A (ja) 2005-07-07

Family

ID=34785166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003425208A Pending JP2005184658A (ja) 2003-12-22 2003-12-22 光受信回路

Country Status (1)

Country Link
JP (1) JP2005184658A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010157911A (ja) * 2008-12-26 2010-07-15 Mitsubishi Electric Corp 光受信器
JP2011090562A (ja) * 2009-10-23 2011-05-06 Nippon Telegr & Teleph Corp <Ntt> 平均値検出回路およびトランスインピーダンスアンプ
US9628194B2 (en) 2014-06-05 2017-04-18 Mitsubishi Electric Corporation Burst-signal reception circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010157911A (ja) * 2008-12-26 2010-07-15 Mitsubishi Electric Corp 光受信器
JP2011090562A (ja) * 2009-10-23 2011-05-06 Nippon Telegr & Teleph Corp <Ntt> 平均値検出回路およびトランスインピーダンスアンプ
US9628194B2 (en) 2014-06-05 2017-04-18 Mitsubishi Electric Corporation Burst-signal reception circuit

Similar Documents

Publication Publication Date Title
US7920798B2 (en) PON burst mode receiver with fast decision threshold setting
JP4763799B2 (ja) バーストモード光受信器におけるデジタル自動利得制御装置および方法
JP4833124B2 (ja) トランスインピーダンスアンプ及びトランスインピーダンスアンプの制御方法
EP2047610B1 (en) Feedback impedance control for driving a signal
JP5305932B2 (ja) 前置増幅器
KR102332993B1 (ko) 고속 신호 세기 검출기 및 이를 이용한 버스트 모드 트랜스 임피던스 증폭기
US8144813B2 (en) Receiving method and receiving circuit
JP5864025B2 (ja) バースト光受信器、バースト光受信器のapdのバイアス電圧制御方法
EP1355464A2 (en) DC removal in an optical receiver
US8433206B2 (en) Burst-mode optical receiver and timing control method
EP1791275B1 (en) Burst mode optical receiver
JP2000174827A (ja) 光受信回路及び当該回路を用いた光モジュール
KR100841605B1 (ko) 신호증폭회로 및 광수신기
JPH0818429A (ja) 光受信機
JP2009044228A (ja) 光受信回路
JP2005184658A (ja) 光受信回路
JP2000315923A (ja) バースト光受信回路
US20040145419A1 (en) Circuit and method for switching gains of preamplifier
JP2962218B2 (ja) ディジタル光受信回路
KR100601048B1 (ko) 버스트 모드 패킷의 수신기 및 그 패킷의 수신 방법
JP3568680B2 (ja) 自動しきい値制御回路及び光受信装置
JP2000201113A (ja) バ―スト光信号の受信方法及びその装置
WO2015053165A1 (ja) リミッタアンプ回路及びドライバ回路
JP3927352B2 (ja) バースト受信装置
US9166702B2 (en) Signal level detect circuit with reduced loss-of-signal assertion delay

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060601

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080729

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090120