JP2022045499A

JP2022045499A - 電流検出回路、スイッチ回路

Info

Publication number: JP2022045499A
Application number: JP2020151117A
Authority: JP
Inventors: 陽一高野; Yoichi Takano; 康平櫻井; Kohei Sakurai
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2020-09-09
Filing date: 2020-09-09
Publication date: 2022-03-22
Also published as: US11892481B2; US20220074973A1; CN114236219A

Abstract

【課題】電流検出の精度を向上させることを目的としている。【解決手段】入力側が電源端子に接続された、第１のスイッチ素子及び第２のスイッチ素子と、前記第１のスイッチ素子と直列に接続され、その出力側が出力端子に接続された第３のスイッチ素子と、前記第１のスイッチ素子の出力電圧と、前記第２のスイッチ素子の出力電圧の差分を検出し、前記出力端子から出力される出力電流の検出に用いる相対電流を出力する電流アンプとを有し、前記第１のスイッチ素子の制御部と前記第２のスイッチ素子の制御部とが接続され、前記第１のスイッチ素子と、前記第２のスイッチ素子の抵抗比が１：ｎである。【選択図】図２

Description

本発明は、電流検出回路、スイッチ回路に関する。

従来から、電源と負荷との間に接続されるハイサイドスイッチ回路が知られている。図５は、従来のハイサイドスイッチ回路の一例を示す図である。図５に示すハイサイドスイッチ回路１は、トランジスタＭ１、Ｍ２、ロジック回路２、電流検出アンプ３を有する。

トランジスタＭ１、Ｍ２は、ＰＭＯＳトランジスタであり、ＶＤＤ端子とＯＵＴ端子との間に直列に接続されている。ハイサイドスイッチ回路１は、ロジック回路２によってトランジスタＭ１、Ｍ２がオンされると、ＶＤＤ端子から供給される電流を、ＯＵＴ端子から出力する。ＯＵＴ端子から出力される電流は、ハイサイドスイッチ回路１の出力電流として、後段の負荷に供給される。

トランジスタＭ１、Ｍ２のバックゲートは、トランジスタＭ１とトランジスタＭ２との接続点に接続されており、それぞれの寄生ダイオードＤ１、Ｄ２はカソード同士が対面している。このため、ハイサイドスイッチ回路１は、天絡等によってＯＵＴ端子の電位がＶＤＤ端子の電位よりも高くなった場合に、トランジスタＭ１の寄生ダイオードＤ１によって電流の逆流が防止される。

ロジック回路２は、ＣＥ端子から入力される信号に基づき、トランジスタＭ１、Ｍ２のオンとオフを制御する。電流検出アンプ３は、トランジスタＭ１のソース－ドレイン間の電流を検出する。そして、電流検出アンプ３は、検出した電流を、ＯＵＴ端子から出力される出力電流を検出するための検出用電流として、Ｉ＿ＯＵＴ端子から出力する。

ハイサイドスイッチ回路１では、このように出力電流を検出することで、ＯＵＴ端子と、ＯＵＴ端子の後段の負荷との接続を検知させる。

特開２００２－９１５８４号公報特開２００６－５０７２４号公報

上述した従来のハイサイドスイッチ回路では、トランジスタのオン抵抗にバラつき、電圧依存性、温度依存性等があるため、検出用電流を精度良く検出することが難しい。このため、従来のハイサイドスイッチ回路では、出力電流を精度良く検出することが困難である。

開示の技術は、上記事情に鑑みてなされたものであり、電流検出の精度を向上させることを目的としている。

開示の技術は、
入力側が電源端子（ＶＤＤ）に接続された、第１のスイッチ素子（Ｍ２１）及び第２のスイッチ素子（Ｍ３１）と、
前記第１のスイッチ素子と直列に接続され、その出力側が出力端子（Ｖｏｕｔ）に接続された第３のスイッチ素子（Ｍ１１）と、
前記第１のスイッチ素子（Ｍ２１）の出力電圧と、前記第２のスイッチ素子（Ｍ３１）の出力電圧の差分を検出し、前記出力端子から出力される出力電流の検出に用いる相対電流を出力する電流アンプ（１１１）とを有し、
前記第１のスイッチ素子（Ｍ２１）の制御部と前記第２のスイッチ素子（Ｍ３１）の制御部とが接続され、
前記第１のスイッチ素子（Ｍ２１）と、前記第２のスイッチ素子（Ｍ３１）の抵抗比が１：ｎである、電流検出回路である。

また、開示の技術は、
入力側が電源端子（ＶＤＤ）に接続された第１のスイッチ素子（Ｍ２１）と、第２のスイッチ素子（Ｍ３１）と、
前記第１のスイッチ素子（Ｍ２１）と直列に接続され、その出力側が出力端子（Ｖｏｕｔ）に接続された第３のスイッチ素子（Ｍ１１）と、
前記第２のスイッチ素子（Ｍ３１）と直列に接続された第４のスイッチ素子（Ｍ６１）と、
前記第３のスイッチ素子（Ｍ１１）の出力電圧と、前記第４のスイッチ素子（Ｍ６１）の出力電圧の差分を検出し、前記出力端子から出力される出力電流の検出に用いる相対電流を流す電流アンプ（１１１）とを有し、
前記第１のスイッチ素子（Ｍ２１）の制御部と前記第２のスイッチ素子（Ｍ３１）の制御部とが接続され、
前記第３のスイッチ素子（Ｍ１１）の制御部と前記第４のスイッチ素子（Ｍ６１）の制御部とが接続され、
前記第１のスイッチ素子（Ｍ２１）と、前記第２のスイッチ素子（Ｍ３１）の抵抗比が１：ｎであり、
前記第３のスイッチ素子（Ｍ１１）と、前記第４のスイッチ素子（Ｍ６１）の抵抗比が１：ｍである、電流検出回路である。

電流検出の精度を向上させることができる。

第一の実施形態のスイッチ回路の利用シーンを説明する図である。第一の実施形態のスイッチ回路を示す図である。スイッチ回路の動作時における出力電流と相対電流の変化を示す図である。第二の実施形態のスイッチ回路を示す図である。従来のハイサイドスイッチ回路の一例を示す図である。

（第一の実施形態）
以下に、図面を参照して第一の実施形態について説明する。図１は、第一の実施形態のスイッチ回路の利用シーンを説明する図である。

本実施形態のスイッチ回路１００は、電源２０と、負荷３０との間に接続される電子機器１０に内蔵されるハイサイドスイッチ回路である。

電子機器１０は、例えば、カーナビゲーションシステム等の車載用の電子機器である。電源２０は、例えば、ＤＣ電源やバッテリ等であり、負荷３０は、例えば、電子機器１０と接続されるＧＰＳ（Global Positioning System）アンテナ、ラジオ、テレビ、車載用のカメラ等である。

本実施形態のスイッチ回路１００は、電源２０から供給される電流を負荷３０に供給する。また、本実施形態のスイッチ回路１００は、電源２０から負荷３０に供給される電流値を検出し、検出された電流値に基づき、電子機器１０と負荷３０との接続または遮断を検知する。さらに、スイッチ回路１００は、負荷３０から電源３０への電流の逆流を防止する。

図２は、第一の実施形態のスイッチ回路を示す図である。本実施形態のスイッチ回路１００は、電流検出回路１１０、バイアス回路１２０、ロジック回路１３０、カレントリミット回路１４０、コンパレータ（比較回路）１５０、トランジスタＭ１１（第３のスイッチ素子、トランジスタＭ５１、ＶＤＤ端子（電源端子）、ＣＥ端子、ＧＮＤ端子、Ｖｏｕｔ端子（出力端子）、Ｖｓ端子、Ｅｒｒ端子を有する。

スイッチ回路１００において、ＶＤＤ端子は、電源２０と接続される。Ｖｏｕｔ端子は、スイッチ回路１００を含む電子機器１０の後段の負荷３０と接続される。ＣＥ端子は、スイッチ回路１００の上位回路等に接続されて、各種の制御信号が入力される。ＧＮＤ端子は、接地される。

Ｖｓ端子は、抵抗Ｒｓを介して接地される。抵抗Ｒｓは、スイッチ回路１００から出力される出力電流Ｉｏｕｔの相対電流Ｉｏｕｔ′を検出するための抵抗であり、抵抗値は可変であってよい。言い換えれば、抵抗Ｒｓは、電流電圧変換素子である。

相対電流Ｉｏｕｔ′は、出力電流Ｉｏｕｔを検出するために用いられる電流である。相対電流Ｉｏｕｔ′と電流Ｉｏｕｔの関係は後述する。

Ｅｒｒ端子は、スイッチ回路１００の上位回路であるＣＰＵ（Central Processing Unit）等に接続される。また、Ｅｒｒ端子は、電流検出回路１１０による検出結果に応じて、出力電流Ｉｏｕｔが閾値となったことを示すエラー信号を上位回路に出力する。

電流検出回路１１０は、電流アンプ１１１、トランジスタＭ２１（第１のスイッチ素子）、トランジスタＭ３１（第２のスイッチ素子）を有する。電流アンプ１１１は、トランジスタＭ４１、アンプ１１２を有する。本実施形態のスイッチ回路１００の有する各トランジスタは、ＭＯＳトランジスタ（スイッチ素子）である。

電流検出回路１１０において、トランジスタＭ２１とトランジスタＭ３１は、入力側がＶＤＤ端子に接続され、トランジスタＭ２１の制御部であるゲートと、トランジスタＭ３１の制御部であるゲートとが接続されており、トランジスタＭ２１とトランジスタＭ３１は、同期してオン／オフする。

また、本実施形態のトランジスタＭ３１は、トランジスタＭ２１と同構造のトランジスタであり、トランジスタＭ２１を１／ｎに縮小したものである。

トランジスタＭ２１の出力側は、トランジスタＭ１１の入力側と接続されている。以下の説明では、トランジスタＭ２１の出力側と、トランジスタＭ１１の入力側との接続点を、接続点Ｐａと呼び、接続点Ｐａの電圧を電圧Ｖａと呼ぶ。

また、トランジスタＭ２１、Ｍ１１のバックゲートは、トランジスタＭ２１とトランジスタＭ１１との接続点Ｐａに接続されており、トランジスタＭ２１と並列に、ＶＤＤ端子に対して逆方向に接続された寄生ダイオードが存在する。また、トランジスタＭ１１と並列に、ＶＤＤ端子に対して順方向に接続された寄生ダイオードが存在する。トランジスタＭ２１の寄生ダイオードと、トランジスタＭ１１の寄生ダイオードとは、カソード同士が対面している。したがって、スイッチ回路１００では、天絡等によってＶｏｕｔ端子の電位がＶＤＤ端子の電位よりも高くなった場合に、トランジスタＭ２１の寄生ダイオードによって電流の逆流が防止される。

トランジスタＭ２１の入力側は、ＶＤＤ端子と、トランジスタＭ３１の入力側と、バイアス回路１２０と、に接続されている。また、トランジスタＭ１１の出力側は、Ｖｏｕｔ端子と接続されている。

トランジスタＭ３１の出力側は、トランジスタＭ４１の入力側と接続されている。以下の説明では、トランジスタＭ３１の出力側と、トランジスタＭ４１の入力側との接続点を、接続点Ｐｂと呼び、接続点Ｐｂの電圧を電圧Ｖｂと呼ぶ。

また、トランジスタＭ３１、Ｍ４１のバックゲートは、接続点Ｐｂに接続されており、トランジスタＭ３１と並列に、ＶＤＤ端子に対して逆方向に接続された寄生ダイオードが存在する。また、トランジスタＭ４１と並列に、ＶＤＤ端子に対して順方向に接続された寄生ダイオードが存在する。トランジスタＭ３１の寄生ダイオードと、トランジスタＭ４１の寄生ダイオードとは、カソード同士が対面している。したがって、スイッチ回路１００では、天絡等によってＶｓ端子の電位がＶＤＤ端子の電位よりも高くなった場合に、トランジスタＭ３１の寄生ダイオードによって、Ｖｓ端子からＶＤＤ端子への電流の逆流が防止される。

つまり、本実施形態のトランジスタＭ２１の寄生ダイオードと、トランジスタＭ３１の寄生ダイオードは、逆流防止素子である。

電流アンプ１１１において、アンプ１１２は、非反転入力端子が接続点Ｐａと接続され、反転入力端子が接続点Ｐｂと接続されており、出力端子は、トランジスタＭ４１のゲートと接続されている。電流アンプ１１１は、トランジスタＭ２１の出力電圧と、トランジスタＭ３１の出力電圧の差分を検出して、相対電流Ｉｏｕｔ′を流す。言い換えれば、電流アンプ１１１は、トランジスタＭ２１のオン抵抗と、トランジスタＭ３１のオン抵抗の差分に応じた相対電流Ｉｏｕｔ′を出力する。

トランジスタＭ４１の出力側は、コンパレータ１５０の非反転入力端子と、Ｖｓ端子とに接続されている。コンパレータ１５０の反転入力端子は、基準電圧Ｖｒｅｆと接続されている。コンパレータ１５０の出力端子は、トランジスタＭ５１と接続されている。トランジスタＭ５１は、接地とＥｒｒ端子との間に接続されている。

バイアス回路１２０は、ＶＤＤ端子、ＣＥ端子、ロジック回路１３０と接続されている。バイアス回路１２０は、ＣＥ端子から入力される制御信号に基づき、ＶＤＤ端子から供給される電源電圧から、ロジック回路１３０へ供給するバイアスを生成し、ロジック回路１３０にバイアスを供給する。また、バイアス回路１２０は、ＣＥ端子から入力される制御信号をロジック回路１３０へ出力する。尚、図２では示していないが、バイアス回路１２０は、スイッチ回路１００におけるロジック回路１３０以外の回路に対しても、バイアスを供給する。

ロジック回路１３０は、バイアス回路１２０と、トランジスタＭ１１のゲートと、トランジスタＭ２１のゲートと、トランジスタＭ３１のゲートと、カレントリミット回路１４０と、に接続されている。

ロジック回路１３０は、バイアス回路１２０から入力される信号に応じて、トランジスタＭ１１、Ｍ２１、Ｍ３１のそれぞれのゲートに、ハイレベル（以下、Ｈレベル）、又は、ローレベル（以下、Ｌレベル）の信号を出力し、トランジスタＭ１１、Ｍ２１、Ｍ３１のオン／オフを制御する。したがって、トランジスタＭ１１、Ｍ２１、Ｍ３１のそれぞれのゲートは、ＶＤＤ端子からの出力電流Ｉｏｕｔの出力を制御する制御部と言える。

カレントリミット回路１４０は、ロジック回路１３０から出力される信号に応じて、電流Ｉｏｕｔの値が、負荷３０に応じて決められた上限値を超えないように、電流値を制限する。

次に、本実施形態の相対電流Ｉｏｕｔ′と出力電流Ｉｏｕｔとの関係について説明する。本実施形態では、トランジスタＭ３１は、トランジスタＭ２１を１／ｎに縮小したものである。また、電流アンプ１１１では、帰還動作により、電圧Ｖａ＝電圧Ｖｂとなる。

したがって、相対電流Ｉｏｕｔ′と出力電流Ｉｏｕｔとの関係は、以下のように示される。尚、Ｒ２１は、トランジスタＭ２１のオン抵抗であり、Ｒ３１は、トランジスタＭ３１のオン抵抗である。

Ｉｏｕｔ×Ｒ２１＝Ｉｏｕｔ′×Ｒ３１
Ｉｏｕｔ′＝（Ｒ２１／Ｒ３１）×Ｉｏｕｔ式（１）
ここで、トランジスタＭ３１は、トランジスタＭ２１を１／ｎに縮小したものであるから、式（１）は、以下の式（２）のようになる。

Ｒ２１＝Ｒ３１×ｎ
Ｉｏｕｔ′＝（１／ｎ）×Ｉｏｕｔ式（２）
したがって、本実施形態では、出力電流Ｉｏｕｔの値を、相対電流Ｉｏｕｔ′として、トランジスタＭ２１とトランジスタＭ３１との相対比と、から検出することができ、各トランジスタのバラつき、電圧依存性、温度特性を無視することができる。

このため、本実施形態によれば、負荷３０側からの電流の逆流を防止しつつ、相対電流Ｉｏｕｔ′を用いた出力電流Ｉｏｕｔの検出精度を向上させることができる。

次に、本実施形態のスイッチ回路１００の動作について説明する。本実施形態の１００では、ロジック回路１３０によってトランジスタＭ１１、トランジスタＭ２１、トランジスタＭ３１がオンの状態とされると、ＶＤＤ端子とＶｏｕｔ端子とが導通される。そして、スイッチ回路１００では、電源電圧Ｖｉｎと対応した出力電流ＩｏｕｔがＶｏｕｔ端子から出力される。

また、スイッチ回路１００では、電源電圧Ｖｉｎと対応した相対電流Ｉｏｕｔ′がＶｓ端子から出力される。

ここで、本実施形態のスイッチ回路１００では、相対電流Ｉｏｕｔ′の値に基づき、出力電流Ｉｏｕｔの値が閾値以下となった場合に、これを検知し、エラー信号を上位回路へ出力する。出力電流Ｉｏｕｔの値が閾値以下となる場合とは、例えば、Ｖｏｕｔ端子と負荷３０との接続が遮断された場合等である。言い換えれば、出力電流Ｉｏｕｔの値が閾値以下となる場合とは、電源２０と負荷３０との接続が遮断された場合等である。

本実施形態において、出力電流Ｉｏｕｔの値が小さくなると、相対電流Ｉｏｕｔ′の値も小さくなる。本実施形態では、コンパレータ１５０によって、Ｖｓ端子の電圧と、基準電圧Ｖｒｅｆとを比較した結果を、トランジスタＭ５１のゲートに出力する。

Ｖｓ端子の電圧は、相対電流Ｉｏｕｔ′と、抵抗Ｒｓとに基づき決まる。コンパレータ１５０は、Ｖｓ端子の電圧が、基準電圧Ｖｒｅｆよりも高い場合、Ｈレベルの信号をトランジスタＭ５１のゲートに出力する。この場合、トランジスタＭ５１はオフの状態であるため、Ｅｒｒ端子からは信号は出力されない。

また、コンパレータ１５０は、相対電流Ｉｏｕｔ′の値が小さくなり、Ｖｓ端子の電圧が、基準電圧Ｖｒｅｆよりも低くなると、Ｌレベルの信号をトランジスタＭ５１のゲート
出力する。この場合、トランジスタＭ５１は、オンの状態となり、Ｅｒｒ端子から、上位回路に対して、エラー信号を出力する。

本実施形態では、出力電流Ｉｏｕｔの検出精度を向上させることができるため、出力電流Ｉｏｕｔが閾値以下であるか否かの判定の精度も向上させることができる。したがって、本実施形態では、電源２０と負荷３０との接続が遮断されたか否かを検知する精度を向上させることができる。

尚、Ｖｓ端子の電圧を基準電圧Ｖｒｅｆと比較してＥｒｒ端子からエラー信号を出力する際の論理は、上述した実施例に限定されることなく、適宜設定することができる。

図３は、スイッチ回路の動作時における出力電流Ｉｏｕｔと相対電流Ｉｏｕｔ′の変化を示す図である。

図３（Ａ）に示すグラフ３１と、図３（Ｂ）に示すグラフ３２とのそれぞれの縦軸は電源電圧Ｖｉｎであり、横軸は出力電流Ｉｏｕｔである。

グラフ３１に示す直線３１１は、接続点Ｐａ、Ｐｂの電圧Ｖａ、Ｖｂを示し、直線３１２は、Ｖｏｕｔ端子の出力電圧Ｖｏｕｔを示す。グラフ３２に示す直線３２１は、Ｖｓ端子の電圧Ｖｓを示す。

グラフ３１の直線３１１、３１２から、電圧Ｖａ、Ｖｂと出力電圧Ｖｏｕｔのそれぞれは、出力電流Ｉｏｕｔが大きくなるほど、トランジスタＭ２１のオン抵抗とトランジスタＭ１１のオン抵抗の影響を受けて降下することがわかる。

また、グラフ３２の直線３２１から、電圧Ｖｓは、出力電流Ｉｏｕｔが大きくなるほど、大きくなることがわかる。これは、出力電流Ｉｏｕｔが大きくなると、相対電流Ｉｏｕｔ′も大きくなるためである。

以上のように、本実施形態によれば、相対電流Ｉｏｕｔ′を用いた出力電流Ｉｏｕｔの検出精度を向上させることができる。

また、本実施形態では、トランジスタＭ３１とトランジスタＭ４１のサイズを縮小することができ、スイッチ回路１００のチップ面積を縮小することができる。

また、本実施形態では、ＶＤＤ端子と負荷との接続の遮断を検知する際の閾値となる電流値を、抵抗Ｒｓに応じて変更することができる。したがって、本実施形態では、Ａ／Ｄコンバータ等を使用せずに、スイッチ回路１００のみで、出力電流Ｉｏｕｔの閾値を変更することができる。

また、本実施形態では、ＶＤＤ端子と負荷との接続の遮断を判定する際に、相対電流Ｉｏｕｔ′を外付けの抵抗Ｒｓによって電圧に変換し、コンパレータ１５０を用いて判定するため、判定の精度を高めることができる。

（第二の実施形態）
以下に図面を参照して、第二の実施形態について説明する。第二の実施形態では、相対電流Ｉｏｕｔ′を２つのトランジスタを用いて生成する点が、第一の実施形態と相違する。よって、以下の第二の実施形態の説明では、第一の実施形態との相違点について説明し、第一の実施形態の同様の機能構成を有するものには、第一の実施形態の説明で用いた符号を付与し、その説明を省略する。

図４は、第二の実施形態のスイッチ回路を示す図である。本実施形態のスイッチ回路１００Ａは、電流検出回路１１０Ａ、バイアス回路１２０、ロジック回路１３０、カレントリミット回路１４０、コンパレータ１５０、トランジスタＭ５１、ＶＤＤ端子、ＣＥ端子、ＧＮＤ端子、Ｖｏｕｔ端子、Ｖｓ端子、Ｅｒｒ端子を有する。

本実施形態の電流検出回路１１０Ａは、電流アンプ１１１、トランジスタＭ１１、Ｍ２１、Ｍ３１、Ｍ６１を含む。本実施形態のトランジスタＭ６１（第４のスイッチ素子）は、トランジスタＭ１１と同構造であり、１／ｍに縮小したトランジスタである。また、トランジスタＭ６１に並列にＶＤＤ端子に対して順方向に接続された寄生ダイオードが存在する。

つまり、本実施形態の電流検出回路１１０Ａは、トランジスタＭ１１とトランジスタＭ１１を１／ｍに縮小したトランジスタＭ６１とを含む。トランジスタＭ６１の制御部であるゲートは、トランジスタＭ１１の制御部であるゲートと接続されており、トランジスタＭ１１とトランジスタＭ６１は、同期してオン／オフする。ロジック回路１３０は、トランジスタＭ１１、Ｍ２１、Ｍ３１、Ｍ６１のそれぞれのゲートに、Ｈレベル、又は、Ｌレベルの信号を出力し、トランジスタＭ１１、Ｍ２１、Ｍ３１、Ｍ６１のオン／オフを制御する。

また、トランジスタＭ６１の入力側は、トランジスタＭ３１の出力側と接続されており、トランジスタＭ６１の出力側が、トランジスタＭ４１の入力側と接続される。以下の本実施形態の説明では、トランジスタＭ６１の出力側とトランジスタＭ４１の入力側との接続点を接続点Ｐｂ′と呼び、接続点Ｐｂ′の電圧を電圧Ｖｂ′と呼ぶ。尚、Ｒ６１は、トランジスタＭ６１のオン抵抗である。

図４に示す電流検出回路１１０Ａでは、第一の実施形態と比べて、電圧Ｖａ'、Ｖｂ'は、トランジスタＭ１１と、トランジスタＭ６１のオン抵抗分大きい値となる。

図２に示す電流検出回路１１０において、電圧Ｖａ、Ｖｂは、
ＶＤＤ－Ｖａ＝ＶＤＤ－Ｖｂ
Ｖａ＝Ｖｂ
であり、
Ｒ２１×Ｉｏｕｔ＝Ｒ３１×Ｉｏｕｔ'
となる。

一方、図４に示す電流検出回路１１０Ａでは、電圧Ｖａ'、Ｖｂ'は、
ＶＤＤ－Ｖａ'＝ＶＤＤ－Ｖｂ'
Ｖａ'＝Ｖｂ'
であり、
（Ｒ２１＋Ｒ１１）×Ｉｏｕｔ＝（Ｒ３１＋Ｒ６１）×Ｉｏｕｔ'
となる。

以上より、Ｉｏｕｔ'は同じであっても、図４に示す電流検出回路１１０Ａでは、図２に示す電流検出回路１１０の電圧Ｖａ、Ｖｂよりも、電圧Ｖａ'、Ｖｂ'が大きくなるため、相対精度が向上する。すなわち、電流検出回路のオフセット等の影響を小さくすることができる。

例えば、トランジスタＭ２１とトランジスタＭ１１とを同じサイズとした場合には、トランジスタＭ３１とトランジスタＭ６１も同じサイズとなる。したがって、本実施形態では、相対電流Ｉｏｕｔ′が流れる経路において、オン抵抗が第一の実施形態の約２倍の値となり、電圧Ｖａ'、Ｖｂ'も約２倍の値となる。尚、トランジスタＭ２１とトランジスタＭ１１とは、同じサイズでなくてもよい。

また、本実施形態では、トランジスタＭ６１は、トランジスタＭ１１を１／ｍに縮小したものであり、トランジスタＭ３１は、トランジスタＭ２１を１／ｎに縮小したものとしたが、これに限定されない。トランジスタＭ６１と、トランジスタＭ３１とは、それぞれが、トランジスタＭ１１と、トランジスタＭ２１とを１／ｎに縮小したものであってもよい。

このように、本実施形態では、電圧Ｖａ'、Ｖｂ'の値を大きくすることで、負荷３０側からの電流の逆流を防止しつつ、出力電流Ｉｏｕｔの検出精度を向上させることができる。

１００、１００Ａスイッチ回路、１１０、１１０Ａ電流検出回路、１２０バイアス回路、１３０ロジック回路、１４０カレントリミット回路、１５０コンパレータ、Ｍ１１、Ｍ２１、Ｍ３１、Ｍ４１、Ｍ５１、Ｍ６１トランジスタ

Claims

入力側が電源端子に接続された、第１のスイッチ素子及び第２のスイッチ素子と、
前記第１のスイッチ素子と直列に接続され、その出力側が出力端子に接続された第３のスイッチ素子と、
前記第１のスイッチ素子の出力電圧と、前記第２のスイッチ素子の出力電圧の差分を検出し、前記出力端子から出力される出力電流の検出に用いる相対電流を出力する電流アンプとを有し、
前記第１のスイッチ素子の制御部と前記第２のスイッチ素子の制御部とが接続され、
前記第１のスイッチ素子と、前記第２のスイッチ素子の抵抗比が１：ｎである、電流検出回路。
前記第１のスイッチ素子と並列に、前記電源端子に対して逆方向に接続された逆流防止素子と、
前記第３のスイッチ素子と並列に前記電源端子に対して順方向に接続された逆流防止素子と、を有する請求項１記載の電流検出回路。
前記電流アンプの出力に電流電圧変換素子が接続される、請求項１又は２記載の電流検出回路。
請求項３記載の電流検出回路と、
前記電流電圧変換素子で変換された電圧と基準電圧との比較を行う比較回路と、を有するスイッチ回路。
前記第１のスイッチ素子と前記第３のスイッチ素子の制御部の電圧を制御することによって、前記出力端子からの電流の出力と停止が制御される、請求項４記載のスイッチ回路。
入力側が電源端子に接続された、第１のスイッチ素子及び第２のスイッチ素子と、
前記第２のスイッチ素子と直列に接続され、その出力側が出力端子に接続された第３のスイッチ素子と、
前記第２のスイッチ素子と直列に接続された第４のスイッチ素子と、
前記第３のスイッチ素子の出力電圧と、前記第４のスイッチ素子の出力電圧の差分を検出し、前記出力端子から出力される出力電流の検出に用いる相対電流を流す電流アンプとを有し、
前記第１のスイッチ素子の制御部と前記第２のスイッチ素子の制御部とが接続され、
前記第３のスイッチ素子の制御部と前記第４のスイッチ素子の制御部とが接続され、
前記第１のスイッチ素子と、前記第２のスイッチ素子の抵抗比が１：ｎであり、
前記第３のスイッチ素子と、前記第４のスイッチ素子の抵抗比が１：ｍである、電流検出回路。
前記第１のスイッチ素子と並列に前記電源端子に対して逆方向に接続された逆流防止素子と、
前記第３のスイッチ素子と並列に前記電源端子に対して順方向に接続された逆流防止素子と、を有する請求項６記載の電流検出回路。
前記電流アンプの出力に電流電圧変換素子が接続される請求項６又は７記載の電流検出回路。
請求項８記載の電流検出回路と、
前記電流電圧変換素子で変換された電圧と基準電圧との比較を行う比較回路とを有するスイッチ回路。
前記第１のスイッチ素子と前記第３のスイッチ素子の制御部の電圧を制御することによって、前記出力端子からの電流の出力と停止が制御される、請求項９記載のスイッチ回路。