JPH1091256A - 定電圧発生装置 - Google Patents
定電圧発生装置Info
- Publication number
- JPH1091256A JPH1091256A JP24534296A JP24534296A JPH1091256A JP H1091256 A JPH1091256 A JP H1091256A JP 24534296 A JP24534296 A JP 24534296A JP 24534296 A JP24534296 A JP 24534296A JP H1091256 A JPH1091256 A JP H1091256A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- constant
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】電源電圧が低下しても出力電圧が電圧降下をし
ない定電圧回路の提供。 【解決手段】電源電圧が低下してきたとき、電源電圧検
出回路の出力に基づいて定電圧回路が定電圧に代えて電
源電圧に近い電圧を出力する手段を有し、定電圧回路の
出力電圧の電圧降下を防ぐ。基準電圧発生回路１０４よ
り出力されるＶＲＥＦを、差動増幅器１０５の反転入力
に接続し、該差動増幅器の出力をＰｃｈ出力トランジス
タ１０６を介して該差動増幅器１０５の非反転入力へ帰
還させることで、定電圧出力端子１０３に定電圧を出力
する回路である。ここで電源電圧低下検知回路１１０は
電源電圧の低下を検知する回路であり、検知結果１２４
の信号はインバータ１１２で反転され、Ｎｃｈトランジ
スタ１１３に入力される。Ｎｃｈトランジスタ１１３の
ドレインは差動増幅器１０５の出力に接続されており、
ＶＤＤの値によりＰｃｈ出力トランジスタ１０６のゲー
ト電圧１２３を制御する。
ない定電圧回路の提供。 【解決手段】電源電圧が低下してきたとき、電源電圧検
出回路の出力に基づいて定電圧回路が定電圧に代えて電
源電圧に近い電圧を出力する手段を有し、定電圧回路の
出力電圧の電圧降下を防ぐ。基準電圧発生回路１０４よ
り出力されるＶＲＥＦを、差動増幅器１０５の反転入力
に接続し、該差動増幅器の出力をＰｃｈ出力トランジス
タ１０６を介して該差動増幅器１０５の非反転入力へ帰
還させることで、定電圧出力端子１０３に定電圧を出力
する回路である。ここで電源電圧低下検知回路１１０は
電源電圧の低下を検知する回路であり、検知結果１２４
の信号はインバータ１１２で反転され、Ｎｃｈトランジ
スタ１１３に入力される。Ｎｃｈトランジスタ１１３の
ドレインは差動増幅器１０５の出力に接続されており、
ＶＤＤの値によりＰｃｈ出力トランジスタ１０６のゲー
ト電圧１２３を制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、定電圧を発生する
定電圧発生装置（以下、定電圧回路と呼ぶ）に関する。
定電圧発生装置（以下、定電圧回路と呼ぶ）に関する。
【０００２】
【従来の技術】従来の定電圧回路は図６に示すように、
６４の基準電圧発生回路の出力電圧（ＶＲＥＦ）を、６
５の差動増幅器の反転入力に接続し、該差動増幅器の出
力を６６の出力トランジスタを介し非反転入力へ帰還さ
せることで、６３の定電圧出力端子に出力していた。一
般的に定電圧回路は、電源電圧（ＶＤＤ）が変化しても
出力電圧（ＶＯ）が変化しないことが最大の特徴であ
る。しかしながら従来の定電圧回路は、図７に示すよう
に電源電圧（ＶＤＤ）が定電圧（ＶＲＥＦ）付近まで低
下すると、負荷回路の消費電流により出力電圧（ＶＯ）
が電圧降下する特性を持っている。その原因は、電源電
圧が定電圧に近づくと、負荷回路に電流を供給する出力
トランジスタ６６がそのままの出力電圧（ＶＲＥＦ）で
あると飽和領域で動作しきれなくなるためである。言い
換えれば負荷回路に必要な電流を供給できなくなるため
であり、そのため出力電圧が電圧降下をおこしていた。
６４の基準電圧発生回路の出力電圧（ＶＲＥＦ）を、６
５の差動増幅器の反転入力に接続し、該差動増幅器の出
力を６６の出力トランジスタを介し非反転入力へ帰還さ
せることで、６３の定電圧出力端子に出力していた。一
般的に定電圧回路は、電源電圧（ＶＤＤ）が変化しても
出力電圧（ＶＯ）が変化しないことが最大の特徴であ
る。しかしながら従来の定電圧回路は、図７に示すよう
に電源電圧（ＶＤＤ）が定電圧（ＶＲＥＦ）付近まで低
下すると、負荷回路の消費電流により出力電圧（ＶＯ）
が電圧降下する特性を持っている。その原因は、電源電
圧が定電圧に近づくと、負荷回路に電流を供給する出力
トランジスタ６６がそのままの出力電圧（ＶＲＥＦ）で
あると飽和領域で動作しきれなくなるためである。言い
換えれば負荷回路に必要な電流を供給できなくなるため
であり、そのため出力電圧が電圧降下をおこしていた。
【０００３】
【発明が解決しようとする課題】そのため、従来の定電
圧回路を図５に示すシステムに使用した場合、前記に述
べた定電圧回路の電圧降下の影響により、システムの最
低動作電圧が高くなってしまうという問題があった。す
なわち、図７に示すように、負荷回路を有する場合に
は、電源電圧（ＶＤＤ）がＶＯＰ２の電圧まで低下する
と、定電圧回路の出力電圧（ＶＯ）がＶＯＰ１の電圧ま
で降下する（Ｇ点）。負荷回路の最低動作電圧をＶＯＰ
１とすると、定電圧回路の出力電圧（ＶＯ）で動作して
いる負荷回路は、電源電圧（ＶＤＤ）がＶＯＰ２以下の
電圧では動作しなくなる。つまり本来ＶＯＰ１の電圧ま
で動作する負荷回路が、定電圧回路を使用することによ
りＶＯＰ２の電圧までしか動作しなくなるという問題が
あった。
圧回路を図５に示すシステムに使用した場合、前記に述
べた定電圧回路の電圧降下の影響により、システムの最
低動作電圧が高くなってしまうという問題があった。す
なわち、図７に示すように、負荷回路を有する場合に
は、電源電圧（ＶＤＤ）がＶＯＰ２の電圧まで低下する
と、定電圧回路の出力電圧（ＶＯ）がＶＯＰ１の電圧ま
で降下する（Ｇ点）。負荷回路の最低動作電圧をＶＯＰ
１とすると、定電圧回路の出力電圧（ＶＯ）で動作して
いる負荷回路は、電源電圧（ＶＤＤ）がＶＯＰ２以下の
電圧では動作しなくなる。つまり本来ＶＯＰ１の電圧ま
で動作する負荷回路が、定電圧回路を使用することによ
りＶＯＰ２の電圧までしか動作しなくなるという問題が
あった。
【０００４】そこで本発明は、電源電圧が低下してきた
場合でも出力電圧が電圧降下しない定電圧回路を提供す
ることを目的とする。
場合でも出力電圧が電圧降下しない定電圧回路を提供す
ることを目的とする。
【０００５】
【課題を解決するための手段】本発明の請求項１記載の
定電圧回路は、基準電圧を発生する基準電圧発生手段
と、前記基準電圧発生手段の出力と定電圧出力とを入力
して差動増幅する差動増幅器と、前記差動増幅器の出力
が制御電極に入力され定電圧出力端子に前記定電圧を出
力する出力用トランジスタと、電源電圧の低下を検知す
る電源電圧低下検知手段と、該電源電圧低下検知手段の
出力に基づいて前記出力トランジスタの前記制御電極を
制御する制御手段とを有し、前記電源電圧の低下を検知
したときに前記制御手段は前記電源電源が前記定電圧出
力端子へ出力されるような電圧を前記制御電極へ供給し
てなることを特徴とする。
定電圧回路は、基準電圧を発生する基準電圧発生手段
と、前記基準電圧発生手段の出力と定電圧出力とを入力
して差動増幅する差動増幅器と、前記差動増幅器の出力
が制御電極に入力され定電圧出力端子に前記定電圧を出
力する出力用トランジスタと、電源電圧の低下を検知す
る電源電圧低下検知手段と、該電源電圧低下検知手段の
出力に基づいて前記出力トランジスタの前記制御電極を
制御する制御手段とを有し、前記電源電圧の低下を検知
したときに前記制御手段は前記電源電源が前記定電圧出
力端子へ出力されるような電圧を前記制御電極へ供給し
てなることを特徴とする。
【０００６】かかる構成によれば、本発明の定電圧回路
は、電源電圧が低下してきたときに定電圧回路の出力電
圧の降下を防ぐことができ、定電圧回路を使用したシス
テムの動作電圧を低くすることができる。
は、電源電圧が低下してきたときに定電圧回路の出力電
圧の降下を防ぐことができ、定電圧回路を使用したシス
テムの動作電圧を低くすることができる。
【０００７】本発明の請求項２記載の定電圧回路は、基
準電圧を発生する基準電圧発生手段と、前記基準電圧発
生手段の出力と定電圧出力とを入力して差動増幅する差
動増幅器と、前記差動増幅器の出力が制御電極に入力さ
れ定電圧出力端子に前記定電圧を出力する出力用トラン
ジスタと、電源電圧の低下を検知する電源電圧低下検知
手段と、該電源電圧低下検知手段の出力が制御電極に入
力され前記定電圧出力端子に接続された第２のトランジ
スタとを有し、前記電源電圧の低下を検知したときに前
記第２のトランジスタは前記電源電圧を前記定電圧出力
端子へ出力してなることを特徴とする。
準電圧を発生する基準電圧発生手段と、前記基準電圧発
生手段の出力と定電圧出力とを入力して差動増幅する差
動増幅器と、前記差動増幅器の出力が制御電極に入力さ
れ定電圧出力端子に前記定電圧を出力する出力用トラン
ジスタと、電源電圧の低下を検知する電源電圧低下検知
手段と、該電源電圧低下検知手段の出力が制御電極に入
力され前記定電圧出力端子に接続された第２のトランジ
スタとを有し、前記電源電圧の低下を検知したときに前
記第２のトランジスタは前記電源電圧を前記定電圧出力
端子へ出力してなることを特徴とする。
【０００８】かかる構成によれば、本発明の定電圧回路
は、電源電圧が低下してきたときに定電圧回路の出力電
圧の降下を防ぐことができ、定電圧回路を使用したシス
テムの動作電圧を低くすることができる。
は、電源電圧が低下してきたときに定電圧回路の出力電
圧の降下を防ぐことができ、定電圧回路を使用したシス
テムの動作電圧を低くすることができる。
【０００９】
【発明の実施の形態】以下、本発明の定電圧回路の実施
の形態を図１、図２、図３、図４および図５により説明
する。
の形態を図１、図２、図３、図４および図５により説明
する。
【００１０】図１は本発明の第一の実施の形態の回路図
である。第一の実施の形態の定電圧回路は、１０４の基
準電圧発生回路より出力される一定の電圧（ＶＲＥＦ）
を、１０５の差動増幅器の反転入力に接続し、差動増幅
器１０５の出力を１０６のＰチャンネル（以下、「Ｐｃ
ｈ」という。）出力トランジスタを介して該差動増幅器
１０５の非反転入力へ帰還させることで、１０３の定電
圧出力端子に一定の電圧（以下、「定電圧」と呼ぶ。）
を出力する回路である。１０１の電源電圧（ＶＤＤ）が
十分高い時は、出力電圧（ＶＯ）の電圧１２２は基準電
圧（ＶＲＥＦ）の電圧１２１とほぼ同じ電圧になる。
である。第一の実施の形態の定電圧回路は、１０４の基
準電圧発生回路より出力される一定の電圧（ＶＲＥＦ）
を、１０５の差動増幅器の反転入力に接続し、差動増幅
器１０５の出力を１０６のＰチャンネル（以下、「Ｐｃ
ｈ」という。）出力トランジスタを介して該差動増幅器
１０５の非反転入力へ帰還させることで、１０３の定電
圧出力端子に一定の電圧（以下、「定電圧」と呼ぶ。）
を出力する回路である。１０１の電源電圧（ＶＤＤ）が
十分高い時は、出力電圧（ＶＯ）の電圧１２２は基準電
圧（ＶＲＥＦ）の電圧１２１とほぼ同じ電圧になる。
【００１１】１０７、１０８は定電流回路である。定電
流回路１０８は電源電圧の変化に対し基準電圧を一定の
電圧に安定させる役目をし、電源電圧が変化しても一定
の電流を流す回路である。定電流回路１０７も電源電圧
の変化に対し定電圧１０３を一定の電圧に安定させる役
目をするが、本発明においては必ずしも必須のものでは
ない。１１０は電源電圧低下検知回路で、電源電圧の低
下を検知する回路である。電源電圧（ＶＤＤ）が基準電
圧（ＶＲＥＦ）より十分高い時は、１１１のＰｃｈトラ
ンジスタはオンしているため、検知結果１２４にはハイ
レベルが出力される。電源電圧（ＶＤＤ）が基準電圧
（ＶＲＥＦ）と１１１のＰｃｈトランジスタのしきい値
の和の電圧（以下、「検出電圧」と呼ぶ）まで低下する
と、１１１のＰｃｈトランジスタがオフし、１０９の定
電流回路により検知結果１２４にはロウレベルが出力さ
れる。
流回路１０８は電源電圧の変化に対し基準電圧を一定の
電圧に安定させる役目をし、電源電圧が変化しても一定
の電流を流す回路である。定電流回路１０７も電源電圧
の変化に対し定電圧１０３を一定の電圧に安定させる役
目をするが、本発明においては必ずしも必須のものでは
ない。１１０は電源電圧低下検知回路で、電源電圧の低
下を検知する回路である。電源電圧（ＶＤＤ）が基準電
圧（ＶＲＥＦ）より十分高い時は、１１１のＰｃｈトラ
ンジスタはオンしているため、検知結果１２４にはハイ
レベルが出力される。電源電圧（ＶＤＤ）が基準電圧
（ＶＲＥＦ）と１１１のＰｃｈトランジスタのしきい値
の和の電圧（以下、「検出電圧」と呼ぶ）まで低下する
と、１１１のＰｃｈトランジスタがオフし、１０９の定
電流回路により検知結果１２４にはロウレベルが出力さ
れる。
【００１２】検知結果１２４の信号は１１２のインバー
タで反転され、１１３のＮチャンネル（以下、「Ｎｃ
ｈ」という。）トランジスタに入力される。１１３のＮ
ｃｈトランジスタのドレインは１０５の差動増幅器の出
力に接続されており、電源電圧（ＶＤＤ）の値により１
０６のＰｃｈ出力トランジスタのゲート電圧１２３を制
御する。つまり、電源電圧（ＶＤＤ）が検出電圧（ＶＤ
ＥＴ）以上の時は１１３のＮｃｈトランジスタがオフし
ているため、１２３の電圧は１０５の差動増幅器の出力
電圧となり１０３の定電圧出力端子の出力電圧（ＶＯ）
には定電圧（ＶＲＥＦ）が出力される。電源電圧（ＶＤ
Ｄ）が検出電圧（ＶＤＥＴ）以下の時は１１３のＮｃｈ
トランジスタがオンし、１２３の電圧を強制的にロウレ
ベル（１０２のＧＮＤに近い電圧）にする。そのため１
０６のＰｃｈ出力トランジスタは出力電流能力が大きく
なり（ゲートの電位１２３とソースの電位ＶＤＤとの間
の電位差が大きくなるため）、１０３の定電圧出力端子
の出力電圧（ＶＯ）には電源電圧（ＶＤＤ）に近い電圧
が出力される。
タで反転され、１１３のＮチャンネル（以下、「Ｎｃ
ｈ」という。）トランジスタに入力される。１１３のＮ
ｃｈトランジスタのドレインは１０５の差動増幅器の出
力に接続されており、電源電圧（ＶＤＤ）の値により１
０６のＰｃｈ出力トランジスタのゲート電圧１２３を制
御する。つまり、電源電圧（ＶＤＤ）が検出電圧（ＶＤ
ＥＴ）以上の時は１１３のＮｃｈトランジスタがオフし
ているため、１２３の電圧は１０５の差動増幅器の出力
電圧となり１０３の定電圧出力端子の出力電圧（ＶＯ）
には定電圧（ＶＲＥＦ）が出力される。電源電圧（ＶＤ
Ｄ）が検出電圧（ＶＤＥＴ）以下の時は１１３のＮｃｈ
トランジスタがオンし、１２３の電圧を強制的にロウレ
ベル（１０２のＧＮＤに近い電圧）にする。そのため１
０６のＰｃｈ出力トランジスタは出力電流能力が大きく
なり（ゲートの電位１２３とソースの電位ＶＤＤとの間
の電位差が大きくなるため）、１０３の定電圧出力端子
の出力電圧（ＶＯ）には電源電圧（ＶＤＤ）に近い電圧
が出力される。
【００１３】図３は図１の差動増幅器１０５の１実施例
としての回路図である。３６と３７はＮチャンネルの差
動トランジスタで、３６のゲート電位（ＶＲＥＦ）と３
７のゲート電位（ＶＯ）に電位差が生じると、差動増幅
器の出力信号３８の電位が変動し、出力トランジスタの
ゲート電位が変化する。
としての回路図である。３６と３７はＮチャンネルの差
動トランジスタで、３６のゲート電位（ＶＲＥＦ）と３
７のゲート電位（ＶＯ）に電位差が生じると、差動増幅
器の出力信号３８の電位が変動し、出力トランジスタの
ゲート電位が変化する。
【００１４】図５は定電圧回路を使用したシステムの構
成図である。５４は電源、５５は定電圧回路、５６は負
荷回路である。負荷回路は定電圧回路の出力電圧（Ｖ
Ｏ）で駆動されているため、低消費電流のシステムとな
る。
成図である。５４は電源、５５は定電圧回路、５６は負
荷回路である。負荷回路は定電圧回路の出力電圧（Ｖ
Ｏ）で駆動されているため、低消費電流のシステムとな
る。
【００１５】図４は図５のシステムに本発明の定電圧回
路を使用した場合の電源電圧（ＶＤＤ）と出力電圧（Ｖ
Ｏ）の相関図である。電源電圧（ＶＤＤ）が検出電圧
（ＶＤＥＴ）以上であれば、出力電圧（ＶＯ）には定電
圧（ＶＲＥＦ）が出力される。
路を使用した場合の電源電圧（ＶＤＤ）と出力電圧（Ｖ
Ｏ）の相関図である。電源電圧（ＶＤＤ）が検出電圧
（ＶＤＥＴ）以上であれば、出力電圧（ＶＯ）には定電
圧（ＶＲＥＦ）が出力される。
【００１６】電源電圧（ＶＤＤ）が検出電圧（ＶＤＥ
Ｔ）以下になると（Ｃ点より左の部分）、出力電圧（Ｖ
Ｏ）には電源電圧（ＶＤＤ）に近い電圧が出力される。
よって負荷回路の最低動作電圧をＶＯＰ１とすると、定
電圧回路の出力電圧（ＶＯ）で動作している負荷回路
は、電源電圧（ＶＤＤ）がＶＯＰ３になるＦ点まで動作
する。従来の定電圧回路を使用したシステムでは、出力
電圧（ＶＯ）の電圧降下により電源電圧（ＶＤＤ）がＶ
ＯＰ２以下の電圧では動作しなくなる。つまり本発明の
定電圧回路を使用したシステムは、従来の定電圧回路を
使用したシステムより最低動作電圧を大幅に下げること
ができ、その結果より低い電圧でも動作することができ
る。
Ｔ）以下になると（Ｃ点より左の部分）、出力電圧（Ｖ
Ｏ）には電源電圧（ＶＤＤ）に近い電圧が出力される。
よって負荷回路の最低動作電圧をＶＯＰ１とすると、定
電圧回路の出力電圧（ＶＯ）で動作している負荷回路
は、電源電圧（ＶＤＤ）がＶＯＰ３になるＦ点まで動作
する。従来の定電圧回路を使用したシステムでは、出力
電圧（ＶＯ）の電圧降下により電源電圧（ＶＤＤ）がＶ
ＯＰ２以下の電圧では動作しなくなる。つまり本発明の
定電圧回路を使用したシステムは、従来の定電圧回路を
使用したシステムより最低動作電圧を大幅に下げること
ができ、その結果より低い電圧でも動作することができ
る。
【００１７】図２は本発明の第二の実施の形態の回路図
である。第二の実施の形態の定電圧回路は、２０４の基
準電圧発生回路より出力される一定の電圧（ＶＲＥＦ）
を、２０５の差動増幅器の反転入力に接続し、該差動増
幅器の出力を２０６のＰｃｈ出力トランジスタを介して
非反転入力へ帰還させることで、２０３の定電圧出力端
子に一定の電圧（以下、「定電圧」と呼ぶ）を出力する
回路である。２０１の電源電圧（ＶＤＤ）が十分高い時
は、出力電圧（ＶＯ）の電圧２２２は基準電圧（ＶＲＥ
Ｆ）の電圧２２１とほぼ同じ電圧になる。
である。第二の実施の形態の定電圧回路は、２０４の基
準電圧発生回路より出力される一定の電圧（ＶＲＥＦ）
を、２０５の差動増幅器の反転入力に接続し、該差動増
幅器の出力を２０６のＰｃｈ出力トランジスタを介して
非反転入力へ帰還させることで、２０３の定電圧出力端
子に一定の電圧（以下、「定電圧」と呼ぶ）を出力する
回路である。２０１の電源電圧（ＶＤＤ）が十分高い時
は、出力電圧（ＶＯ）の電圧２２２は基準電圧（ＶＲＥ
Ｆ）の電圧２２１とほぼ同じ電圧になる。
【００１８】２０７および２０８の定電流回路は、図１
の定電流回路１０７、１０８と同様な動作をする。２１
０は電源電圧低下検知回路で、電源電圧の低下を検知す
る回路である。電源電圧（ＶＤＤ）が基準電圧（ＶＲＥ
Ｆ）より十分高い時は、２１１のＰｃｈトランジスタは
オンしているため、検知結果２２３にはハイレベルが出
力される。電源電圧（ＶＤＤ）が基準電圧（ＶＲＥＦ）
と２１１のＰｃｈトランジスタのしきい値の和の電圧
（以下、検出電圧と呼ぶ）まで低下すると、２１１のＰ
ｃｈトランジスタがオフし、２０９の定電流回路により
検知結果２２３にはロウレベルが出力される。
の定電流回路１０７、１０８と同様な動作をする。２１
０は電源電圧低下検知回路で、電源電圧の低下を検知す
る回路である。電源電圧（ＶＤＤ）が基準電圧（ＶＲＥ
Ｆ）より十分高い時は、２１１のＰｃｈトランジスタは
オンしているため、検知結果２２３にはハイレベルが出
力される。電源電圧（ＶＤＤ）が基準電圧（ＶＲＥＦ）
と２１１のＰｃｈトランジスタのしきい値の和の電圧
（以下、検出電圧と呼ぶ）まで低下すると、２１１のＰ
ｃｈトランジスタがオフし、２０９の定電流回路により
検知結果２２３にはロウレベルが出力される。
【００１９】検知結果２２３の信号は、２１２のＰｃｈ
トランジスタに入力される。２１２のＰｃｈトランジス
タのドレインは２０３の定電圧出力端子に接続されてお
り、電源電圧（ＶＤＤ）の値により２１２のＰｃｈ出力
トランジスタのゲート電圧を制御する。つまり、電源電
圧（ＶＤＤ）が検出電圧（ＶＤＥＴ）以上の時は２１２
のＰｃｈトランジスタがオフしているため、２０３の定
電圧出力端子の出力電圧（ＶＯ）には定電圧（ＶＲＥ
Ｆ）が出力される。電源電圧（ＶＤＤ）が検出電圧（Ｖ
ＤＥＴ）以下の時は２１２のＰｃｈトランジスタがオン
し、２２２の電圧を強制的にハイレベルにする。そのた
め、２０３の定電圧出力端子の出力電圧（ＶＯ）には電
源電圧（ＶＤＤ）に近い電圧が出力される。
トランジスタに入力される。２１２のＰｃｈトランジス
タのドレインは２０３の定電圧出力端子に接続されてお
り、電源電圧（ＶＤＤ）の値により２１２のＰｃｈ出力
トランジスタのゲート電圧を制御する。つまり、電源電
圧（ＶＤＤ）が検出電圧（ＶＤＥＴ）以上の時は２１２
のＰｃｈトランジスタがオフしているため、２０３の定
電圧出力端子の出力電圧（ＶＯ）には定電圧（ＶＲＥ
Ｆ）が出力される。電源電圧（ＶＤＤ）が検出電圧（Ｖ
ＤＥＴ）以下の時は２１２のＰｃｈトランジスタがオン
し、２２２の電圧を強制的にハイレベルにする。そのた
め、２０３の定電圧出力端子の出力電圧（ＶＯ）には電
源電圧（ＶＤＤ）に近い電圧が出力される。
【００２０】このようにして、第二の実施の形態でも図
４に示す電源電圧（ＶＤＤ）と出力電圧（ＶＯ）との関
係と同様な関係を有する。つまり第二の実施の形態の定
電圧回路を使用したシステムでも、従来の定電圧回路を
使用したシステムより最低動作電圧を大幅に下げること
ができる。
４に示す電源電圧（ＶＤＤ）と出力電圧（ＶＯ）との関
係と同様な関係を有する。つまり第二の実施の形態の定
電圧回路を使用したシステムでも、従来の定電圧回路を
使用したシステムより最低動作電圧を大幅に下げること
ができる。
【００２１】本発明の実施の形態を説明してきたが、本
実施の形態例では出力トランジスタ１０６および２０６
をＰチャンネルトランジスタ、差動トランジスタ３６お
よび３７をＮチャンネルトランジスタで構成している。
しかし、出力トランジスタをＮチャンネルトランジス
タ、差動トランジスタをＰチャンネルトランジスタで構
成することも容易に可能である。また、１１０および２
１０の電源電圧低下検出回路で１０８および１０９の定
電流回路を使用しているが、定電流回路の代わりに抵抗
器を使用することも可能である。ただし抵抗器を使用し
た場合、電源電圧（ＶＤＤ）によって電源電圧低下検出
回路の消費電流が変化する。この他にも多種の電源電圧
低下検出回路が考えられる。
実施の形態例では出力トランジスタ１０６および２０６
をＰチャンネルトランジスタ、差動トランジスタ３６お
よび３７をＮチャンネルトランジスタで構成している。
しかし、出力トランジスタをＮチャンネルトランジス
タ、差動トランジスタをＰチャンネルトランジスタで構
成することも容易に可能である。また、１１０および２
１０の電源電圧低下検出回路で１０８および１０９の定
電流回路を使用しているが、定電流回路の代わりに抵抗
器を使用することも可能である。ただし抵抗器を使用し
た場合、電源電圧（ＶＤＤ）によって電源電圧低下検出
回路の消費電流が変化する。この他にも多種の電源電圧
低下検出回路が考えられる。
【００２２】なお、トランジスタとしては、たとえばＭ
ＯＳＦＥＴ等のＭＩＳＦＥＴを使用することができる。
ＯＳＦＥＴ等のＭＩＳＦＥＴを使用することができる。
【００２３】
【発明の効果】以上に述べたように本発明の定電圧回路
を用いれば、電源電圧が低下してきた時の定電圧回路の
出力電圧の降下を防ぐことができ、定電圧回路を使用し
たシステムの動作電圧を低くすることができる。
を用いれば、電源電圧が低下してきた時の定電圧回路の
出力電圧の降下を防ぐことができ、定電圧回路を使用し
たシステムの動作電圧を低くすることができる。
【図１】本発明の第一の実施の形態である定電圧回路の
回路図。
回路図。
【図２】本発明の第二の実施の形態である定電圧回路の
回路図。
回路図。
【図３】本発明の実施の形態の差動増幅器の回路図。
【図４】本発明の実施の形態の電源電圧と出力電圧との
関係を示す図。
関係を示す図。
【図５】定電圧回路を使用したシステムの構成図。
【図６】従来の定電圧回路の回路図。
【図７】従来の定電圧回路の電源電圧と出力電圧との関
係を示す図。
係を示す図。
１０１、２０１，３１，５１，６１・・・電源電圧（Ｖ
ＤＤ） １０２、２０２，３２，５２，６２・・・グランド １２１、２２１・・・基準電圧（ＶＲＥＦ） １２２、２２２・・・出力電圧（ＶＯ） １２３・・・出力トランジスタのゲート電圧 １０３、２０３，５３，６３・・・定電圧出力端子 １０４、２０４，６４・・・基準電圧発生回路 １０５、２０５，６５・・・差動増幅器 ３８・・・差動増幅器出力 １０７，１０８，１０９，２０７，２０８，２０９，３
３，６７，６８・・・定電流回路 １１０，２１０・・・電源電圧低下検出回路 １２４，２２３・・・電源電圧低下検出回路の検知結果 １０６，２０６，６６・・・出力トランジスタ ２１２、３４，３５・・・Ｐチャンネルトランジスタ １１１，１１３，２１１・・・ Ｎチャンネルトランジ
スタ ３６、３７・・・差動トランジスタ １１２・・・インバータ ５４・・・電源 ５５・・・定電圧回路 ５６・・・負荷回路
ＤＤ） １０２、２０２，３２，５２，６２・・・グランド １２１、２２１・・・基準電圧（ＶＲＥＦ） １２２、２２２・・・出力電圧（ＶＯ） １２３・・・出力トランジスタのゲート電圧 １０３、２０３，５３，６３・・・定電圧出力端子 １０４、２０４，６４・・・基準電圧発生回路 １０５、２０５，６５・・・差動増幅器 ３８・・・差動増幅器出力 １０７，１０８，１０９，２０７，２０８，２０９，３
３，６７，６８・・・定電流回路 １１０，２１０・・・電源電圧低下検出回路 １２４，２２３・・・電源電圧低下検出回路の検知結果 １０６，２０６，６６・・・出力トランジスタ ２１２、３４，３５・・・Ｐチャンネルトランジスタ １１１，１１３，２１１・・・ Ｎチャンネルトランジ
スタ ３６、３７・・・差動トランジスタ １１２・・・インバータ ５４・・・電源 ５５・・・定電圧回路 ５６・・・負荷回路
Claims (2)
- 【請求項１】基準電圧を発生する基準電圧発生手段と、
前記基準電圧発生手段の出力と定電圧出力とを入力して
差動増幅する差動増幅器と、前記差動増幅器の出力が制
御電極に入力され定電圧出力端子に前記定電圧を出力す
る出力用トランジスタと、電源電圧の低下を検知する電
源電圧低下検知手段と、該電源電圧低下検知手段の出力
に基づいて前記出力トランジスタの前記制御電極を制御
する制御手段とを有し、前記電源電圧の低下を検知した
ときに前記制御手段は前記電源電源が前記定電圧出力端
子へ出力されるような電圧を前記制御電極へ供給してな
ることを特徴とする定電圧発生装置。 - 【請求項２】基準電圧を発生する基準電圧発生手段と、
前記基準電圧発生手段の出力と定電圧出力とを入力して
差動増幅する差動増幅器と、前記差動増幅器の出力が制
御電極に入力され定電圧出力端子に前記定電圧を出力す
る出力用トランジスタと、電源電圧の低下を検知する電
源電圧低下検知手段と、該電源電圧低下検知手段の出力
が制御電極に入力され前記定電圧出力端子に接続された
第２のトランジスタとを有し、前記電源電圧の低下を検
知したときに前記第２のトランジスタは前記電源電圧を
前記定電圧出力端子へ出力してなることを特徴とする定
電圧発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24534296A JPH1091256A (ja) | 1996-09-17 | 1996-09-17 | 定電圧発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24534296A JPH1091256A (ja) | 1996-09-17 | 1996-09-17 | 定電圧発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1091256A true JPH1091256A (ja) | 1998-04-10 |
Family
ID=17132253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24534296A Withdrawn JPH1091256A (ja) | 1996-09-17 | 1996-09-17 | 定電圧発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1091256A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007258530A (ja) * | 2006-03-24 | 2007-10-04 | Shindengen Electric Mfg Co Ltd | 低電圧検出回路 |
-
1996
- 1996-09-17 JP JP24534296A patent/JPH1091256A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007258530A (ja) * | 2006-03-24 | 2007-10-04 | Shindengen Electric Mfg Co Ltd | 低電圧検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7002329B2 (en) | Voltage regulator using two operational amplifiers in current consumption | |
| KR101255996B1 (ko) | 전압 레귤레이터 | |
| US7626792B2 (en) | Power supply control apparatus including highly-reliable overcurrent detecting circuit | |
| US7199566B2 (en) | Voltage regulator | |
| US6384684B1 (en) | Amplifier | |
| JP2592234B2 (ja) | 半導体装置 | |
| US5739712A (en) | Power amplifying circuit having an over-current protective function | |
| US6917187B2 (en) | Stabilized DC power supply device | |
| US7005881B2 (en) | Current sensing for power MOSFET operable in linear and saturated regions | |
| US6384672B2 (en) | Dual internal voltage generating apparatus | |
| US7289308B2 (en) | Overcurrent protection circuit | |
| US7173476B2 (en) | Semiconductor integrated circuit device | |
| US6768677B2 (en) | Cascode amplifier circuit for producing a fast, stable and accurate bit line voltage | |
| US5703477A (en) | Current driver circuit with transverse current regulation | |
| JP3531129B2 (ja) | 電源回路 | |
| JP2004274207A (ja) | バイアス電圧発生回路および差動増幅器 | |
| JPH08293744A (ja) | 半導体回路 | |
| JP4123137B2 (ja) | 人体検出装置 | |
| US7030696B2 (en) | Differential amplifier and semiconductor device | |
| JPH1091256A (ja) | 定電圧発生装置 | |
| JP3855810B2 (ja) | 差動増幅回路 | |
| JP3403638B2 (ja) | バッファ装置 | |
| JP2853469B2 (ja) | 半導体集積装置 | |
| US11082018B2 (en) | Circuit employing MOSFETs and corresponding method | |
| JPH05199045A (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031202 |