JP4904677B2

JP4904677B2 - 液晶表示素子

Info

Publication number: JP4904677B2
Application number: JP2004272909A
Authority: JP
Inventors: やよい中村; 茂森川; 裕満石井
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2004-09-21
Filing date: 2004-09-21
Publication date: 2012-03-28
Anticipated expiration: 2024-09-21
Also published as: JP2006091064A

Description

この発明は液晶表示素子に関する。

従来のアクティブマトリクス型の液晶表示素子には、ガラス基板上に走査ラインおよびデータラインがマトリクス状に設けられ、その各交点近傍にスイッチング素子としての薄膜トランジスタが両ラインに接続されて設けられ、それらの上に絶縁膜が設けられ、その上に画素電極が絶縁膜に設けられたコンタクトホールを介して薄膜トランジスタに接続されて設けられたものがある（例えば、特許文献１参照）。この場合、高開口率化を図るために、画素電極の縁部は両ラインと重ね合わされている。

特開平１−１５６７２５号公報（第１図、第４図）

しかしながら、上記構成の液晶表示素子では、画素電極の縁部をデータラインに重ね合わせているので、この重合部分に結合容量が発生し、この結合容量に起因して垂直クロストークが発生し、表示特性が劣化してしまうという問題があった。すなわち、例えば、図５（Ａ）に示すように、１画素５１の背景が灰色でその中に正方形の黒表示５２を行うとき、上記結合容量に起因して、画素の電位がドレイン電圧に引きずられるため、図５（Ｂ）において符号５３で示すように、黒表示５２の上下の背景の色がやや濃くなり、黒表示５２が上下方向に尾引き、表示特性が劣化してしまう。

そこで、この発明は、垂直クロストークが発生しないようにすることができる液晶表示素子を提供することを目的とする。

この発明は、上記目的を達成するため、液晶層及び薄膜トランジスタが設けられた表示装置であって、第１の方向に延伸するように設けられ、前記薄膜トランジスタのゲート電極に接続された走査ラインと、前記走査ラインよりも前記液晶層に近い側に、前記第１の方向に対して交差する第２の方向に延伸するように設けられ、前記薄膜トランジスタのドレイン電極及びソース電極のうちの一方の電極に接続されたデータラインと、透明材料からなり、前記データラインよりも前記液晶層に近い側に設けられ、前記薄膜トランジスタのドレイン電極及びソース電極のうちの他方の電極に接続された第１の画素電極と、前記第１の画素電極と前記データラインとの間の層として設けられた遮光性材料からなる補助容量電極と、前記補助容量電極との間に前記第１の画素電極が介在するように且つ前記第１の画素電極に対して部分的に接触するように設けられた光反射性材料からなる第２の画素電極と、を備え、前記補助容量電極は、前記データラインよりも幅広に形成されるとともに前記データラインを覆うように配置され、前記第２の画素電極は、前記第１の画素電極を前記第１の方向に２分割した領域のうちの一方の領域に重なるように、且つ、前記データラインに隣接する辺が前記補助容量電極に対して重なるように、配置されていることを特徴とするものである。

この発明によれば、垂直クロストークが発生しないようにすることができる。

（第１実施形態）
図１はこの発明の第１実施形態としてのアクティブマトリクス型で半透過反射型の液晶表示素子の要部の断面図を示し、図２はそのうちの薄膜トランジスタ基板側の透過平面図を示す。この場合、図１は図２のＡ−Ａ線に沿う部分に相当する断面図である。この液晶表示素子は、ガラス基板等からなる薄膜トランジスタ基板１および対向基板３１を備えている。

まず、図２を参照して、薄膜トランジスタ基板１側について説明する。薄膜トランジスタ基板１の上面側（対向基板３１と対向する内面側）には走査ライン２およびデータライン３がマトリクス状に設けられ、その各交点近傍には薄膜トランジスタ４、透過用画素電極５および反射用画素電極６が設けられ、さらにほぼ格子状の補助容量電極７が走査ライン２およびデータライン３と平行して設けられている。ここで、図２を明確にする目的で、透過用画素電極５の縁部に斜めの短い実線のハッチングが記入されている。

この場合、透過用画素電極５のほぼ右半分は第１の画素電極部５ａとなっており、ほぼ左半分は第２の画素電極部５ｂとなっている。透過用画素電極５の四辺部は、その周囲に配置されたほぼ格子状の補助容量電極７と重ね合わされている。第２の画素電極部５ｂは反射用画素電極６の下側に配置されている。これにより、透過用画素電極５のうち、反射用画素電極６形成領域および補助容量電極７形成領域を除く領域が実質的な透過用画素領域となっている。すなわち、第１の画素電極部５ａのうち、補助容量電極７形成領域を除く領域が実質的な透過用画素領域となっている。反射用画素電極６に対応する領域は、反射用画素領域となっている。

補助容量電極７は、ほぼ格子状であり、データライン３と重ね合わされた第１の補助容量電極部７ａと、走査ライン２と重ね合わされた第２の補助容量電極部７ｂと、薄膜トランジスタ４と重ね合わされた第３の補助容量電極部７ｃとからなっている。この場合、後で説明するが、補助容量電極７は走査ライン２とは別の層上に設けられ、且つ、そのうちの特に第１の補助容量電極７は、厚さ方向において、すなわち、図２における紙面垂直方向において、データライン３と透過用画素電極５との間にそれぞれ絶縁膜を介して設けられている。

そして、第１の補助容量電極７ａの幅はデータライン３の幅よりもある程度大きくなっている。これにより、第１の補助容量電極７ａは、データライン３と直交する方向の位置ずれがあっても、データライン３が透過用画素電極５と直接対向しないように、データライン３を確実に覆うようになっている。また、第１の補助容量電極７ａはデータライン３の配置領域のほぼ全域に亘って配置されている。これにより、第１の補助容量電極７ａは、透過用画素電極５に対し、データライン３と平行な方向の位置ずれがあっても、透過用画素電極５の左右辺部と確実に重なり、当該方向の位置合わせずれによる補助容量の変動を確実に防止するようになっている。

第２の補助容量電極７ｂの幅は走査ライン２の幅よりもある程度大きくなっている。これにより、第２の補助容量電極７ｂは、走査ライン２と直交する方向の位置ずれがあっても、走査ライン２と確実に重なるようになっている。また、第２の補助容量電極７ｂは走査ライン２の配置領域のほぼ全域に亘って配置されている。これにより、第２の補助容量電極７ｂは、透過用画素電極５に対し、走査ライン２と平行な方向の位置ずれがあっても、透過用画素電極５の上下辺部と確実に重なり、当該方向の位置合わせずれによる補助容量の変動を確実に防止するようになっている。

第３の補助容量電極７ｃおよび反射用画素電極６は、薄膜トランジスタ４を覆うように設けられている。これにより、薄膜トランジスタ４への外光の入射を確実に防止するようになっている。また、ほぼ格子状の補助容量電極７および反射用画素電極６で透過用画素電極５の実質的な透過用画素領域以外を覆っているので、後述する対向基板３１に光漏れ防止用のブラックマスクを設ける必要はなく、開口率を大きくすることができる。

次に、この液晶表示素子の具体的な構造について、図１を参照して説明する。薄膜トランジスタ基板１の上面の所定の箇所にはクロムやモリブデン等からなるゲート電極１１を含む走査ライン２（図２参照）が設けられている。ゲート電極１１および走査ライン２を含む薄膜トランジスタ基板１の上面には窒化シリコンからなるゲート絶縁膜１２が設けられている。

ゲート電極１１上におけるゲート絶縁膜１２の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜１３が設けられている。ゲート電極１１上における半導体薄膜１３の上面の所定の箇所には窒化シリコンからなるチャネル保護膜１４が設けられている。チャネル保護膜１４の上面両側およびその両側における半導体薄膜１３の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層１５、１６が設けられている。オーミックコンタクト層１５、１６の上面にはクロムやモリブデン等からなるソース電極１７およびドレイン電極１８が設けられている。

そして、ゲート電極１１、ゲート絶縁膜１２、半導体薄膜１３、チャネル保護膜１４、オーミックコンタクト層１５、１６、ソース電極１７およびドレイン電極１８により、薄膜トランジスタ４が構成されている。

ゲート絶縁膜１２の上面の所定の箇所にはデータライン３が設けられている。この場合、データライン３は、下から順に、真性アモルファスシリコン層３ａ、ｎ型アモルファスシリコン層３ｂ、クロムやモリブデン等からなる金属層３ｃの３層構造となっている。そして、真性アモルファスシリコン層３ａ、ｎ型アモルファスシリコン層３ｂおよび金属層３ｃは、ドレイン電極１８形成領域における半導体薄膜１３、オーミックコンタクト層１６およびドレイン電極１８に接続されている。

薄膜トランジスタ４およびデータライン３を含むゲート絶縁膜１２の上面には窒化シリコンからなる層間絶縁膜１９が設けられている。層間絶縁膜１９の上面の所定の箇所にはクロムやモリブデン等からなる補助容量電極７が設けられている。補助容量電極７を含む層間絶縁膜１９の上面には窒化シリコンからなるオーバーコート膜２０が設けられている。ソース電極１７上における層間絶縁膜１９およびオーバーコート膜２０にはコンタクトホール２１が設けられている。

オーバーコート膜２０の上面の所定の箇所にはＩＴＯ等の透明導電材料からなる透過用画素電極５がコンタクトホール２１を介してソース電極１７に接続されて設けられている。透過用画素電極５のほぼ左半分の上面にはエポキシ系樹脂やポリイミド系樹脂等の有機材料からなるギャップ規制膜(有機膜）２２がその表面が凸凹となるように設けられている。ギャップ規制膜２２の凸凹表面には、この凸凹表面に追従する凸凹表面を有するアルミニウム、アルミニウム合金、銀等の高反射性材料からなる反射用画素電極６が透過用画素電極５を介してソース電極１７に接続されて設けられている。

次に、表面を凸凹とされたギャップ規制膜２２の形成方法について説明する。まず、表面を凸凹とされた型の凸凹表面に、印刷法、スピンコート法、ダイコート法等により、エポキシ系樹脂やポリイミド系樹脂等の有機材料からなるギャップ規制膜形成用膜をその上面が平坦となるように形成する。次に、型の上下を反転して、ギャップ規制膜形成用膜を、図１に示す透過用画素電極５を含むオーバーコート膜２０の上面に転写する。次に、この転写されたギャップ規制膜形成用膜をフォトリソグラフィ法によりパターニングすると、図２に示すように、表面を凸凹とされたギャップ規制膜２２が形成される。

ここで、型の凹凸表面は、例えば凹凸を有するローラを樹脂フィルム上に回転しながら熱圧着する方法により形成することができるものであり、図１ではギャップ規制膜２２の表面の凹凸はほぼ一様な傾斜角度および深さに図示されているが、ローラの凹凸の傾斜角度および深さを適宜変化することにより、型の凸凹を傾斜角度および深さがランダムなものとすることが可能であり、この型に充填するギャップ規制膜形成用膜の表面、すなわち、ギャップ規制膜２２の表面に傾斜角度および深さがランダムな凹凸を形成することができる。

他の形成方法としては、図２に示す透過用画素電極５を含むオーバーコート膜２０の上面に、印刷法、スピンコート法、ダイコート法等により、エポキシ系樹脂やポリイミド系樹脂等の有機材料からなるギャップ規制膜形成用膜をその上面が平坦となるように形成する。次に、ギャップ規制膜形成用膜を半硬化させる。次に、半硬化状態のギャップ規制膜形成用膜の上面に、表面が凸凹のローラを加熱しながら転動させることにより、凸凹を形成する。次に、ギャップ規制膜形成用膜をフォトリソグラフィ法によりパターニングすると、図２に示すように、表面を凸凹とされたギャップ規制膜２２が形成される。

なお、図１ではギャップ規制膜２２の表面の凹凸は、上面（水平面）に対する傾斜角度が６０度以上に図示されているが、これは図面の都合によるもので、実際には、液晶表示素子に入射された光が、垂直方向に反射されるようにするためには、上面に対する傾斜角度が５度〜２０度程度のものが多く含まれるようにすることが望ましい。

ギャップ規制膜２２上に反射用画素電極６を形成するには、通常、スパッタによりギャップ規制膜２２上に反射用画素電極形成用膜を成膜し、フォトリソグラフィ技術により所望の形状にすればよい。

一方、対向基板３１の下面（薄膜トランジスタ１と対向する側の内面）には樹脂からなる赤、緑、青のカラーフィルタ３２が設けられている。カラーフィルタ３２の下面にはＩＴＯ等の透明導電材料からなる対向電極３３が設けられている。そして、薄膜トランジスタ基板１と対向基板３１とはシール材（図示せず）を介して互いに貼り合わされ、シール材の内側における両基板１、３１間には液晶３４が封入されている。

そして、上記構成の液晶表示素子を透過型として使用する場合には、薄膜トランジスタ基板１の下面側に配置されたバックライト（図示せず）を点灯させると、バックライトからの光が薄膜トランジスタ基板１、ゲート絶縁膜１２、層間絶縁膜１９、オーバーコート膜２０、透過用画素電極５のうちの実質的な透過用画素領域、液晶３４、対向電極３３、カラーフィルタ３２および対向基板１を透過して対向基板３１の上面側に出射され、これにより表示を行なう。

一方、上記構成の液晶表示素子を反射型として使用する場合には、バックライトを点灯させず、対向基板３１の上面側から入射された外光が対向基板３１、カラーフィルタ３２、対向電極３３および液晶３４を透過して反射用画素電極６で反射され、この反射光が上記とは逆の光路を経て対向基板３１の上面側に出射され、これにより表示を行なう。

この場合、反射用画素電極６は、ギャップ規制膜２２の凸凹表面に追従する凸凹表面を有するように形成されているため、この凸凹表面で光散乱反射機能が発揮される。また、反射用画素電極６下のギャップ規制膜２２の膜厚により、反射用画素電極６と対向電極３３との間のギャップが透過用画素電極５と対向電極３３との間のギャップの約１／２となるようにしておくと、反射率および透過率が共に最適となるマルチギャップ構造とすることができる。

ところで、上記構成の液晶表示素子では、データライン３と透過用画素電極５との間に、データライン３の幅よりも広い形状を有する第１の補助容量電極７ａを設けているので、この第１の補助容量電極７ａにより、データライン３と透過用画素電極５との間に結合容量が発生するのを防止することができ、したがって垂直クロストークが発生しないようにすることができ、表示特性を向上することができる。

（第２実施形態）
図３はこの発明の第２実施形態としての液晶表示素子の図１同様の断面図を示す。この液晶表示素子において、図１に示す場合と大きく異なる点は、オーバーコート膜２０の上面にエポキシ系樹脂やポリイミド系樹脂等の有機材料からなる表面凸凹膜２３を設け、表面凸凹膜２３の凸凹表面に、この凸凹表面に追従する凸凹表面を有する透過用画素電極５を設け、透過用画素電極５の凸凹表面のほぼ左半分に、この凸凹表面に追従する凸凹表面を有する反射用画素電極６を設けた点である。

この場合、透過用画素電極５は、表面凸凹膜２３、オーバーコート膜２０および層間絶縁膜１９に設けられたコンタクトホール２１を介してソース電極１７に接続されている。また、反射用画素電極６と対向する部分における対向電極３３の下面には、エポキシ系樹脂やポリイミド系樹脂等の透明有機材料からなる透明ギャップ規制膜３５が設けられている。なお、透過用画素電極５と補助容量電極７との間の絶縁が表面凸凹膜２３で十分である場合には、オーバーコート膜２０を薄くするかあるいはオーバーコート膜２０を省略してもよい。

（第３実施形態）
上記各実施形態では、薄膜トランジスタ４がアモルファスシリコン薄膜トランジスタである場合について説明したが、この発明はポリシリコン薄膜トランジスタにも適用することができる。そこで、次に、図１同様の断面図である図４を参照して、この発明の第３実施形態としてのポリシリコン薄膜トランジスタを備えた液晶表示素子について説明する。

図４に示すように、薄膜トランジスタ基板１の上面には酸化シリコンからなる第１の下地絶縁膜４１および窒化シリコンからなる第２の下地絶縁膜４２が設けられている。第２の下地絶縁膜４２の上面の所定の箇所にはポリシリコンからなる半導体薄膜４３が設けられている。この場合、半導体薄膜４３の中央部は真性領域からなるチャネル領域４３ａとされ、その両側はｎ型不純物注入領域からなるソース領域４３ｂおよびドレイン領域４３ｃとされている。

半導体薄膜４３を含む第２の下地絶縁膜４２の上面には窒化シリコンからなるゲート絶縁膜１２が設けられている。チャネル領域４３ａ上におけるゲート絶縁膜１２の上面の所定の箇所にはクロムやモリブデン等からなるゲート電極１１が設けられている。また、ゲート絶縁膜１２の上面の所定の箇所にはクロムやモリブデン等からなる走査ライン（図示せず）がゲート電極１１に接続されて設けられている。

ゲート電極１１等を含むゲート絶縁膜１２の上面には窒化シリコンからなる第１の層間絶縁膜４４が設けられている。ソース領域４３ｂおよびドレイン領域４３ｃ上におけるゲート絶縁膜１２および第１の層間絶縁膜４４にはコンタクトホール４５、４６が設けられている。

第１の層間絶縁膜４４の上面の各所定の箇所にはクロムやモリブデン等からなるソース電極１７およびドレイン電極１８がコンタクトホール４５、４６を介してソース領域４３ｂおよびドレイン領域４３ｃに接続されて設けられている。第１の層間絶縁膜４４の上面の所定の箇所にはクロムやモリブデン等からなるデータライン３がドレイン電極１８に接続されて設けられている。

そして、半導体薄膜４３、ゲート絶縁膜１２、ゲート電極１１、第１の層間絶縁膜４４、コンタクトホール４５、４６、ソース電極１７およびドレイン電極１８により、薄膜トランジスタ４が構成されている。

ソース電極１７、ドレイン電極１８およびデータライン３を含む第１の層間絶縁膜４４の上面には窒化シリコンからなる第２の層間絶縁膜４７が設けられている。第２の層間絶縁膜４７の上面の所定の箇所にはクロムやモリブデン等からなる補助容量電極７が設けられている。補助容量電極７を含む第２の層間絶縁膜４７の上面には窒化シリコンからなるオーバーコート膜２０が設けられている。ソース電極１７上における第２の層間絶縁膜４７およびオーバーコート膜２０にはコンタクトホール２１が設けられている。

オーバーコート膜２０の上面の所定の箇所にはＩＴＯ等の透明導電材料からなる透過用画素電極５がコンタクトホール２１を介してソース電極１７に接続されて設けられている。透過用画素電極５のほぼ左半分の上面にはエポキシ系樹脂やポリイミド系樹脂等の有機材料からなるギャップ規制膜２２がその表面が凸凹となるように設けられている。ギャップ規制膜２２の凸凹表面には、この凸凹表面に追従する凸凹表面を有するアルミニウム、アルミニウム合金、銀等の高反射性材料からなる反射用画素電極６が透過用画素電極５を介してソース電極１７に接続されて設けられている。

（その他の実施形態）
上述の実施形態では、透過用画素電極５（および反射用画素電極６）が列方向に直線状に配列されたストライプ配列とし、データライン３および第１の補助容量電極７ａをこの透過用画素電極５間において列方向に直線状に形成した場合で説明したが、透過用画素電極５を１行毎に半ピッチずつずらした、所謂、デルタ配列となしたものにも適用することが可能であり、その場合には、データライン３および第１の補助容量電極７ａは、透過用画素電極５の各行間において、走査ライン２と平行に透過用画素電極５の半ピッチ分延出されたジグザグ形状に形成される。また、スイッチング素子として薄膜トランジスタを用いているが、ダイオード等、他のスイッチング素子を適用することができる。

この発明の第１実施形態としてのアクティブマトリクス型で半透過反射型の液晶表示素子の要部の断面図。図１に示す液晶表示素子における薄膜トランジスタ基板側の透過平面図。この発明の第２実施形態としての液晶表示素子の図１同様の断面図。この発明の第３実施形態としての液晶表示素子の図１同様の断面図。従来のアクティブマトリクス型の液晶表示素子の問題点を説明するために示す図。

符号の説明

１薄膜トランジスタ基板
２走査ライン
３データライン
４薄膜トランジスタ
５透過用画素電極
５ａ第１の画素電極部
５ｂ第２の画素電極部
６反射用画素電極
７補助容量電極
２２ギャップ規制膜

Claims

液晶層及び薄膜トランジスタが設けられた液晶表示素子であって、
第１の方向に延伸するように設けられ、前記薄膜トランジスタのゲート電極に接続された走査ラインと、
前記走査ラインよりも前記液晶層に近い側に、前記第１の方向に対して交差する第２の方向に延伸するように設けられ、前記薄膜トランジスタのドレイン電極及びソース電極のうちの一方の電極に接続されたデータラインと、
透明材料からなり、前記データラインよりも前記液晶層に近い側に設けられ、前記薄膜トランジスタのドレイン電極及びソース電極のうちの他方の電極に接続された第１の画素電極と、
前記第１の画素電極と前記データラインとの間の層として設けられた遮光性材料からなる補助容量電極と、
前記補助容量電極との間に前記第１の画素電極が介在するように且つ前記第１の画素電極に対して部分的に接触するように設けられた光反射性材料からなる第２の画素電極と、
を備え、
前記補助容量電極は、前記データラインよりも幅広に形成されるとともに前記データラインを覆うように配置され、
前記第２の画素電極は、前記第１の画素電極を前記第１の方向に２分割した領域のうちの一方の領域に重なるように、且つ、前記データラインに隣接する辺が前記補助容量電極に対して重なるように、配置されていることを特徴とする液晶表示素子。
前記第２の画素電極が設けられた領域の液晶層の厚さが、前記第１の画素電極を前記第１の方向に２分割した領域のうちの他方の領域に対応する領域の液晶層の厚さよりも薄く形成されていることを特徴とする請求項１に記載の液晶表示素子。
前記補助容量電極は、前記薄膜トランジスタを覆うように配置され、
前記第２の画素電極は、前記補助容量電極によって覆われた前記薄膜トランジスタをさらに覆うように配置されていることを特徴とする請求項１または２に記載の液晶表示素子。
前記第１の画素電極は、前記他方の領域に設けられたコンタクトホールを介して前記他方の電極に接続されていることを特徴とする請求項２に記載の液晶表示素子。